JP2004226191A - 高周波集積回路テスト装置 - Google Patents
高周波集積回路テスト装置 Download PDFInfo
- Publication number
- JP2004226191A JP2004226191A JP2003013209A JP2003013209A JP2004226191A JP 2004226191 A JP2004226191 A JP 2004226191A JP 2003013209 A JP2003013209 A JP 2003013209A JP 2003013209 A JP2003013209 A JP 2003013209A JP 2004226191 A JP2004226191 A JP 2004226191A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrated circuit
- frequency integrated
- level
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】高周波集積回路のフィルタ特性、妨害特性の測定において、実使用状態でのＩＦ信号のレベルに基づいたテストができる高周波集積回路テスト装置が求められる。
【解決手段】高周波集積回路テスト装置２において、高周波集積回路１０のＩＦ信号と所定のレベルとの差分値に基づいて、ＡＧＣ信号５３を作成し、高周波集積回路１０にフィードバックする回路を設ける。そのため、実使用状態に合った精度の良い測定ができ、スペックに余分なマージンを付加する必要がなく、歩留まり向上に貢献できる。
【選択図】 図１
【解決手段】高周波集積回路テスト装置２において、高周波集積回路１０のＩＦ信号と所定のレベルとの差分値に基づいて、ＡＧＣ信号５３を作成し、高周波集積回路１０にフィードバックする回路を設ける。そのため、実使用状態に合った精度の良い測定ができ、スペックに余分なマージンを付加する必要がなく、歩留まり向上に貢献できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波集積回路テスト装置に関するものである。
【０００２】
【従来の技術】
一般的に、衛星放送テレビ用チューナー等の受信機回路のうち、アンテナ入力部からＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：無線周波数）アンプ、ミキサ、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）フィルタ、ＩＦアンプ等までの一連の部分はフロントエンド部と言われている。フロントエンド部では、アンテナ入力部で数百ＭＨｚ〜数ＧＨｚの高周波信号であるＲＦ信号を受信し、数ＭＨｚ〜数十ＭＨｚの中間周波数であるＩＦ信号まで周波数変換を行う機能を有している。そして、ＩＦ信号を安定した所定の出力レベルに調節するために、ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得調整）回路が用いられる。
【０００３】
ＡＧＣ回路は、ＩＦアンプから出力されるＩＦ信号の出力レベルを検出して、ＲＦアンプ、ＩＦアンプに増幅率（以下、ゲインと記載）を調整するＡＧＣ信号を出力する。例えば、ＩＦ信号の出力レベルが復調器等に入力するのに適した所定のレベルに比較して高ければ、ＲＦアンプ、ＩＦアンプのゲインを下げ、逆に低ければ、ゲインを上げる信号をフィードバックして調整する。
【０００４】
フロントエンド部を構成するＲＦアンプ、ミキサ、ＩＦフィルタ、ＩＦアンプ等がまだ１つの半導体チップに集積化されず、各機能が別々に半導体チップに集積化されている段階では、それぞれのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が、チューナー等のシステムのユニットに組み込まれ、機能を実現していた。そのため、各ＩＣの電気的特性等をチェックする様な基本的なテストはＩＣ単位で行われていたが、各機能が組み合わさって生成されるＩＦ信号のレベルや周波数等をチェックするようなテストはユニット単位で行われていた。そして、ＩＦ信号レベルは、ユニットに組み込まれているＡＧＣ回路を用いて所定のレベルに安定化され、テストされていた。
【０００５】
しかし、ＲＦアンプ、ミキサ、ＩＦフィルタ、ＩＦアンプ等が全て１つの半導体チップに集積化されたものでは、ユニットに組み込む前にＩＣのテストは全て済ませ、良品とされたＩＣのみ組み込ませたいという要求より、ＩＣ単独でＩＦ信号レベルまでテストする必要が出てきた。そのため、集積回路テスト装置（図７参照）を用いてＩＣ単独でテストを行った。集積回路テスト装置および高周波集積回路の概略構成について図７を用いて説明する。
【０００６】
まず集積回路テスト装置６６は、集積回路テスト部６０等を内蔵している。集積回路テスト部６０は、高周波を発生する信号発生器６１と、入力された信号を周波数成分に分けて表示するスペクトラムアナライザ６２と、電気特性を測定するマルチメータ６３、作成したテスト信号等を記憶させるメモリ部６４、テストを制御するテスト制御部６５等で構成されている。
【０００７】
高周波集積回路１０は、ＲＦアンプ１１と、ミキサ１２と、ＩＦフィルタ１３と、ＩＦアンプ１４と、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）１５と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）１６等で構成されている。ＲＦアンプ１１は、入力されたＲＦ信号５１を増幅する。ＶＣＯ１５とＰＬＬ１６と水晶発振子４０により、ローカル信号５５を生成する。ミキサ１２は、ローカル信号５５を用いて、ＲＦ信号５１からＩＦ信号５２へ周波数変換する。ＩＦフィルタ１３は、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）であり、周波数変換されたＩＦ信号５２から余分な高周波数成分を除く。ＩＦアンプ１４は、ＩＦ信号５２を増幅する。
【０００８】
集積回路テスト装置６６から、ＲＦ信号５１と制御信号５４とが高周波集積回路１０に与えられる。制御信号５４は、複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力し、ＬＰＦのカットオフ周波数を変更する信号と、ＲＦアンプ１１とＩＦアンプ１４とに入力しアンプのゲインを設定する信号から成る。そして、高周波集積回路１０から集積回路テスト装置６６へ、ＩＦアンプ１４の出力であるＩＦ信号５２が出力され、周波数や出力レベル等が測定される。
【０００９】
しかし、このテスト装置では、予め設定された固定のゲイン制御値（ＡＧＣ電圧）をアンプに与え、測定していた。
【００１０】
一方、被測定ＤＡコンバータの出力波形の基本波をハイパスフィルタでカットし、残った高調波成分を、整流器で整流して高調波の出力レベルを直流電圧として取り出し、電圧検出器により、その出力をデジタル値として検出する半導体テスト装置の提案が特許文献１で行われている。
【００１１】
【特許文献１】
特開１９９３―１６０７３０号公報（第２―４項、第１図）
【００１２】
【発明が解決しようとする課題】
しかし、上記に示した従来の集積回路テスト装置６６では、ＡＧＣ電圧が一定のため、高周波集積回路１０内の抵抗素子やトランジスタ素子等の特性がばらついた場合、アンプのゲインがふれ、実仕様からずれた状態でテストすることになる。例えば、ＩＦフィルタ１３の周波数選択特性は入力レベルに依存し、入力レベルの大小により、カットオフ周波数等が変わる場合がある。そのため固定のＡＧＣ電圧では、測定誤差が大きくなることによって、良否判定におけるスペックのマージンを多く見積もる必要が生じ、そのため判定条件が狭くなり、歩留まりの低下を生じ、コストアップにつながっていた。
【００１３】
仮に集積回路テスト装置６６で、高周波集積回路１０のＩＦ出力レベルを検出し、その測定結果に基づき、プログラムされたアルゴリズムで、ＡＧＣ信号を微調整しながら高周波集積回路１０へフィードバックし、所定のＩＦ出力レベルに持っていくことも可能だが、数回の出力レベルを測定する必要があり、測定時間が長くなり、大幅なスループットの低下を招くことになる。
【００１４】
本発明は、上記の問題点に鑑み、ＡＧＣ信号を高速にフィードバックし、精度よく効率的にテスト出来る高周波集積回路テスト装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために本発明は、分配手段と、レベル検出手段と、ゲイン制御信号出力手段と、切り替え手段と、集積回路テスト手段とで構成された高周波集積回路テスト装置を設ける。分配手段は、高周波集積回路から出力されたＩＦ信号を、集積回路テスト手段とレベル検出手段へ分配する。レベル検出手段は、分配されたＩＦ信号のレベル検出を行い、検出されたレベルと所定のレベルとを比較し、差分値を算出する。その差分値をもとに検出信号を生成し、ゲイン制御信号出力手段へ出力する。ゲイン制御信号出力手段では、検出された信号に所定値を掛けて、ＡＧＣ信号を作成する。切り替え手段は、ゲイン制御信号出力手段から出力されるＡＧＣ信号と集積回路テスト手段から出力される制御信号を切り替えて、高周波集積回路へフィードバックする。集積回路テスト手段は、高周波集積回路にＲＦ信号と高周波集積回路の周波数変換動作等を制御する制御信号を与え、分配手段で分配されたＩＦ信号の出力レベルや周波数等を測定する。
【００１６】
この構成によると、ＩＦ信号の出力レベルを検出した結果に基づいたＡＧＣ信号が、高周波集積回路に高速にフィードバックされ、ＩＦ信号が安定した所定のレベルに収斂される。そのため、実仕様にあった状態でテストすることになり、ＩＦフィルタの周波数選択特性や妨害特性等の測定誤差が小さくなり、良否判定の際にマージンを多く見積もる必要がなく、歩留まり低下を防ぐことができる。
【００１７】
また本発明は、集積回路テスト手段から出力されるアンプのゲインを設定する信号を、切り替え手段で選択して高周波集積回路に与える構成とする。
【００１８】
この構成によると、最大ゲインや最小ゲイン等の、ＩＦ信号を所定のレベルに収斂してから測定する必要がなく、アンプのゲインを設定する信号を高周波集積回路に与えればよいテスト項目の場合には、集積回路テスト手段から出力された設定する信号を、切り替え手段で選択して与える。こうすることによって、ＡＧＣ回路がロックされるまで待つ必要がなく、測定時間の短縮が見込め、スループット向上に有効である。
【００１９】
また本発明は、分配手段に方向性結合器を用いる構成とする。
【００２０】
この構成によると、分配手段に分配器を用いた構成に比べて、信号のレベル低下による測定誤差を極力小さくすることができ、測定精度の向上に有効である。分配器では、レベルを等分に分けるため、両方の信号にレベル低下が起きるが、方向性結合器では、分配される信号の一方の信号は、出力レベルがほとんど低下しないため、その信号を集積回路テスト手段に入力し測定することができる。ただし、他方の信号は出力レベルが落ちるため、次段にアンプを設け、出力レベルを補ってレベル検出手段へ入力し、検出する様に配慮する。
【００２１】
また本発明は、分配手段とレベル検出手段とゲイン制御信号出力手段と切り替え手段で構成されたフィードバック回路を測定治具もしくはＡＧＣコントロール装置として、集積回路テスト手段とは分離して独立に設ける構成とする。
【００２２】
この構成によると、従来の集積回路テスト装置とフィードバック回路を一つの筐体に納める必要がなく、従来の集積回路テスト装置を流用できる構成となり、新規に発生するコストを低減できる。
【００２３】
また本発明は、レベル検出手段と、ゲイン制御信号出力手段とを、デジタル信号処理することで実現する。デジタル信号処理するために、ＩＦ信号をデジタル変換するデジタル変換手段と、プログラムされた制御機能により、デジタル変換されたＩＦ信号の出力レベルを検出し、検出された出力レベルに応じて、高周波集積回路のＩＦ信号の出力レベルが所定のレベルに収斂するように高周波集積回路内のアンプのゲインを調整する信号を生成するデジタル処理手段と、デジタル処理された信号をアナログ変換し高周波集積回路にフィードバックするアナログ信号出力手段とで構成する。
【００２４】
この構成によると、プログラムに基づいて制御するため、処理機能を変更する場合や、調整する信号のレベルを変更する場合でも、プログラムを変更することにより、回路を変更すること無しに対応することができる。
【００２５】
また本発明は、プログラムされた制御機能により、高周波集積回路内のアンプのゲインを設定する信号を、テスト内容に応じて生成し出力する構成とする。
【００２６】
この構成によると、ＩＦ信号を所定のレベルに収斂してから測定する必要がなく、最大ゲインや最小ゲイン等に設定する信号を高周波集積回路に与えればよいテスト項目の場合には、設定する信号を、プログラムされた制御機能により生成して与えることによって、ＡＧＣ回路がロックされるまで待つ必要がなく、測定時間の短縮が見込め、スループット向上に有効である。
【００２７】
【発明の実施の形態】
以下に本発明の実施形態について図面を参照して説明する。先ず、本発明の第１実施形態について図１を用いて説明する。図１は、本発明の第１実施形態である高周波集積回路テスト装置の構成図である。
【００２８】
高周波集積回路テスト装置２は、集積回路テスト部６０と、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７等で構成されており、一つの筐体に納められた構造となる。なお、集積回路テスト部６０は、従来と同じく、信号発生器６１と、スペクトラムアナライザ６２と、マルチメータ６３と、メモリ部６４と、テスト制御部６５等から成っており、内部の各機能についての説明は以下省略する。
【００２９】
高周波集積回路１０も、従来と同じく、ＲＦアンプ１１と、ミキサ１２と、ＩＦフィルタ１３と、ＩＦアンプ１４と、ＶＣＯ１５と、ＰＬＬ１６等で構成された周波数変換用のＩＣであり、内部の各機能についての説明は以下省略する。なお、図示していないが、高周波集積回路１０は、ＩＣハンドラー等の測定治具にセットされ、高周波集積回路テスト装置２から信号を与えられ、測定される。
【００３０】
高周波集積回路テスト装置２から、ＲＦ信号５１と制御信号５４とゲイン制御信号５６が高周波集積回路１０に入力される。ＲＦ信号５１は、集積回路テスト部６０から出力され、ＲＦアンプ１１に入力される。制御信号５４は、複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力しＬＰＦのカットオフ周波数を変更する信号と、切り替え回路７に入力するＲＦアンプ１１とＩＦアンプ１４のゲインを設定する信号と、切り替え回路７の切り替え信号である。切り替え回路７の出力信号は、ＲＦアンプ１１とＩＦアンプ１４に、ゲイン制御信号５６として入力する。ＡＧＣ信号５３は、切り替え回路７に入力し、ＲＦアンプ１１とＩＦアンプ１４にゲイン制御信号５６として入力され、アンプのゲインを調整する。ＩＦ信号５２は、ＩＦアンプ１４から分配回路３に入力し、分配されて、集積回路テスト部６０とレベル検出回路４とに入力される。
【００３１】
分配回路３は、分配器等で構成され、ＩＦ信号５２を、同じレベルの２つの信号に分配する。１つの信号は、レベル検出回路４に入力される。レベル検出回路４は、積分回路とコンパレータ等で構成され、入力されたＩＦ信号５２のレベルを積分し、ＤＣレベルに変換する。そして、ＤＣレベルに変換されたＩＦ信号５２は、コンパレータで所定のレベルと比較され、その差分値を検出される。検出された差分値に基づいて、検出信号が作成され、ゲイン制御信号出力回路５に入力される。ゲイン制御信号出力回路５では、その検出信号に所定値を掛けてＡＧＣ信号５３を生成する。
【００３２】
分配回路３によって分配された他方の信号は、集積回路テスト部６０へ入力されるが、ＡＧＣ信号５３が、ゲイン制御信号５６として高周波集積回路１０へフィードバックされ、ゲインが調整されてＩＦ信号５２が所定のレベルに収斂されてから、出力レベル等が測定される。なお、ＡＧＣ信号５３が、高周波集積回路１０へフィードバックされ、ＩＦ信号５２が所定のレベルに収斂されるとともに、その収斂時の調整信号値が、ゲイン制御信号出力回路５から集積回路テスト部６０に入力され、メモリ部６４に記憶される。しかる後に、集積回路テスト部６０内のテスト制御部６５の制御により、切り替え回路７が切り替えられ、メモリ部６４から読み出された信号が制御信号５４の内の高周波集積回路１０のアンプのゲインを設定する信号として与えられ、第１の所定のテストが行われる。
【００３３】
ＩＦ信号５２が所定のレベルに収斂された後は、ゲイン制御信号５６をその収斂時の調整信号値に固定する理由としては、テスト条件によりＩＦ信号５２のレベルが変動し、その変動をなくす為に、さらにＡＧＣ信号５３がアンプのゲインを調整しようとするとＩＦフィルタ１３等への入力レベルが変わり測定に影響するからである。以上のようにＩＦ信号５２のレベルが所定のレベルに収斂されてからテストされる第１の所定のテスト項目としては、入力レベルにより特性が変わるテスト項目であるＩＦフィルタ１３の周波数選択特性のテストや妨害特性のテストがある。
【００３４】
ＩＦフィルタ１３の周波数選択特性のテストは、カットオフ周波数のスペック上限と下限のポイントでのＩＦ信号５２のレベルを測定し、カットオフ周波数の目安である通過域の平坦部のレベルから３ｄＢ落ちるポイントが、その間に存在するかどうかを確認する。実際には、カットオフ周波数のスペック上限のポイントにおいて、通過域の平坦部のレベルから３ｄＢ以上の減衰であること、またスペック下限のポイントにおいては３ｄＢ以下の減衰であることを確認する。この場合、ＩＦ信号５２の周波数を上げて、カットオフ周波数に近づき、ＩＦ信号５２のレベルが下がったとしても、先に説明した様にゲイン制御信号５６は固定されているため、ＩＦフィルタ１３への入力信号のレベルは変わらない。
【００３５】
妨害特性のテストとは、目的の信号を受信している時に、違う周波数の信号が発信された場合に、受信が妨げられずにどれだけ影響を抑えられるかを確認するテストである。本テストでは、ＲＦ信号５１に意図的に妨害信号を混ぜて高周波集積回路１０に入力し、ＩＦ信号５２のレベルを測定し、妨害信号を混ぜていない場合のレベルとの差が所定の範囲内であるかどうかを確認する。また、妨害信号には、外から入って来る信号だけでなく、ＰＬＬ１６のリファレンス信号等の不必要な成分が、ＩＦ信号５２に含まれていないかどうかも確認する。
【００３６】
なお、分配回路３で用いられる分配器は、分配される信号のレベルを等分に分けるため、両方の信号のレベルが数ｄＢ下がる場合がある。そのため、もし分配回路３においてＩＦ信号５２のレベルが下がっていたら、その分だけ集積回路テスト部６０でのテスト結果に補正値を加える必要がある。
【００３７】
次に、ＩＦ信号５２のレベルが所定のレベルに収斂されることを必要としない第２の所定のテストについて説明する。テスト内容によっては、ＡＧＣ信号５３をフィードバックしてＩＦ信号５２を所定のレベルに収斂させる様にアンプのゲインを調整する必要がなく、ゲインを設定する信号を与えたほうが都合よい場合がある。例えば、最大ゲインや最小ゲインの測定の場合、ゲインを最大および最小にすれば良いので、ゲインを最大および最小に設定する信号を、ＲＦアンプ１１とＩＦアンプ１４に入力し、ＩＦ信号５２の出力レベル等を測定する。そして、算出されたＩＦ信号５２の出力電力とＲＦ信号５１の入力電力との比較より変換ゲインの最大ゲインおよび最小ゲインを算出する。最大ゲインと最小ゲインを測定することで、変換ゲインの範囲を確認することができる。
【００３８】
なお、第２の所定のテストには他に、高周波集積回路１０の入力レベルが変化しても特に影響なく測定できるテスト項目がある。ひとつは、位相雑音のテストであり、ＲＦアンプ１１へサインカーブの信号を入力し、ＩＦ信号５２が、歪みのないサインカーブの信号かどうかを確認する。位相雑音とは、ＰＬＬ１６内の位相比較器で起きる雑音が、ローカル信号５５に乗り、ＩＦ信号５２に影響を起こすケース等をいう。もし位相雑音が乗っているとＩＦ信号５２のサインカーブの信号波形に歪みを生じさせる。
【００３９】
２つ目は、Ｉ／Ｑ復調用のＩ信号、Ｑ信号の位相差を測定するテストである。ＩＦ信号５２は、便宜上、一本の信号として説明しているが、実際は、Ｉ信号、Ｑ信号という、９０度位相がずれた２本の信号である。９０度位相をずらした２本のローカル信号５５を用いて、ミキサ１２において、ＲＦ信号５１より生成される。同じレベルの信号の位相差を測定するため、レベルは測定に影響しない。
【００４０】
３つ目は、ＩＦ信号５２の周波数測定である。所定の周波数のＲＦ信号５１を入力し、ＩＦ信号５２の周波数を測定することで周波数変換機能をチェックする。ただし、本テストは、ＰＬＬ１６の周波数切り替え機能等のチェックも兼用している。
【００４１】
以上のようなテスト方法では、ＡＧＣ回路がロックする時間を待つ必要がなく、アンプのゲインを設定するだけでテストでき、時間的に早く測定することができる。テスト制御部６５の制御により、テストの最初から切り替え回路７をアンプのゲインを設定する信号である制御信号５４を選択する様に切り替え、ＲＦアンプ１１とＩＦアンプ１４とに入力する。
【００４２】
次に、本発明の第２実施形態について図２を用いて説明する。図２は、本発明の第２実施形態である高周波集積回路テスト装置の構成図である。
【００４３】
第１実施形態では、分配回路３を分配器等で構成していたが、第２実施形態では、分配器等の代わりに、方向性結合器８およびアンプ９を用いた構成である。第１実施形態で説明したように、分配器は、分配される信号のレベルを等分に分けるため、両方の信号のレベルが数ｄＢ下がる特性がある。それに対して、方向性結合器８の場合は、片方の信号のレベルがほとんど下がらず、もう一方が数１０ｄＢさがる特性がある。
【００４４】
そのため、集積回路テスト部６０へは、測定への影響をなくすために、ほとんどレベルが下がらない方の信号を入力し、分配器等で起因した出力レベル低下による誤差を極力小さくすることができ、測定結果に補正値を加える様な処理は不要となる。ただし、レベル検出回路４には、出力レベルが数１０ｄＢ下がるもう一方の信号が入力されるため、フィードバック回路の入力信号レベルが落ちるのを補うために方向性結合器８の次段にアンプ９の追加が必要になる場合がある。
【００４５】
次に、本発明の第３実施形態について図３を用いて説明する。図３は、本発明の第３実施形態である高周波集積回路テスト装置の構成図である。
【００４６】
第１実施形態、第２実施形態においては、集積回路テスト部６０と、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７とは、高周波集積回路テスト装置２として、同じ筐体に納められた構造であった。しかし、図３に示す様に、第３実施形態では、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７とで構成されたフィードバック回路が、集積回路テスト部６０から分離して外部装置として構成されている。具体的には、ＩＣハンドラー等の測定治具上に搭載されている構造である。なお、高周波集積回路１０は、測定治具上に搭載されたＩＣソケット等にセットされて測定される。
【００４７】
集積回路テスト部６０は、従来と同じく、集積回路テスト装置６６として、独立した構成となる。そして、集積回路テスト装置６６から測定治具７０へＲＦ信号５１と制御信号５４が与えられる。制御信号５４は複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力しＬＰＦのカットオフ周波数を変更する信号と、切り替え回路７に入力しＲＦアンプ１１とＩＦアンプ１４のゲインを設定する信号と、切り替え回路７の切り替え信号である。
【００４８】
測定治具７０から集積回路テスト装置６６へは、ＩＦ信号５２が分配回路３を経て入力され、出力レベルや周波数等を測定される。分配回路３からは、レベル検出回路４にもＩＦ信号５２が入力され、レベルを検出される。検出されたレベルと所定のレベルとの差分値による検出信号が作成されゲイン制御信号出力回路５に入力される。ゲイン制御信号出力回路５では、検出信号に基づいてＡＧＣ信号５３が生成され、切り替え回路７に入力されるとともに、集積回路テスト装置６６にも入力され、メモリ部６４に記憶される。切り替え回路７には、ＡＧＣ信号５３とアンプのゲインを設定する信号である制御信号５４とが入力され、テスト項目に応じて、どちらかの信号が選択され、ゲイン制御信号５６としてＲＦアンプ１１とＩＦアンプ１４に入力される。
【００４９】
この構成だと、従来から使用していた集積回路テスト装置６６を流用でき、新規に発生するコストを低減することができる。
【００５０】
また、図４も、図３と同じく第３実施形態であるが、フィードバック回路を、ＡＧＣコントロール装置として構成した例である。この構成は、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７とを、ＡＧＣコントロール装置２０として筐体に納めた構造であり、集積回路テスト装置６６と高周波集積回路１０の間に配置される。
【００５１】
この構成の場合は、集積回路テスト装置６６から、高周波集積回路１０へ、ＲＦ信号５１と制御信号５４が与えられる。制御信号５４は複数の信号から成り、その内訳は、図３と同じであり、説明を省略する。高周波集積回路１０からは、ＩＦ信号５２がＡＧＣコントロール装置２０の分配回路３に入力される。分配回路３で、ＩＦ信号５２が分配され、集積回路テスト装置６６とレベル検出回路４に入力される。なお、図３および図４どちらにおいても分配回路３には分配器等の他に方向性結合器８を用いることも可能である。
【００５２】
集積回路テスト装置６６では、入力されたＩＦ信号５２のレベルが測定される。レベル検出回路４では、ＩＦ信号５２のレベルが検出される。検出されたレベルと所定のレベルとの差分値による検出信号が作成され、ゲイン制御信号出力回路５に入力される。ゲイン制御信号出力回路５では、検出信号に基づいてＡＧＣ信号５３が生成され、切り替え回路７に入力されるとともに集積回路テスト装置６６にも入力され、メモリ部６４に記憶される。切り替え回路７には、ＡＧＣ信号５３とアンプのゲインを設定する信号である制御信号５４とが入力され、テスト項目に応じて、どちらかの信号が選択され、ゲイン制御信号５６としてＲＦアンプ１１とＩＦアンプ１４に入力される。
【００５３】
次に、本発明の第４実施形態について図５を用いて説明する。図５は、本発明の第４実施形態である高周波集積回路テスト装置の構成図である。
【００５４】
ＡＧＣ信号のフィードバック回路は、必ずしもアナログ回路で実現するとは限らず、高速なデジタル処理にて実現する方法も可能である。高周波集積回路テスト装置２は、デジタル変換回路３４と、アナログ信号出力回路３５と、デジタル処理部３０と、分配回路３と、集積回路テスト部６０等で構成されている。デジタル処理部３０は、マイクロコンピュータ３１と、専用ロジック３２と、ＲＡＭ３３等で成り立っている。デジタル変換回路３４は、Ａ／Ｄ変換器等で成り立っている。アナログ信号出力回路３５は、Ｄ／Ａ変換器等で成り立っている。なお、分配回路３には分配器等の他に方向性結合器８を用いることも可能である。
【００５５】
高周波集積回路テスト装置２から、ＲＦ信号５１と制御信号５４が高周波集積回路１０に入力される。ＲＦ信号５１は、ＲＦアンプ１１に入力される。制御信号５４は複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力しＬＰＦのカットオフ周波数を変更する信号と、デジタル処理部３０に入力し、テスト内容を知らせる信号である。
【００５６】
ＩＦ信号５２を所定のレベルに収斂してから行う第１の所定のテストの場合について説明する。ＩＦ信号５２が、高周波集積回路１０から高周波集積回路テスト装置２の分配回路３へ入力され、分配回路３で分配されて、デジタル変換回路３４と集積回路テスト部６０に入力される。集積回路テスト部６０では、ＩＦ信号５２の出力レベルや周波数等が測定される。デジタル変換回路３４では、ＩＦ信号５２がデジタル変換され、デジタル処理部３０へ入力される。デジタル処理部３０では、集積回路テスト部６０から入力されるテスト内容を知らせる信号である制御信号５４を参照してマイクロコンピュータ３１が内蔵されたプログラムに従って、専用ロジック３２の処理動作を制御する。
【００５７】
デジタル変換されたＩＦ信号５２は、減算器、積分器、乗算器等から成る専用ロジック３２によって、そのレベルを積分され、ＤＣレベルに変換される。そして、ＤＣレベルに変換されたＩＦ信号５２は、減算器等で所定のレベルと比較され、その差分値を検出される。検出された差分値に基づいて、検出信号が作成される。作成された検出信号に乗算器等で所定値を掛けてＩＦ信号５２のレベルを調整する信号が生成され、アナログ信号出力回路３５へ入力されるとともに、ＲＡＭ３３に書き込まれる。
【００５８】
アナログ信号出力回路３５では、ＩＦ信号５２を所定のレベルに収斂する信号をアナログ変換し、高周波集積回路１０のＲＦアンプ１１とＩＦアンプ１４にゲイン制御信号５６としてフィードバックし、ゲインを調整する。ゲイン制御信号５６によりＩＦ信号５２が所定のレベルに収斂した後は、ＲＡＭ３３に記憶させたＩＦ信号５２の収斂時の調整信号を読み出し、アナログ信号出力回路３５からゲイン制御信号５６として、高周波集積回路１０に与え、テストを行う。
【００５９】
次に、ＩＦ信号５２を所定のレベルに収斂する必要のない第２の所定のテストの場合ついて説明する。本実施形態では、切り替え回路７は設けないで、プログラムによる処理により対応する。すなわち、集積回路テスト部６０から入力されるテスト内容を知らせる信号である制御信号５４を参照したマイクロコンピュータ３１の制御に従って、ゲイン制御信号５６を、ＩＦ信号５２のレベルが所定のレベルに収斂するようにアンプのゲインを調整する信号として生成したり、またアンプのゲインを設定する信号として生成したりする。そしてどちらかの信号をアナログ信号出力回路３５からＲＦアンプ１１とＩＦアンプ１４に入力する。マイクロコンピュータ３１が、第２の所定のテストと参照した場合は、テストの最初からアンプのゲインを設定する信号を作成し、高周波集積回路１０へ与え、テストを行う。
【００６０】
このように、内蔵されたプログラムに従って制御されるため、機能の変更の必要が生じた場合でも、プログラムを変えることによって、回路を変更することなく、対応することができる。さらに、出力信号が、ＱＰＳＫ信号や、ＱＡＭ信号等の信号を出力する場合でも、出力レベル判定条件を変更するだけで良く、広い用途に使用することができる。
【００６１】
また、このデジタル処理部３０によって構成されたフィードバック回路は、既に一部の衛星放送受信チューナー用ＩＣ等で用いられているディレイドＡＧＣ回路で使用されているＡＧＣ信号作成部の回路を用いても可能である。ＡＧＣ信号作成部の回路は、加算器、減算器、乗算器、遅延回路等で構成されたデジタル回路である。
【００６２】
本発明の第４実施形態の制御機能であるマイクロコンピュータ３１の処理手順について、図６に示す処理フローを用いて説明する。
【００６３】
ステップＳ１にてテスト内容を知らせる信号である制御信号５４を参照してＩＦ信号５２を所定のレベルに収斂する必要がある第１の所定のテストか、必要がない第２の所定のテストかを確認する。もし、第１の所定のテストであれば、ステップＳ２に進む。ステップＳ２にて、高周波集積回路１０より高周波集積回路テスト装置２にＩＦ信号５２が入力され、分配回路３で分配されて、Ａ／Ｄ変換回路３４に入力される。
【００６４】
次に、ステップＳ３にて、デジタル変換回路３４により、ＩＦ信号５２がデジタル変換されて、デジタル処理部３０へ入力される。次に、ステップＳ４にて、デジタル処理部３０の専用ロジック３２により、デジタル変換されたＩＦ信号５２のレベルを検出する。次に、ステップＳ５にて、検出したレベルと所定のレベルとを比較する。
【００６５】
次に、レベル比較の結果より、ステップＳ６にて、ＩＦ信号５２が、要求される安定した所定のレベルに収斂したかどうかを判断する。収斂した場合は、ステップＳ１１に進み、ＲＡＭ３３から信号を読み出し、ステップＳ１３にて、アナログ信号出力回路３５においてアナログ変換し、ステップＳ１４にて、ゲインを設定する信号として高周波集積回路１０へ入力し、ステップＳ１５において集積回路テスト部６０によりＩＦ信号５２の出力レベル等を測定し、フィルタ特性や妨害特性等のテストを行い、終了する。
【００６６】
ＩＦ信号５２が、要求される安定した所定のレベルに収斂していない場合は、ステップＳ７に進み、検出したレベルと所定のレベルとの差分値をもとにＩＦ信号５２のレベルを調整する信号を生成するとともに、ステップＳ８において、ＩＦ信号５２のレベルを調整する信号をＲＡＭ３３に書き込む。ステップＳ９において、ＩＦ信号５２のレベルを調整する信号をアナログ信号出力回路３５においてアナログ変換し、ステップＳ１０で高周波集積回路１０に入力する。そしてステップＳ２にもどり、上記処理を繰り返す。
【００６７】
ステップＳ１にてテスト内容を知らせる信号である制御信号５４を確認した結果、ＩＦ信号５２を所定のレベルに収斂する必要がない第２の所定のテストであれば、ステップＳ１２に進む。ステップＳ１２では、高周波集積回路１０のアンプのゲインを設定する信号を作成する。次に、ステップＳ１３にて、アナログ信号出力回路３５においてアナログ変換し、ステップＳ１４にて、高周波集積回路１０へゲインを設定する信号として入力し、ステップＳ１５において集積回路テスト部６０によりＩＦ信号５２の出力電力や周波数等を測定し、最大および最小ゲイン特性や位相雑音や位相差やＩＦ周波数等のテストを行い、終了する。
【００６８】
【発明の効果】
本発明によると、高周波集積回路テスト装置において、高周波集積回路のＩＦ信号を検出し、その出力レベルとあらかじめ設定した所定のレベルと比較し、その差分値に基づいてＡＧＣ信号を生成し、高周波集積回路のＲＦアンプとＩＦアンプにフィードバックし、ゲインを調整する。そのため、実状に合った測定ができ、測定精度が向上し、その結果、誤差マージンが少なくでき、歩留まり向上に貢献する。
【００６９】
また本発明によると、フィードバック回路により、高速にフィードバックするため、ＩＦ信号を数回測定して収斂されるような測定が必要でなく、測定時間の短縮ができ、スループットの向上に貢献する。
【００７０】
本発明によると、高周波集積回路テスト装置において、高周波集積回路にフィードバックするＡＧＣ信号を、ゲイン制御信号出力回路から出力されるＩＦ信号の出力レベルを検出した結果に基づいた信号と、集積回路テスト部から出力されるアンプのゲインを設定する信号とを、切り替え手段で切り替えて、ＲＦアンプおよびＩＦアンプに入力する構成となる。そのため最大ゲインや最小ゲイン測定等のＡＧＣ信号をフィードバックしてＩＦ信号を所定のレベルに収斂する必要のないテスト項目の場合には、集積回路テスト手段からアンプのゲインを設定する信号を与えることにより、ＡＧＣ回路がロックされるまで待つ必要がなく、測定時間の短縮が見込め、スループット向上に有効である。
【００７１】
また本発明によると、ＩＦ信号をレベル検出回路と集積回路テスト部に分配する分配回路に方向性結合器とアンプを用いる構成とする。そのため分配器等に起因する出力レベル低下による測定誤差を極力小さくすることができ、測定精度の向上に有効である。
【００７２】
また本発明によると、分配回路と、レベル検出回路と、ゲイン制御信号出力回路と、切り替え回路とを測定治具もしくはＡＧＣコントロール装置として、集積回路テスト装置から独立して設ける構成とする。そのため、従来の集積回路テスト装置と測定治具もしくはＡＧＣコントロール装置とで組み合わせて測定し、集積回路テスト装置を流用できる構成となり新規に発生するコストを低減できる。
【００７３】
また本発明によると、ＡＧＣ信号のフィードバック回路を、ＩＦ信号をデジタル変換する回路と、プログラムによる制御機能によりＡＧＣ信号を生成するデジタル処理回路部と、生成したＡＧＣ信号をアナログ変換する回路により構成する。そのため、機能等を変更する場合でも、プログラムを変更することにより回路を変えることなく、対応でき汎用性をもつ。
【図面の簡単な説明】
【図１】本発明の第１実施形態である高周波集積回路テスト装置の構成図。
【図２】本発明の第２実施形態である方向性結合器を用いた高周波集積回路テスト装置の構成図。
【図３】本発明の第３実施形態である測定治具上にフィードバック回路を搭載した高周波集積回路テスト装置の構成図。
【図４】本発明の第３実施形態であるフィードバック回路をＡＧＣコントロール装置として構成した高周波集積回路テスト装置の構成図。
【図５】本発明の第４実施形態であるデジタル処理を用いた高周波集積回路テスト装置の構成図。
【図６】本発明の第４実施形態である高周波集積回路テスト装置の処理フロー図。
【図７】従来の集積回路テスト装置の構成図。
【符号の説明】
２ 高周波集積回路テスト装置
３ 分配回路
４ レベル検出回路
５ ゲイン制御信号出力回路
７ 切り替え回路
８ 方向性結合器
９ アンプ
１０ 高周波集積回路
１１ ＲＦアンプ
１２ ミキサ
１３ ＩＦフィルタ
１４ ＩＦアンプ
１５ ＶＣＯ
１６ ＰＬＬ
２０ ＡＧＣコントロール装置
３０ デジタル処理部
３１ マイクロコンピュータ
３２ 専用ロジック
３３ ＲＡＭ
３４ デジタル変換回路
３５ アナログ信号出力回路
４０ 水晶発振子
５１ ＲＦ信号
５２ ＩＦ信号
５３ ＡＧＣ信号
５４ 制御信号
５５ ローカル信号
５６ ゲイン制御信号
６０ 集積回路テスト部
６１ 信号発生器
６２ スペクトラムアナライザ
６３ マルチメータ
６４ メモリ部
６５ テスト制御部
６６ 集積回路テスト装置
７０ 測定治具
【発明の属する技術分野】
本発明は、高周波集積回路テスト装置に関するものである。
【０００２】
【従来の技術】
一般的に、衛星放送テレビ用チューナー等の受信機回路のうち、アンテナ入力部からＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：無線周波数）アンプ、ミキサ、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）フィルタ、ＩＦアンプ等までの一連の部分はフロントエンド部と言われている。フロントエンド部では、アンテナ入力部で数百ＭＨｚ〜数ＧＨｚの高周波信号であるＲＦ信号を受信し、数ＭＨｚ〜数十ＭＨｚの中間周波数であるＩＦ信号まで周波数変換を行う機能を有している。そして、ＩＦ信号を安定した所定の出力レベルに調節するために、ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得調整）回路が用いられる。
【０００３】
ＡＧＣ回路は、ＩＦアンプから出力されるＩＦ信号の出力レベルを検出して、ＲＦアンプ、ＩＦアンプに増幅率（以下、ゲインと記載）を調整するＡＧＣ信号を出力する。例えば、ＩＦ信号の出力レベルが復調器等に入力するのに適した所定のレベルに比較して高ければ、ＲＦアンプ、ＩＦアンプのゲインを下げ、逆に低ければ、ゲインを上げる信号をフィードバックして調整する。
【０００４】
フロントエンド部を構成するＲＦアンプ、ミキサ、ＩＦフィルタ、ＩＦアンプ等がまだ１つの半導体チップに集積化されず、各機能が別々に半導体チップに集積化されている段階では、それぞれのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が、チューナー等のシステムのユニットに組み込まれ、機能を実現していた。そのため、各ＩＣの電気的特性等をチェックする様な基本的なテストはＩＣ単位で行われていたが、各機能が組み合わさって生成されるＩＦ信号のレベルや周波数等をチェックするようなテストはユニット単位で行われていた。そして、ＩＦ信号レベルは、ユニットに組み込まれているＡＧＣ回路を用いて所定のレベルに安定化され、テストされていた。
【０００５】
しかし、ＲＦアンプ、ミキサ、ＩＦフィルタ、ＩＦアンプ等が全て１つの半導体チップに集積化されたものでは、ユニットに組み込む前にＩＣのテストは全て済ませ、良品とされたＩＣのみ組み込ませたいという要求より、ＩＣ単独でＩＦ信号レベルまでテストする必要が出てきた。そのため、集積回路テスト装置（図７参照）を用いてＩＣ単独でテストを行った。集積回路テスト装置および高周波集積回路の概略構成について図７を用いて説明する。
【０００６】
まず集積回路テスト装置６６は、集積回路テスト部６０等を内蔵している。集積回路テスト部６０は、高周波を発生する信号発生器６１と、入力された信号を周波数成分に分けて表示するスペクトラムアナライザ６２と、電気特性を測定するマルチメータ６３、作成したテスト信号等を記憶させるメモリ部６４、テストを制御するテスト制御部６５等で構成されている。
【０００７】
高周波集積回路１０は、ＲＦアンプ１１と、ミキサ１２と、ＩＦフィルタ１３と、ＩＦアンプ１４と、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）１５と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）１６等で構成されている。ＲＦアンプ１１は、入力されたＲＦ信号５１を増幅する。ＶＣＯ１５とＰＬＬ１６と水晶発振子４０により、ローカル信号５５を生成する。ミキサ１２は、ローカル信号５５を用いて、ＲＦ信号５１からＩＦ信号５２へ周波数変換する。ＩＦフィルタ１３は、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）であり、周波数変換されたＩＦ信号５２から余分な高周波数成分を除く。ＩＦアンプ１４は、ＩＦ信号５２を増幅する。
【０００８】
集積回路テスト装置６６から、ＲＦ信号５１と制御信号５４とが高周波集積回路１０に与えられる。制御信号５４は、複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力し、ＬＰＦのカットオフ周波数を変更する信号と、ＲＦアンプ１１とＩＦアンプ１４とに入力しアンプのゲインを設定する信号から成る。そして、高周波集積回路１０から集積回路テスト装置６６へ、ＩＦアンプ１４の出力であるＩＦ信号５２が出力され、周波数や出力レベル等が測定される。
【０００９】
しかし、このテスト装置では、予め設定された固定のゲイン制御値（ＡＧＣ電圧）をアンプに与え、測定していた。
【００１０】
一方、被測定ＤＡコンバータの出力波形の基本波をハイパスフィルタでカットし、残った高調波成分を、整流器で整流して高調波の出力レベルを直流電圧として取り出し、電圧検出器により、その出力をデジタル値として検出する半導体テスト装置の提案が特許文献１で行われている。
【００１１】
【特許文献１】
特開１９９３―１６０７３０号公報（第２―４項、第１図）
【００１２】
【発明が解決しようとする課題】
しかし、上記に示した従来の集積回路テスト装置６６では、ＡＧＣ電圧が一定のため、高周波集積回路１０内の抵抗素子やトランジスタ素子等の特性がばらついた場合、アンプのゲインがふれ、実仕様からずれた状態でテストすることになる。例えば、ＩＦフィルタ１３の周波数選択特性は入力レベルに依存し、入力レベルの大小により、カットオフ周波数等が変わる場合がある。そのため固定のＡＧＣ電圧では、測定誤差が大きくなることによって、良否判定におけるスペックのマージンを多く見積もる必要が生じ、そのため判定条件が狭くなり、歩留まりの低下を生じ、コストアップにつながっていた。
【００１３】
仮に集積回路テスト装置６６で、高周波集積回路１０のＩＦ出力レベルを検出し、その測定結果に基づき、プログラムされたアルゴリズムで、ＡＧＣ信号を微調整しながら高周波集積回路１０へフィードバックし、所定のＩＦ出力レベルに持っていくことも可能だが、数回の出力レベルを測定する必要があり、測定時間が長くなり、大幅なスループットの低下を招くことになる。
【００１４】
本発明は、上記の問題点に鑑み、ＡＧＣ信号を高速にフィードバックし、精度よく効率的にテスト出来る高周波集積回路テスト装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために本発明は、分配手段と、レベル検出手段と、ゲイン制御信号出力手段と、切り替え手段と、集積回路テスト手段とで構成された高周波集積回路テスト装置を設ける。分配手段は、高周波集積回路から出力されたＩＦ信号を、集積回路テスト手段とレベル検出手段へ分配する。レベル検出手段は、分配されたＩＦ信号のレベル検出を行い、検出されたレベルと所定のレベルとを比較し、差分値を算出する。その差分値をもとに検出信号を生成し、ゲイン制御信号出力手段へ出力する。ゲイン制御信号出力手段では、検出された信号に所定値を掛けて、ＡＧＣ信号を作成する。切り替え手段は、ゲイン制御信号出力手段から出力されるＡＧＣ信号と集積回路テスト手段から出力される制御信号を切り替えて、高周波集積回路へフィードバックする。集積回路テスト手段は、高周波集積回路にＲＦ信号と高周波集積回路の周波数変換動作等を制御する制御信号を与え、分配手段で分配されたＩＦ信号の出力レベルや周波数等を測定する。
【００１６】
この構成によると、ＩＦ信号の出力レベルを検出した結果に基づいたＡＧＣ信号が、高周波集積回路に高速にフィードバックされ、ＩＦ信号が安定した所定のレベルに収斂される。そのため、実仕様にあった状態でテストすることになり、ＩＦフィルタの周波数選択特性や妨害特性等の測定誤差が小さくなり、良否判定の際にマージンを多く見積もる必要がなく、歩留まり低下を防ぐことができる。
【００１７】
また本発明は、集積回路テスト手段から出力されるアンプのゲインを設定する信号を、切り替え手段で選択して高周波集積回路に与える構成とする。
【００１８】
この構成によると、最大ゲインや最小ゲイン等の、ＩＦ信号を所定のレベルに収斂してから測定する必要がなく、アンプのゲインを設定する信号を高周波集積回路に与えればよいテスト項目の場合には、集積回路テスト手段から出力された設定する信号を、切り替え手段で選択して与える。こうすることによって、ＡＧＣ回路がロックされるまで待つ必要がなく、測定時間の短縮が見込め、スループット向上に有効である。
【００１９】
また本発明は、分配手段に方向性結合器を用いる構成とする。
【００２０】
この構成によると、分配手段に分配器を用いた構成に比べて、信号のレベル低下による測定誤差を極力小さくすることができ、測定精度の向上に有効である。分配器では、レベルを等分に分けるため、両方の信号にレベル低下が起きるが、方向性結合器では、分配される信号の一方の信号は、出力レベルがほとんど低下しないため、その信号を集積回路テスト手段に入力し測定することができる。ただし、他方の信号は出力レベルが落ちるため、次段にアンプを設け、出力レベルを補ってレベル検出手段へ入力し、検出する様に配慮する。
【００２１】
また本発明は、分配手段とレベル検出手段とゲイン制御信号出力手段と切り替え手段で構成されたフィードバック回路を測定治具もしくはＡＧＣコントロール装置として、集積回路テスト手段とは分離して独立に設ける構成とする。
【００２２】
この構成によると、従来の集積回路テスト装置とフィードバック回路を一つの筐体に納める必要がなく、従来の集積回路テスト装置を流用できる構成となり、新規に発生するコストを低減できる。
【００２３】
また本発明は、レベル検出手段と、ゲイン制御信号出力手段とを、デジタル信号処理することで実現する。デジタル信号処理するために、ＩＦ信号をデジタル変換するデジタル変換手段と、プログラムされた制御機能により、デジタル変換されたＩＦ信号の出力レベルを検出し、検出された出力レベルに応じて、高周波集積回路のＩＦ信号の出力レベルが所定のレベルに収斂するように高周波集積回路内のアンプのゲインを調整する信号を生成するデジタル処理手段と、デジタル処理された信号をアナログ変換し高周波集積回路にフィードバックするアナログ信号出力手段とで構成する。
【００２４】
この構成によると、プログラムに基づいて制御するため、処理機能を変更する場合や、調整する信号のレベルを変更する場合でも、プログラムを変更することにより、回路を変更すること無しに対応することができる。
【００２５】
また本発明は、プログラムされた制御機能により、高周波集積回路内のアンプのゲインを設定する信号を、テスト内容に応じて生成し出力する構成とする。
【００２６】
この構成によると、ＩＦ信号を所定のレベルに収斂してから測定する必要がなく、最大ゲインや最小ゲイン等に設定する信号を高周波集積回路に与えればよいテスト項目の場合には、設定する信号を、プログラムされた制御機能により生成して与えることによって、ＡＧＣ回路がロックされるまで待つ必要がなく、測定時間の短縮が見込め、スループット向上に有効である。
【００２７】
【発明の実施の形態】
以下に本発明の実施形態について図面を参照して説明する。先ず、本発明の第１実施形態について図１を用いて説明する。図１は、本発明の第１実施形態である高周波集積回路テスト装置の構成図である。
【００２８】
高周波集積回路テスト装置２は、集積回路テスト部６０と、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７等で構成されており、一つの筐体に納められた構造となる。なお、集積回路テスト部６０は、従来と同じく、信号発生器６１と、スペクトラムアナライザ６２と、マルチメータ６３と、メモリ部６４と、テスト制御部６５等から成っており、内部の各機能についての説明は以下省略する。
【００２９】
高周波集積回路１０も、従来と同じく、ＲＦアンプ１１と、ミキサ１２と、ＩＦフィルタ１３と、ＩＦアンプ１４と、ＶＣＯ１５と、ＰＬＬ１６等で構成された周波数変換用のＩＣであり、内部の各機能についての説明は以下省略する。なお、図示していないが、高周波集積回路１０は、ＩＣハンドラー等の測定治具にセットされ、高周波集積回路テスト装置２から信号を与えられ、測定される。
【００３０】
高周波集積回路テスト装置２から、ＲＦ信号５１と制御信号５４とゲイン制御信号５６が高周波集積回路１０に入力される。ＲＦ信号５１は、集積回路テスト部６０から出力され、ＲＦアンプ１１に入力される。制御信号５４は、複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力しＬＰＦのカットオフ周波数を変更する信号と、切り替え回路７に入力するＲＦアンプ１１とＩＦアンプ１４のゲインを設定する信号と、切り替え回路７の切り替え信号である。切り替え回路７の出力信号は、ＲＦアンプ１１とＩＦアンプ１４に、ゲイン制御信号５６として入力する。ＡＧＣ信号５３は、切り替え回路７に入力し、ＲＦアンプ１１とＩＦアンプ１４にゲイン制御信号５６として入力され、アンプのゲインを調整する。ＩＦ信号５２は、ＩＦアンプ１４から分配回路３に入力し、分配されて、集積回路テスト部６０とレベル検出回路４とに入力される。
【００３１】
分配回路３は、分配器等で構成され、ＩＦ信号５２を、同じレベルの２つの信号に分配する。１つの信号は、レベル検出回路４に入力される。レベル検出回路４は、積分回路とコンパレータ等で構成され、入力されたＩＦ信号５２のレベルを積分し、ＤＣレベルに変換する。そして、ＤＣレベルに変換されたＩＦ信号５２は、コンパレータで所定のレベルと比較され、その差分値を検出される。検出された差分値に基づいて、検出信号が作成され、ゲイン制御信号出力回路５に入力される。ゲイン制御信号出力回路５では、その検出信号に所定値を掛けてＡＧＣ信号５３を生成する。
【００３２】
分配回路３によって分配された他方の信号は、集積回路テスト部６０へ入力されるが、ＡＧＣ信号５３が、ゲイン制御信号５６として高周波集積回路１０へフィードバックされ、ゲインが調整されてＩＦ信号５２が所定のレベルに収斂されてから、出力レベル等が測定される。なお、ＡＧＣ信号５３が、高周波集積回路１０へフィードバックされ、ＩＦ信号５２が所定のレベルに収斂されるとともに、その収斂時の調整信号値が、ゲイン制御信号出力回路５から集積回路テスト部６０に入力され、メモリ部６４に記憶される。しかる後に、集積回路テスト部６０内のテスト制御部６５の制御により、切り替え回路７が切り替えられ、メモリ部６４から読み出された信号が制御信号５４の内の高周波集積回路１０のアンプのゲインを設定する信号として与えられ、第１の所定のテストが行われる。
【００３３】
ＩＦ信号５２が所定のレベルに収斂された後は、ゲイン制御信号５６をその収斂時の調整信号値に固定する理由としては、テスト条件によりＩＦ信号５２のレベルが変動し、その変動をなくす為に、さらにＡＧＣ信号５３がアンプのゲインを調整しようとするとＩＦフィルタ１３等への入力レベルが変わり測定に影響するからである。以上のようにＩＦ信号５２のレベルが所定のレベルに収斂されてからテストされる第１の所定のテスト項目としては、入力レベルにより特性が変わるテスト項目であるＩＦフィルタ１３の周波数選択特性のテストや妨害特性のテストがある。
【００３４】
ＩＦフィルタ１３の周波数選択特性のテストは、カットオフ周波数のスペック上限と下限のポイントでのＩＦ信号５２のレベルを測定し、カットオフ周波数の目安である通過域の平坦部のレベルから３ｄＢ落ちるポイントが、その間に存在するかどうかを確認する。実際には、カットオフ周波数のスペック上限のポイントにおいて、通過域の平坦部のレベルから３ｄＢ以上の減衰であること、またスペック下限のポイントにおいては３ｄＢ以下の減衰であることを確認する。この場合、ＩＦ信号５２の周波数を上げて、カットオフ周波数に近づき、ＩＦ信号５２のレベルが下がったとしても、先に説明した様にゲイン制御信号５６は固定されているため、ＩＦフィルタ１３への入力信号のレベルは変わらない。
【００３５】
妨害特性のテストとは、目的の信号を受信している時に、違う周波数の信号が発信された場合に、受信が妨げられずにどれだけ影響を抑えられるかを確認するテストである。本テストでは、ＲＦ信号５１に意図的に妨害信号を混ぜて高周波集積回路１０に入力し、ＩＦ信号５２のレベルを測定し、妨害信号を混ぜていない場合のレベルとの差が所定の範囲内であるかどうかを確認する。また、妨害信号には、外から入って来る信号だけでなく、ＰＬＬ１６のリファレンス信号等の不必要な成分が、ＩＦ信号５２に含まれていないかどうかも確認する。
【００３６】
なお、分配回路３で用いられる分配器は、分配される信号のレベルを等分に分けるため、両方の信号のレベルが数ｄＢ下がる場合がある。そのため、もし分配回路３においてＩＦ信号５２のレベルが下がっていたら、その分だけ集積回路テスト部６０でのテスト結果に補正値を加える必要がある。
【００３７】
次に、ＩＦ信号５２のレベルが所定のレベルに収斂されることを必要としない第２の所定のテストについて説明する。テスト内容によっては、ＡＧＣ信号５３をフィードバックしてＩＦ信号５２を所定のレベルに収斂させる様にアンプのゲインを調整する必要がなく、ゲインを設定する信号を与えたほうが都合よい場合がある。例えば、最大ゲインや最小ゲインの測定の場合、ゲインを最大および最小にすれば良いので、ゲインを最大および最小に設定する信号を、ＲＦアンプ１１とＩＦアンプ１４に入力し、ＩＦ信号５２の出力レベル等を測定する。そして、算出されたＩＦ信号５２の出力電力とＲＦ信号５１の入力電力との比較より変換ゲインの最大ゲインおよび最小ゲインを算出する。最大ゲインと最小ゲインを測定することで、変換ゲインの範囲を確認することができる。
【００３８】
なお、第２の所定のテストには他に、高周波集積回路１０の入力レベルが変化しても特に影響なく測定できるテスト項目がある。ひとつは、位相雑音のテストであり、ＲＦアンプ１１へサインカーブの信号を入力し、ＩＦ信号５２が、歪みのないサインカーブの信号かどうかを確認する。位相雑音とは、ＰＬＬ１６内の位相比較器で起きる雑音が、ローカル信号５５に乗り、ＩＦ信号５２に影響を起こすケース等をいう。もし位相雑音が乗っているとＩＦ信号５２のサインカーブの信号波形に歪みを生じさせる。
【００３９】
２つ目は、Ｉ／Ｑ復調用のＩ信号、Ｑ信号の位相差を測定するテストである。ＩＦ信号５２は、便宜上、一本の信号として説明しているが、実際は、Ｉ信号、Ｑ信号という、９０度位相がずれた２本の信号である。９０度位相をずらした２本のローカル信号５５を用いて、ミキサ１２において、ＲＦ信号５１より生成される。同じレベルの信号の位相差を測定するため、レベルは測定に影響しない。
【００４０】
３つ目は、ＩＦ信号５２の周波数測定である。所定の周波数のＲＦ信号５１を入力し、ＩＦ信号５２の周波数を測定することで周波数変換機能をチェックする。ただし、本テストは、ＰＬＬ１６の周波数切り替え機能等のチェックも兼用している。
【００４１】
以上のようなテスト方法では、ＡＧＣ回路がロックする時間を待つ必要がなく、アンプのゲインを設定するだけでテストでき、時間的に早く測定することができる。テスト制御部６５の制御により、テストの最初から切り替え回路７をアンプのゲインを設定する信号である制御信号５４を選択する様に切り替え、ＲＦアンプ１１とＩＦアンプ１４とに入力する。
【００４２】
次に、本発明の第２実施形態について図２を用いて説明する。図２は、本発明の第２実施形態である高周波集積回路テスト装置の構成図である。
【００４３】
第１実施形態では、分配回路３を分配器等で構成していたが、第２実施形態では、分配器等の代わりに、方向性結合器８およびアンプ９を用いた構成である。第１実施形態で説明したように、分配器は、分配される信号のレベルを等分に分けるため、両方の信号のレベルが数ｄＢ下がる特性がある。それに対して、方向性結合器８の場合は、片方の信号のレベルがほとんど下がらず、もう一方が数１０ｄＢさがる特性がある。
【００４４】
そのため、集積回路テスト部６０へは、測定への影響をなくすために、ほとんどレベルが下がらない方の信号を入力し、分配器等で起因した出力レベル低下による誤差を極力小さくすることができ、測定結果に補正値を加える様な処理は不要となる。ただし、レベル検出回路４には、出力レベルが数１０ｄＢ下がるもう一方の信号が入力されるため、フィードバック回路の入力信号レベルが落ちるのを補うために方向性結合器８の次段にアンプ９の追加が必要になる場合がある。
【００４５】
次に、本発明の第３実施形態について図３を用いて説明する。図３は、本発明の第３実施形態である高周波集積回路テスト装置の構成図である。
【００４６】
第１実施形態、第２実施形態においては、集積回路テスト部６０と、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７とは、高周波集積回路テスト装置２として、同じ筐体に納められた構造であった。しかし、図３に示す様に、第３実施形態では、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７とで構成されたフィードバック回路が、集積回路テスト部６０から分離して外部装置として構成されている。具体的には、ＩＣハンドラー等の測定治具上に搭載されている構造である。なお、高周波集積回路１０は、測定治具上に搭載されたＩＣソケット等にセットされて測定される。
【００４７】
集積回路テスト部６０は、従来と同じく、集積回路テスト装置６６として、独立した構成となる。そして、集積回路テスト装置６６から測定治具７０へＲＦ信号５１と制御信号５４が与えられる。制御信号５４は複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力しＬＰＦのカットオフ周波数を変更する信号と、切り替え回路７に入力しＲＦアンプ１１とＩＦアンプ１４のゲインを設定する信号と、切り替え回路７の切り替え信号である。
【００４８】
測定治具７０から集積回路テスト装置６６へは、ＩＦ信号５２が分配回路３を経て入力され、出力レベルや周波数等を測定される。分配回路３からは、レベル検出回路４にもＩＦ信号５２が入力され、レベルを検出される。検出されたレベルと所定のレベルとの差分値による検出信号が作成されゲイン制御信号出力回路５に入力される。ゲイン制御信号出力回路５では、検出信号に基づいてＡＧＣ信号５３が生成され、切り替え回路７に入力されるとともに、集積回路テスト装置６６にも入力され、メモリ部６４に記憶される。切り替え回路７には、ＡＧＣ信号５３とアンプのゲインを設定する信号である制御信号５４とが入力され、テスト項目に応じて、どちらかの信号が選択され、ゲイン制御信号５６としてＲＦアンプ１１とＩＦアンプ１４に入力される。
【００４９】
この構成だと、従来から使用していた集積回路テスト装置６６を流用でき、新規に発生するコストを低減することができる。
【００５０】
また、図４も、図３と同じく第３実施形態であるが、フィードバック回路を、ＡＧＣコントロール装置として構成した例である。この構成は、分配回路３と、レベル検出回路４と、ゲイン制御信号出力回路５と、切り替え回路７とを、ＡＧＣコントロール装置２０として筐体に納めた構造であり、集積回路テスト装置６６と高周波集積回路１０の間に配置される。
【００５１】
この構成の場合は、集積回路テスト装置６６から、高周波集積回路１０へ、ＲＦ信号５１と制御信号５４が与えられる。制御信号５４は複数の信号から成り、その内訳は、図３と同じであり、説明を省略する。高周波集積回路１０からは、ＩＦ信号５２がＡＧＣコントロール装置２０の分配回路３に入力される。分配回路３で、ＩＦ信号５２が分配され、集積回路テスト装置６６とレベル検出回路４に入力される。なお、図３および図４どちらにおいても分配回路３には分配器等の他に方向性結合器８を用いることも可能である。
【００５２】
集積回路テスト装置６６では、入力されたＩＦ信号５２のレベルが測定される。レベル検出回路４では、ＩＦ信号５２のレベルが検出される。検出されたレベルと所定のレベルとの差分値による検出信号が作成され、ゲイン制御信号出力回路５に入力される。ゲイン制御信号出力回路５では、検出信号に基づいてＡＧＣ信号５３が生成され、切り替え回路７に入力されるとともに集積回路テスト装置６６にも入力され、メモリ部６４に記憶される。切り替え回路７には、ＡＧＣ信号５３とアンプのゲインを設定する信号である制御信号５４とが入力され、テスト項目に応じて、どちらかの信号が選択され、ゲイン制御信号５６としてＲＦアンプ１１とＩＦアンプ１４に入力される。
【００５３】
次に、本発明の第４実施形態について図５を用いて説明する。図５は、本発明の第４実施形態である高周波集積回路テスト装置の構成図である。
【００５４】
ＡＧＣ信号のフィードバック回路は、必ずしもアナログ回路で実現するとは限らず、高速なデジタル処理にて実現する方法も可能である。高周波集積回路テスト装置２は、デジタル変換回路３４と、アナログ信号出力回路３５と、デジタル処理部３０と、分配回路３と、集積回路テスト部６０等で構成されている。デジタル処理部３０は、マイクロコンピュータ３１と、専用ロジック３２と、ＲＡＭ３３等で成り立っている。デジタル変換回路３４は、Ａ／Ｄ変換器等で成り立っている。アナログ信号出力回路３５は、Ｄ／Ａ変換器等で成り立っている。なお、分配回路３には分配器等の他に方向性結合器８を用いることも可能である。
【００５５】
高周波集積回路テスト装置２から、ＲＦ信号５１と制御信号５４が高周波集積回路１０に入力される。ＲＦ信号５１は、ＲＦアンプ１１に入力される。制御信号５４は複数の信号から成り、その内訳は、ＰＬＬ１６に入力しローカル信号５５の周波数を調整する信号と、ＩＦフィルタ１３に入力しＬＰＦのカットオフ周波数を変更する信号と、デジタル処理部３０に入力し、テスト内容を知らせる信号である。
【００５６】
ＩＦ信号５２を所定のレベルに収斂してから行う第１の所定のテストの場合について説明する。ＩＦ信号５２が、高周波集積回路１０から高周波集積回路テスト装置２の分配回路３へ入力され、分配回路３で分配されて、デジタル変換回路３４と集積回路テスト部６０に入力される。集積回路テスト部６０では、ＩＦ信号５２の出力レベルや周波数等が測定される。デジタル変換回路３４では、ＩＦ信号５２がデジタル変換され、デジタル処理部３０へ入力される。デジタル処理部３０では、集積回路テスト部６０から入力されるテスト内容を知らせる信号である制御信号５４を参照してマイクロコンピュータ３１が内蔵されたプログラムに従って、専用ロジック３２の処理動作を制御する。
【００５７】
デジタル変換されたＩＦ信号５２は、減算器、積分器、乗算器等から成る専用ロジック３２によって、そのレベルを積分され、ＤＣレベルに変換される。そして、ＤＣレベルに変換されたＩＦ信号５２は、減算器等で所定のレベルと比較され、その差分値を検出される。検出された差分値に基づいて、検出信号が作成される。作成された検出信号に乗算器等で所定値を掛けてＩＦ信号５２のレベルを調整する信号が生成され、アナログ信号出力回路３５へ入力されるとともに、ＲＡＭ３３に書き込まれる。
【００５８】
アナログ信号出力回路３５では、ＩＦ信号５２を所定のレベルに収斂する信号をアナログ変換し、高周波集積回路１０のＲＦアンプ１１とＩＦアンプ１４にゲイン制御信号５６としてフィードバックし、ゲインを調整する。ゲイン制御信号５６によりＩＦ信号５２が所定のレベルに収斂した後は、ＲＡＭ３３に記憶させたＩＦ信号５２の収斂時の調整信号を読み出し、アナログ信号出力回路３５からゲイン制御信号５６として、高周波集積回路１０に与え、テストを行う。
【００５９】
次に、ＩＦ信号５２を所定のレベルに収斂する必要のない第２の所定のテストの場合ついて説明する。本実施形態では、切り替え回路７は設けないで、プログラムによる処理により対応する。すなわち、集積回路テスト部６０から入力されるテスト内容を知らせる信号である制御信号５４を参照したマイクロコンピュータ３１の制御に従って、ゲイン制御信号５６を、ＩＦ信号５２のレベルが所定のレベルに収斂するようにアンプのゲインを調整する信号として生成したり、またアンプのゲインを設定する信号として生成したりする。そしてどちらかの信号をアナログ信号出力回路３５からＲＦアンプ１１とＩＦアンプ１４に入力する。マイクロコンピュータ３１が、第２の所定のテストと参照した場合は、テストの最初からアンプのゲインを設定する信号を作成し、高周波集積回路１０へ与え、テストを行う。
【００６０】
このように、内蔵されたプログラムに従って制御されるため、機能の変更の必要が生じた場合でも、プログラムを変えることによって、回路を変更することなく、対応することができる。さらに、出力信号が、ＱＰＳＫ信号や、ＱＡＭ信号等の信号を出力する場合でも、出力レベル判定条件を変更するだけで良く、広い用途に使用することができる。
【００６１】
また、このデジタル処理部３０によって構成されたフィードバック回路は、既に一部の衛星放送受信チューナー用ＩＣ等で用いられているディレイドＡＧＣ回路で使用されているＡＧＣ信号作成部の回路を用いても可能である。ＡＧＣ信号作成部の回路は、加算器、減算器、乗算器、遅延回路等で構成されたデジタル回路である。
【００６２】
本発明の第４実施形態の制御機能であるマイクロコンピュータ３１の処理手順について、図６に示す処理フローを用いて説明する。
【００６３】
ステップＳ１にてテスト内容を知らせる信号である制御信号５４を参照してＩＦ信号５２を所定のレベルに収斂する必要がある第１の所定のテストか、必要がない第２の所定のテストかを確認する。もし、第１の所定のテストであれば、ステップＳ２に進む。ステップＳ２にて、高周波集積回路１０より高周波集積回路テスト装置２にＩＦ信号５２が入力され、分配回路３で分配されて、Ａ／Ｄ変換回路３４に入力される。
【００６４】
次に、ステップＳ３にて、デジタル変換回路３４により、ＩＦ信号５２がデジタル変換されて、デジタル処理部３０へ入力される。次に、ステップＳ４にて、デジタル処理部３０の専用ロジック３２により、デジタル変換されたＩＦ信号５２のレベルを検出する。次に、ステップＳ５にて、検出したレベルと所定のレベルとを比較する。
【００６５】
次に、レベル比較の結果より、ステップＳ６にて、ＩＦ信号５２が、要求される安定した所定のレベルに収斂したかどうかを判断する。収斂した場合は、ステップＳ１１に進み、ＲＡＭ３３から信号を読み出し、ステップＳ１３にて、アナログ信号出力回路３５においてアナログ変換し、ステップＳ１４にて、ゲインを設定する信号として高周波集積回路１０へ入力し、ステップＳ１５において集積回路テスト部６０によりＩＦ信号５２の出力レベル等を測定し、フィルタ特性や妨害特性等のテストを行い、終了する。
【００６６】
ＩＦ信号５２が、要求される安定した所定のレベルに収斂していない場合は、ステップＳ７に進み、検出したレベルと所定のレベルとの差分値をもとにＩＦ信号５２のレベルを調整する信号を生成するとともに、ステップＳ８において、ＩＦ信号５２のレベルを調整する信号をＲＡＭ３３に書き込む。ステップＳ９において、ＩＦ信号５２のレベルを調整する信号をアナログ信号出力回路３５においてアナログ変換し、ステップＳ１０で高周波集積回路１０に入力する。そしてステップＳ２にもどり、上記処理を繰り返す。
【００６７】
ステップＳ１にてテスト内容を知らせる信号である制御信号５４を確認した結果、ＩＦ信号５２を所定のレベルに収斂する必要がない第２の所定のテストであれば、ステップＳ１２に進む。ステップＳ１２では、高周波集積回路１０のアンプのゲインを設定する信号を作成する。次に、ステップＳ１３にて、アナログ信号出力回路３５においてアナログ変換し、ステップＳ１４にて、高周波集積回路１０へゲインを設定する信号として入力し、ステップＳ１５において集積回路テスト部６０によりＩＦ信号５２の出力電力や周波数等を測定し、最大および最小ゲイン特性や位相雑音や位相差やＩＦ周波数等のテストを行い、終了する。
【００６８】
【発明の効果】
本発明によると、高周波集積回路テスト装置において、高周波集積回路のＩＦ信号を検出し、その出力レベルとあらかじめ設定した所定のレベルと比較し、その差分値に基づいてＡＧＣ信号を生成し、高周波集積回路のＲＦアンプとＩＦアンプにフィードバックし、ゲインを調整する。そのため、実状に合った測定ができ、測定精度が向上し、その結果、誤差マージンが少なくでき、歩留まり向上に貢献する。
【００６９】
また本発明によると、フィードバック回路により、高速にフィードバックするため、ＩＦ信号を数回測定して収斂されるような測定が必要でなく、測定時間の短縮ができ、スループットの向上に貢献する。
【００７０】
本発明によると、高周波集積回路テスト装置において、高周波集積回路にフィードバックするＡＧＣ信号を、ゲイン制御信号出力回路から出力されるＩＦ信号の出力レベルを検出した結果に基づいた信号と、集積回路テスト部から出力されるアンプのゲインを設定する信号とを、切り替え手段で切り替えて、ＲＦアンプおよびＩＦアンプに入力する構成となる。そのため最大ゲインや最小ゲイン測定等のＡＧＣ信号をフィードバックしてＩＦ信号を所定のレベルに収斂する必要のないテスト項目の場合には、集積回路テスト手段からアンプのゲインを設定する信号を与えることにより、ＡＧＣ回路がロックされるまで待つ必要がなく、測定時間の短縮が見込め、スループット向上に有効である。
【００７１】
また本発明によると、ＩＦ信号をレベル検出回路と集積回路テスト部に分配する分配回路に方向性結合器とアンプを用いる構成とする。そのため分配器等に起因する出力レベル低下による測定誤差を極力小さくすることができ、測定精度の向上に有効である。
【００７２】
また本発明によると、分配回路と、レベル検出回路と、ゲイン制御信号出力回路と、切り替え回路とを測定治具もしくはＡＧＣコントロール装置として、集積回路テスト装置から独立して設ける構成とする。そのため、従来の集積回路テスト装置と測定治具もしくはＡＧＣコントロール装置とで組み合わせて測定し、集積回路テスト装置を流用できる構成となり新規に発生するコストを低減できる。
【００７３】
また本発明によると、ＡＧＣ信号のフィードバック回路を、ＩＦ信号をデジタル変換する回路と、プログラムによる制御機能によりＡＧＣ信号を生成するデジタル処理回路部と、生成したＡＧＣ信号をアナログ変換する回路により構成する。そのため、機能等を変更する場合でも、プログラムを変更することにより回路を変えることなく、対応でき汎用性をもつ。
【図面の簡単な説明】
【図１】本発明の第１実施形態である高周波集積回路テスト装置の構成図。
【図２】本発明の第２実施形態である方向性結合器を用いた高周波集積回路テスト装置の構成図。
【図３】本発明の第３実施形態である測定治具上にフィードバック回路を搭載した高周波集積回路テスト装置の構成図。
【図４】本発明の第３実施形態であるフィードバック回路をＡＧＣコントロール装置として構成した高周波集積回路テスト装置の構成図。
【図５】本発明の第４実施形態であるデジタル処理を用いた高周波集積回路テスト装置の構成図。
【図６】本発明の第４実施形態である高周波集積回路テスト装置の処理フロー図。
【図７】従来の集積回路テスト装置の構成図。
【符号の説明】
２ 高周波集積回路テスト装置
３ 分配回路
４ レベル検出回路
５ ゲイン制御信号出力回路
７ 切り替え回路
８ 方向性結合器
９ アンプ
１０ 高周波集積回路
１１ ＲＦアンプ
１２ ミキサ
１３ ＩＦフィルタ
１４ ＩＦアンプ
１５ ＶＣＯ
１６ ＰＬＬ
２０ ＡＧＣコントロール装置
３０ デジタル処理部
３１ マイクロコンピュータ
３２ 専用ロジック
３３ ＲＡＭ
３４ デジタル変換回路
３５ アナログ信号出力回路
４０ 水晶発振子
５１ ＲＦ信号
５２ ＩＦ信号
５３ ＡＧＣ信号
５４ 制御信号
５５ ローカル信号
５６ ゲイン制御信号
６０ 集積回路テスト部
６１ 信号発生器
６２ スペクトラムアナライザ
６３ マルチメータ
６４ メモリ部
６５ テスト制御部
６６ 集積回路テスト装置
７０ 測定治具
Claims (8)
- 高周波集積回路から入力されるＩＦ信号の特性を測定することにより前記高周波集積回路に対して所定のテストを行う高周波集積回路テスト装置において、
前記ＩＦ信号を２つの信号に分配する分配手段と、
前記高周波集積回路に、テスト内容に応じて特性を変更したＲＦ信号と前記高周波集積回路の動作を制御する複数の信号から成る制御信号とを出力し、分配された一方の信号を用いて所定のテストを行う集積回路テスト手段と、
分配された他方の信号のレベルを検出し、検出されたレベルと所定のレベルとの差分値を算出するレベル検出手段と、
前記レベル検出手段で算出された差分値に基づいて、前記ＩＦ信号のレベルを所定のレベルに収斂させるように前記高周波集積回路内のアンプのゲインを調整する信号を生成するゲイン制御信号出力手段と、
前記ゲイン制御信号出力手段で生成される前記高周波集積回路のアンプのゲインを調整する信号と、前記集積回路テスト手段から出力される前記制御信号の内の前記高周波集積回路のアンプのゲインを設定する信号とを切り替えて前記高周波集積回路へ与える切り替え手段とから構成されることを特徴とする高周波集積回路テスト装置。 - まず前記切り替え手段を前記高周波集積回路内のアンプのゲインを調整する信号を選択するように切り替え、前記ＩＦ信号のレベルを所定のレベルに収斂させるとともに、その収斂時の調整信号値を前記集積回路テスト手段内のメモリに記憶させ、しかる後に、前記切り替え手段を切り替えて、前記メモリから読み出した信号を、前記制御信号の内の前記高周波集積回路のアンプのゲインを設定する信号として前記高周波集積回路へ与え第１の所定のテストを行うことを特徴とする請求項１に記載の高周波集積回路テスト装置。
- 最初から前記切り替え手段を前記高周波集積回路のアンプのゲインを設定する信号を選択するように切り替え、第２の所定のテストを行うことを特徴とする請求項１に記載の高周波集積回路テスト装置。
- 前記分配手段に方向性結合器を用いて、分配された一方の信号を分配される前のレベルに保持して前記集積回路テスト手段に入力し測定し、他方の信号をアンプにより増幅して前記レベル検出手段に入力しレベル検出することを特徴とする請求項１に記載の高周波集積回路テスト装置。
- 前記分配手段と、前記レベル検出手段と、前記ゲイン制御信号出力手段と、前記切り替え手段からなるフィードバック回路を、前記集積回路テスト手段と分離して外部装置として構成することを特徴とする請求項１または請求項４に記載の高周波集積回路テスト装置。
- 高周波集積回路から入力されるＩＦ信号の特性を測定することにより前記高周波集積回路に対して所定のテストを行う高周波集積回路テスト装置において、
前記ＩＦ信号を２つの信号に分配する分配手段と、
前記高周波集積回路に、テスト内容に応じて特性を変更したＲＦ信号と前記高周波集積回路の動作を制御する複数の信号から成る制御信号とを出力し、分配された一方の信号を用いて所定のテストを行う集積回路テスト手段と、
分配された他方の信号をアナログ信号からデジタル信号に変換するデジタル変換手段と、
プログラムされた制御機能を持ち、前記制御信号の内のテスト内容を知らせる信号を参照した制御にしたがって、デジタル変換された信号のレベルを検出し、検出されたレベルと所定のレベルとの差分値に基づいて、前記ＩＦ信号のレベルが所定のレベルに収斂するように前記高周波集積回路内のアンプのゲインを調整する信号と前記高周波集積回路内のアンプのゲインを設定する信号とを生成するデジタル処理手段と、
前記デジタル処理手段で生成された信号をアナログ信号に変換し、前記高周波集積回路にフィードバックするアナログ信号出力手段とから構成されることを特徴とする高周波集積回路テスト装置。 - 前記プログラムされた制御機能にしたがい、まず前記高周波集積回路内のアンプのゲインを調整する信号により前記ＩＦ信号のレベルを所定のレベルに収斂させるとともに、その収斂時の調整信号値を前記デジタル処理手段内のメモリに記憶させ、しかる後に、前記デジタル処理手段内のメモリから読み出した信号を前記高周波集積回路に与え、第１の所定のテストを行うことを特徴とする請求項６に記載の高周波集積回路テスト装置。
- 前記プログラムされた制御機能にしたがい、最初から、前記高周波集積回路内のアンプのゲインを設定する信号を生成し、前記高周波集積回路に与え、第２の所定のテストを行うことを特徴とする請求項６に記載の高周波集積回路テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013209A JP2004226191A (ja) | 2003-01-22 | 2003-01-22 | 高周波集積回路テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013209A JP2004226191A (ja) | 2003-01-22 | 2003-01-22 | 高周波集積回路テスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004226191A true JP2004226191A (ja) | 2004-08-12 |
Family
ID=32901600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013209A Pending JP2004226191A (ja) | 2003-01-22 | 2003-01-22 | 高周波集積回路テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004226191A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105563A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | 電子デバイス、試験装置、及び試験方法 |
| WO2007105562A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 |
| JP2012112962A (ja) * | 2010-11-23 | 2012-06-14 | Infineon Technologies Ag | 無線周波数集積回路を試験するためのシステムおよび方法 |
| JP2013098693A (ja) * | 2011-10-31 | 2013-05-20 | Fujitsu Ltd | 利得測定回路、利得測定方法および通信装置 |
| WO2014191795A1 (en) * | 2013-05-29 | 2014-12-04 | Freescale Semiconductor, Inc. | Receiver system and method for receiver testing |
-
2003
- 2003-01-22 JP JP2003013209A patent/JP2004226191A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5066075B2 (ja) * | 2006-03-10 | 2012-11-07 | 株式会社アドバンテスト | キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 |
| TWI409477B (zh) * | 2006-03-10 | 2013-09-21 | Advantest Corp | 抖動測量裝置、電子元件以及測試裝置 |
| US7541815B2 (en) | 2006-03-10 | 2009-06-02 | Advantest Corporation | Electronic device, testing apparatus, and testing method |
| US7554332B2 (en) | 2006-03-10 | 2009-06-30 | Advantest Corporation | Calibration apparatus, calibration method, testing apparatus, and testing method |
| JP5133870B2 (ja) * | 2006-03-10 | 2013-01-30 | 株式会社アドバンテスト | 電子デバイス、試験装置、及び試験方法 |
| US8204165B2 (en) | 2006-03-10 | 2012-06-19 | Advantest Corporation | Jitter measurement apparatus, electronic device, and test apparatus |
| WO2007105562A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 |
| WO2007105563A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | 電子デバイス、試験装置、及び試験方法 |
| JP2012112962A (ja) * | 2010-11-23 | 2012-06-14 | Infineon Technologies Ag | 無線周波数集積回路を試験するためのシステムおよび方法 |
| KR101331722B1 (ko) | 2010-11-23 | 2013-11-26 | 인피니언 테크놀로지스 아게 | 무선 주파수 집적 회로를 테스트하는 시스템 및 방법 |
| US10175292B2 (en) | 2010-11-23 | 2019-01-08 | Infineon Technologies Ag | System and method for testing a radio frequency integrated circuit |
| US8686736B2 (en) | 2010-11-23 | 2014-04-01 | Infineon Technologies Ag | System and method for testing a radio frequency integrated circuit |
| US10605856B2 (en) | 2010-11-23 | 2020-03-31 | Infineon Technologies Ag | System and method for testing a radio frequency integrated circuit having an RF circuit and an on-chip test circuit |
| US9166706B2 (en) | 2010-11-23 | 2015-10-20 | Infineon Technologies Ag | System and method for testing a radio frequency integrated circuit |
| JP2013098693A (ja) * | 2011-10-31 | 2013-05-20 | Fujitsu Ltd | 利得測定回路、利得測定方法および通信装置 |
| WO2014191795A1 (en) * | 2013-05-29 | 2014-12-04 | Freescale Semiconductor, Inc. | Receiver system and method for receiver testing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850673B2 (ja) | 自動利得制御方法、および、自動利得制御回路 | |
| US7477875B2 (en) | Built in loop back self test in design or on test board for transceivers | |
| US8750441B2 (en) | Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources | |
| US7643600B2 (en) | Techniques for performing gain and phase correction in a complex radio frequency receiver | |
| US7409199B2 (en) | Direct conversion receiver with DC offset compensation | |
| US7558543B2 (en) | Radio frequency tuner | |
| US7583946B2 (en) | Wireless communication system and method using clock swapping during image rejection calibration | |
| US20070049228A1 (en) | High-frequency receiver | |
| US7003271B2 (en) | Direct conversion receiver having a gain-setting dependent filter parameter | |
| US8135368B2 (en) | Receiver | |
| US20080136971A1 (en) | High-frequency signal receiver using diversity antenna, and high-frequency signal receiving apparatus using the same | |
| US20050157819A1 (en) | Receivers gain imbalance calibration circuits and methods thereof | |
| US20090080563A1 (en) | Signal generating apparatus and method thereof | |
| US7711395B2 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
| US9059774B2 (en) | Reduction method and apparatus | |
| CN101416381A (zh) | 自校准混频器 | |
| JP2004226191A (ja) | 高周波集積回路テスト装置 | |
| US20040053591A1 (en) | Calibration of a phase locked loop | |
| JP2001077767A (ja) | 受信装置及び基地局装置及び無線通信システム | |
| KR100650425B1 (ko) | 아날로그 기저대 신호 처리 시스템 및 오프셋 수정 방법 | |
| US7120407B2 (en) | Receiver and its tracking adjusting method | |
| JP2011250035A (ja) | 受信装置、受信方法、プログラム、および受信システム | |
| US6700629B1 (en) | Video intermediate frequency processing apparatus | |
| JP2007005945A (ja) | 受信回路及び無線ｌａｎシステムとオフセット補正方法 | |
| JP2005192060A (ja) | 自動利得制御装置 |