JP2012112962A - 無線周波数集積回路を試験するためのシステムおよび方法 - Google Patents

Abstract

【課題】無線周波数集積回路（ＲＦＩＣ）を試験する方法を提供する。
【解決手段】オンチップ試験回路３０２を用いて高周波試験信号を生成するステップと、オンチップ電力検出器を用いて信号レベルを測定するステップと、上記オンチップ試験回路３０２を、低周波数信号を用いて制御および監視するステップとを含む。ＲＦＩＣ３００は、高周波数において動作するように構成されており、オンチップ試験回路３０２は、試験モードの間に動作するように構成された周波数生成回路３０６を含む。
【選択図】図３

Description

発明の詳細な説明

〔技術分野〕
本発明は、一般に、半導体装置および方法に関し、より詳細には、無線周波数（ＲＦ）集積回路を試験するためのシステムおよび方法に関する。

〔背景〕
ミリメートル波ベースのＲＦシステムに対する需要が増大するにつれて、ＩＩＩ／Ｖベースのディスクリート半導体コンポーネントを使用せずに、これらＲＦシステムをシリコンベースの集積回路上に集積させることに関心が集まっている。ミリメートル波周波数とは、概して、約３０ＧＨｚ〜３００ＧＨｚの間の周波数とされている。ミリメートル波ベースのＲＦシステムの一般的な用途には、自動車のレーダおよび高周波通信システムなどが含まれる。シリコン集積技術を用いることによって、これらＲＦシステムを、大量に、かつ、ディスクリートコンポーネントベースのシステムよりも安価に製造することが可能である。

しかし、ミリメートル波ベースのシステムを試験することは、難しく、高コストである。例えば、１０ＧＨｚよりも高い周波数で動作するシステムの場合、当該システムを試験するために用いられる精密試験機器および設備が高価である。これらの試験機器および設備は、動作、調整、および管理維持に時間がかかり、試験に使用するＲＦプローブは、耐用年数に限りがあるため、時間が経てば消耗する。物理的変形、例えばコンタクトの湾曲は、高周波マッチング回路に悪影響を及ぼし、コンタクトやコネクタの腐食は、試験設備の減衰特性を劣化させ得る。さらに、このような高周波試験設備を維持および動作させるために必要な専門的技術は、大量の半導体を試験する環境では利用できない場合が多い。このように、ミリメートル波ＲＦ集積回路を大量に製造可能であるとしても、当該集積回路を試験することが、大きな障害となり得る。

図１は、例えば、従来のＲＦ集積回路試験設備１００を示す図である。ＲＦ回路１０４を備えるＲＦＩＣ１０２が、パッケージ１０６内にパッケージされている。パッケージ１０６には、ＲＦ試験機器１０８が結合されている。このようなシステムにおいて、ＲＦＩＣ１０２のＲＦ試験が、ＲＦ試験機器１０８によって、高周波数にて行われる。試験時間および費用を節約するための１つの方法は、ＲＦ信号経路の完全な試験を行わないことである。しかし、自動車衝突を警告するレーダベースのシステムなどといったシステムでは、当該システムの安全性および信頼性を確保するために、完全且つ総合的な試験が必要であろう。

〔発明の概要〕
一実施形態では、無線周波数集積回路（ＲＦＩＣ）を試験する方法は、オンチップ試験回路を用いて高周波試験信号を生成するステップと、オンチップ電力検出器を用いて信号レベルを測定するステップと、上記オンチップ試験回路を、低周波数信号を用いて制御および監視するステップとを含む。このＲＦＩＣ回路は、高周波数にて動作するように構成されており、オンチップ試験回路は、試験モードの間に動作するように構成された周波数生成回路を備えている。

上述の説明は、次に述べる本発明の詳細な説明がより良好に理解され得るように、本発明の一実施形態の特徴を、どちらかと言えば大まかにまとめたものである。以下では、本発明の特許請求範囲の主題を形成する、本発明の実施形態のさらなる特徴および利点を説明する。ここに開示される原理および特定の実施形態は、同じ目的を実施するための本発明の他の構造またはプロセスを、変更または設計するための基礎として、容易に利用され得ることは、当業者には明らかであろう。また、このような同等の構造は、添付の特許請求の範囲に記載の本発明の原理および範囲から逸脱するものではないことは当業者には明らかであろう。

〔図面の簡単な説明〕
以下では、本発明およびその利点をより良好に理解するために、添付の図面を参照する。

図１は、従来のＲＦ集積回路試験設備を示す図である。

図２は、本発明の一実施形態にかかるＲＦ集積回路試験設備を示す図である。

図３は、本発明の一実施形態にかかるＲＦ集積回路を示す図である。

図４は、本発明の他の一実施形態にかかるＲＦ集積回路を示す図である。

図５は、一実施形態のビルトイン試験装置回路を示すブロック図である。

〔具体的な実施形態の詳細な説明〕
以下に、現在のところ好ましい実施形態の作成および使用について、詳細に説明する。しかし本発明は、様々な具体的状況下で実施され得る、適用可能な多くの発明概念を提供するものであることは明らかであろう。ここで説明する具体的な実施形態は、単に、本発明を作成および使用するための具体的な方法を説明するものであり、本発明の範囲を限定するものではない。

本発明を、具体的な状況、すなわちＲＦ集積回路を試験するためのシステムおよび方法における、好ましい実施形態に関して説明する。しかし本発明は、他の種類の回路にも適用可能である。

図２は、本発明の一実施形態にかかるＲＦ集積回路試験設備２００を示す図である。ＲＦＩＣ２０２は、ＲＦ回路２０４およびビルトインセルフテスト回路２０８を備えている。一実施形態では、ビルトインセルフテスト回路２０８は、試験連結部２１２を介して、低周波数（ＬＦ）試験機器２１０とインターフェース接続するように構成されている。複数の実施形態において、ＲＦ回路は、ＲＦレシーバ、トランスミッタ、レーダ、ＲＦ通信システム、発振器、フィルタといった回路を含む（ただし、これらに限定されない）種々のＲＦ回路から構成されていてよい。幾つかの実施形態において、ＲＦ回路２０４は、１０ＧＨｚよりも高い周波数において動作し、例えば、自動車レーダの用途では、約２４ＧＨｚまたは約７７ＧＨｚにおいて動作する。他の実施形態では、ＲＦ回路２０４、または、ＲＦ回路２０４の一部は、１０ＧＨｚよりも低い周波数において動作する。

幾つかの実施形態では、ＲＦＩＣは、試験の間、パッケージ２０６内にパッケージされている。あるいは、ＲＦＩＣ２０４を、例えばウエハ試験の間、パッケージ２０６の外部で、むきだしのダイとして試験してもよいし、または、ＲＦＩＣ２０４がチップオンボードとして実装されているならば、ＲＦＩＣ２０４を、ボードのレベルにおいて試験してもよい。パッケージ２０６は、プラスチック・デュアルインラインパッケージ（ＰＤＩＰ）、セラミック・デュアルインラインパッケージ（ＣＥＲＤＩＰ）、シングル・インラインパッケージ（ＳＩＰ）、スモールアウトライン（ＳＯ）パッケージ、ｊ字に湾曲したリードを有するＳＯパッケージ（ＳＯＪ）、ｃ字型リードを有するＳＯパッケージ（ＣＯＪ）、シュリンクＳＯボディサイズ（ＳＳＯＰ）、小型ボディサイズ（ＭＳＯＰ）、プラスチッククワッドフラットパック（ＰＱＦＰ）、プラスチックリードレスチップキャリア（ＰＬＣＣ）、セラミッククワッドフラットパック（ＣＥＲＱＵＡＤ）、バンプチップキャリア（ＢＣＣ）、またはボールグリッドアレイ（ＢＧＡ）を含む（ただし、これらに限定されない）種々のパッケージのうちの任意のパッケージであってよい。

一実施形態では、ＬＦ試験機器２１０は、ＲＦ回路２０４の通常の動作周波数よりも低い周波数にて動作するように構成された試験装置を備える。一実施形態では、試験連結部２１２における信号周波数は、ＤＣおよび／または１ＭＨｚ未満である。他の実施形態では、より高い周波数を用いてもよい。

図３は、ビルトイン試験装置（ＢＩＴＥ）部３０２およびＲＦ回路部を備えるＲＦＩＣ３００の実施形態を示す図である。一実施形態では、ＲＦ回路部は、デュアルコンプレックスホモダインダウンコンバータを用いた周波数変調連続波（ＦＭＣＷ）レーダシステム用のレシーバである。ＲＦ回路部は、２つのダウンコンバータブロック３４０および３５０を有している。これらのダウンコンバータブロックは、電力分割器３６０を介して局部発振器（ＬＯ）信号を受信する。各ダウンコンバータブロック３４０および３５０は、ＬＯ緩衝器３４２、多相フィルタ３４４、ミキサ３４８および３４９、並びに低雑音増幅器（ＬＮＡ）３４６を備えている。一実施形態において、ダウンコンバーションブロック３４０の同相出力ＩＦ１Ｉおよび直交出力ＩＦ１Ｑ、並びに、ダウンコンバーションブロック３５０の同相出力ＩＦ２Ｉおよび直交出力ＩＦ２Ｑは、中間周波数および／またはベースバンド処理回路（図示しない）に送信される。そして、これらの中間周波数および／またはベースバンド処理回路の出力は、低周波数テスタに送信される。ダウンコンバーションブロック３４０および３５０の各ＬＮＡ３４６は、それぞれ、結合器３３４および３３２を介して、ＲＦ入力信号ＲＦ１およびＲＦ２に結合されている。あるいは、結合器３３４および３３２の代わりに、またはこれらに加えて、スイッチを用いてもよい。ダウンコンバータブロック３４０および３５０は、一実施形態のＢＩＴＥブロックによって試験可能な機能ＲＦ回路の例であることは、理解されよう。さらなる実施形態では、他の機能ＲＦ回路を、一実施形態のＢＩＴＥブロックによって実施および試験してもよい。

一実施形態では、ＢＩＴＥ部３０２は、ＲＦ回路部に高周波試験機能を提供する。電圧制御された発振器（ＶＣＯ）３０６が、ＲＦ回路部の動作周波数帯の範囲内のＲＦ信号を生成する。ＶＣＯ３０６は、例えば一実施形態において、約２４ＧＨｚで動作する。他の実施形態では、他の周波数を用いてもよい。一実施形態では、ＶＣＯ３０６は、バラクタダイオードの同調型コルピッツ発振器、および、ＶＣＯ３０６の周波数を段階的に調整するために用いられるデジタル‐アナログ変換器（ＤＡＣ）３１０を用いて実施される。デジタル制御された発振器を用いる複数の実施形態では、アナログチューニング電圧を外部から提供する必要はない。このような実施形態は、実施に手間がかからず、発振器の感度の高いチューニング入力部に結合している雑音を阻止する。他の実施形態では、例えば、切換可能なタンク発振器部分を用いた、デジタル式にプログラム可能な発振器を用いてもよい。幾つかの実施形態では、ＶＣＯ周波数は、シリアル周辺装置インターフェース（ＳＰＩ）３３０を用いて、直接的、または、ＤＡＣ３１０を介して、設定される。

ＶＣＯ３０６の出力信号は、可変利得増幅器（ＶＧＡ）３０８、緩衝器３１２、および周波数分割器ブロック３１４に送信される。一実施形態では、周波数分割器ブロック３１４は、高い分割比を有しており、周波数カウンタおよび／またはマイクロプロセッサによって容易に測定可能な低周波数出力信号を提供する。図３に示される実施形態では、周波数分割器３１４の分割比は、２^２０であり、約２３ＫＨｚの出力クロックを生成する。他の実施形態では、他の分割比および出力周波数を用いてもよい。一実施形態では、低周波数試験装置は、分割器３１４の低周波数出力を用いて、ＶＣＯ３０６の周波数を監視および設定する。例えば、一実施形態では、外部の低周波数試験装置が、周波数分割器３１４の分割された出力を測定し、ＤＡＣ３１０を、目標の周波数に達するまで、増加および／または減少させる。

一実施形態では、ＶＧＡ３０８は、レシーバ３４０および３５０のダウンコンバーションミキサのためのＬＯドライブを、スイッチ３１８および電力分割器３６０を介して生成する。試験の間、スイッチ３１８は閉じられる。一実施形態では、電力分割器３６０信号へのＬＯ入力ポートは、ＶＧＡ３０８がＬＯ信号を供給する試験の間の適切なインピーダンスによって、終端処理されている。他方、ＢＩＴＥ３０２が非アクティブである時は、スイッチ３１８は、ＢＩＴＥ３０２を電力分割器３６０から切断している。ＶＧＡ３０８の出力の振幅は、電力センサ３１６によって検出される。電力センサ３１６は、信号強度の表示として、ＤＣ出力信号３５２を供給する。一実施形態では、ＤＣ出力信号３５２は、マルチプレクサ３２２を介して、出力ピンＡＮＡＬＯＧ ＯＵＴに伝送される。他の一実施形態では、ＤＣ出力信号３５２は、オンボードＡ／Ｄ変換器（図示しない）によってデジタル化され、ＳＰＩインターフェース３３０を用いて出力され得る。

幾つかの実施形態では、スイッチ３１８は、バイポーラトランジスタを用いて実施される。あるいは、スイッチ３１８は、ＰＩＮダイオード、ＭＯＳトランジスタ、または他の装置を用いて実施されていてもよい。

一実施形態では、ＶＣＯ３０６の出力部には、前段に緩衝増幅器３１２を備えるミキサ３２６も結合されている。緩衝増幅器３１２は、発振器のコアを、ミキサから分離させている。しかし、幾つかの実施形態では、緩衝増幅器を省いてもよい。ミキサ３２６は、システムおよびその仕様に応じて、ある実施形態では単側波帯（ＳＳＢ）モードにて動作され、また、別の実施形態では両側波帯（ＤＳＢ）モードにて動作される。幾つかの実施形態では、ミキサ３２６は、抑圧搬送波を有するＤＳＢモードにて動作される。

一実施形態では、ミキサ３２６は、外部から供給された低周波数（ＬＦ）信号をＲＦ領域にアップコンバートする。幾つかの実施形態では、このＬＦ信号は、約ＤＣと約１ＭＨｚとの間であってよい。あるいは、他の周波数帯域を用いてもよい。電力センサ３２４が、ミキサ３２６の出力電力を測定し、ミキサ３２６の当該出力における信号強度を表示するＤＣ信号３５４を生成する。一実施形態では、ＤＣ信号３５４は、アナログマルチプレクサ３２２を介してＡＮＡＬＯＧ ＯＵＴに伝送される。あるいは、ＤＣ信号３５４は、オンボードＡ／Ｄ変換器（図示しない）を介してデジタル化され得る。当該オンボードＡ／Ｄ変換器の出力は、ＳＰＩ３３０または他のインターフェースを介して、デジタル式に得られる。

一実施形態では、ミキサ３２６の出力は、電力分割器３２８により分割され、結合器３３４および３３２を介して、それぞれ、ダウンコンバーションブロック３４０および３５０の入力部に伝送される。一実施形態では、結合器３３２および３３４は、電力分割器３２８の出力を、−１０ｄＢと−２０ｄＢとの間に減衰させる。あるいは、他の結合損失を用いてもよい。例えば、結合器３３２および３３４の結合損失を調整して、所望の入力ＲＦ信号をダウンコンバーション回路３４０および３５０に供給することが可能である。幾つかの実施形態では、弱く結合された方向性結合器を用いて、極めて低レベルのＲＦ入力を供給する。一実施形態では、結合器３３２および３３４は、マイクロストリップ結合器である。あるいは、結合器３３２および３３４は、他の構造の結合器、例えばハイブリッド結合器を用いて実施される。幾つかの実施形態では、結合器３３２および３３４を省き、ミキサ３２６の出力を、スイッチ、能動回路網、および／または、受動回路網を介して、ダウンコンバーションブロック３４０および３５０の入力部に伝送してもよい。さらなる一実施形態では、マルチ出力を有する能動機能ブロックを前段に用いることによって、電力分割器３２８を省いてもよい。

幾つかの実施形態では、ミキサ３２６の経路において、さらなる減衰を提供することが可能である。さらに他の一実施形態では、緩衝器３１２を、ＶＧＡに置き換えてもよい。さらに他の一実施形態では、特定の用途およびその仕様に応じて、電力センサ３２４および／またはさらなる電力センサを、試験回路の他の部分、例えば、ダウンコンバータ回路３４０および３５０の入力部に設けてもよい。試験信号を単一のＲＦ入力部に供給する他の実施形態では、電力分割器３２８および／または３６０が省かれ、単一の結合器３３２が用いられる。

一実施形態では、ＢＩＴＥ３０２の全ての機能を、直列−並列インターフェース（ＳＰＩ）３３０を介して、制御することが可能である。あるいは、直列インターフェースおよび並列インターフェースといった種類を含む他のインターフェースを用いて、ＢＩＴＥ３０２を制御してもよい。

一実施形態では、ＢＩＴＥ回路３０２を用いて、ダウンコンバータ３４０および３５０に異なる種類の多数の測定を行うことが可能である。例えば、ＶＧＡ３０８の利得を調整する多数の測定を行うことによって、一実施形態のＬＯパワースイープを行う。ＬＯ電力に関する変換利得や雑音指数などの測定が可能である。電力センサ３１６を用いることによって、ＬＯドライブの強度に関するデータが提供される。

一実施形態では、ＲＦ信号パワースイープは、信号ＬＦ＿ＩＮにおけるミキサ３２６への入力の振幅を変更することによって行われる。さらに、ダウンコンバータ３４０および３５０の入力圧縮および直線特性を測定することが可能である。１ｄＢ圧縮点を、例えば、ミキサ３２６の入力電力をスイープし、当該１ｄＢ圧縮点のための、ダウンコンバータ３４０および３５０の出力を、デジタル式に、またはアナログ領域において監視することによって、見つけることができる。例えば、一実施形態では、ＩＦ出力振幅を、ＲＦ入力電力の測定値である電力センサの出力と相関させることによって、入力圧縮の量を定めることができる。ミキサ３２６の入力部に２つのトーンを導入することによって、入力電力に関する３次相互変調ひずみを測定可能である。こうして、ダウンコンバータ３４０および３５０の出力部において、相互変調ひずみ成分を測定する。

一実施形態では、例えば、ＬＦ＿ＩＮにおいてトーンを導入して、当該トーンの振幅を、ダウンコンバータ３４０および３５０の出力部において測定することによって、変換利得を測定する。ＬＦ＿ＩＮにおける入力の周波数をスイープすることによって、ＲＦおよびベースバンド周波数のスイープを行う。同様に、ＶＣＯ３０６の周波数を、ＤＡＣ３１０を介してスイープし、分割されたＬＯ周波数を信号ＤＩＶ＿ＯＵＴにおいて測定することによって、ＬＯ周波数スイープが行われる。

一実施形態では、ダウンコンバータの変換利得を測定すると共に、ダウンコンバータ３４０および３５０の出力雑音密度を測定することによって、雑音指数を測定する。変換利得の測定は、ＬＦ＿ＩＮにおいてトーンを導入し、当該トーンの振幅を、ダウンコンバータ３４０および３５０ｂの出力部において、デジタル式に、またはアナログ領域において、測定することによって行われる。Ａ／Ｄ変換器が、オンチップで、または、システム内の何らかの部材の上に実施されているならば、時間‐周波数変換、例えば、ダウンコンバータ３４０および３５０のデジタル化された出力のＦＦＴなどを行うことによって、ダウンコンバータの出力雑音密度を測定する。あるいは、スペクトルアナライザを用いて、ダウンコンバータ３４０および３５０の雑音出力密度を測定してもよい。その後、雑音指数を、従来から公知の方法に基づいて計算する。本明細書に記載の測定方法は、本実施形態のシステムおよび方法を用いて行うことが可能な多数の測定のうちの数例であることは明らかであろう。

図４は、他の実施形態のシステム４００を示す図である。システム４００は、ＢＩＴＥ３７２と、ＲＦ回路とを備えている。ＲＦ回路は、ダウンコンバータ３４０および３５０と、電力分割器３６０とを含む。一実施形態では、ＢＩＴＥ３７２は、図３のＢＩＴＥ３０２と同様であるが、ダウンコンバータ３４０および３５０に試験入力を供給するために、ミキサ３２６の代わりに、雑音源３７０が用いられている点が異なっている。雑音源３７０は、ダウンコンバータ３４０および３５０の入力部に既知の雑音レベルを供給する。ダウンコンバータ３４０および３５０内のミキサ３４８および３４９の出力雑音レベルを決定することによって、雑音指数（ＮＦ）および変換利得などの測定を行うことが可能である。一実施形態では、雑音源３７０の動作をオンおよびオフするｙ−ファクター法を用いることによって、雑音指数を測定する。幾つかの実施形態では、ミキサ３４８および３４９の出力雑音レベルを、Ａ／Ｄ変換器を用いた後にＤＳＰ（図示しない）を用いることによってデジタル式に、または、アナログ式に測定する。

一実施形態では、雑音源３７０は、２つの出力雑音密度を提供する過剰雑音比（ＥＮＲ）源を備えている。一実施形態では、この雑音源は、アバランシェ降伏ダイオードまたは雑音ダイオードを用いて実施される。さらなる実施形態では、他の雑音源、例えば、レジスタや、増幅された熱雑音を提供する回路を用いてもよい。一実施形態では、２つの出力雑音測定を行うことによって、ダウンコンバータ３４０および３５０の雑音性能を試験する。２つの出力雑音測定のうちの一方は、雑音源３７０の第１の雑音密度出力の測定であり、他方は、雑音源３７０の第２の雑音密度出力の測定である。その後、従来から公知のｙ−ファクター雑音測定技術を用いて、ダウンコンバータ３４０および３５０の雑音指数を計算する。

図５は、実施形態のＢＩＴＥコア回路５００を示す図である。回路５００は、ＶＣＯ５０２を備えている。ＶＣＯ５０２の周波数は、ＤＡＣ５１２によって制御される。ＶＣＯ５０２の一方の出力は、ＶＧＡ５０４を介して、信号ＬＯ＿ＯＵＴに伝送され、ＶＣＯ５０２の別の出力は、緩衝器５０６を介して、ミキサ５０８に伝送される。電力センサ５１４および５１６は、それぞれ、ＶＧＡ５０４およびミキサ５０８の出力を監視する。ＶＣＯ５０２のさらなる出力は、分割器５１０に伝送される。分割器５１０は、ＶＣＯ５０２の出力を、指数ｘで分割する。一実施形態では、ＢＩＴＥ５００は、試験されるミリメートル波回路などのＲＦ回路と共に、集積回路上に配置されている。試験の間、ＬＯ＿ＯＵＴは、ＲＦ回路のＬＯ入力部に結合され、ＲＦ＿ＯＵＴは、ＲＦ回路の入力部に結合され、ＬＦ＿ＩＮの入力ＬＦ＿ＩＮは、外部の低周波数信号源に結合される。ＤＩＶ＿ＯＵＴは、例えば、外部の周波数カウンタに結合される。

一例では、ＶＣＯが、２４ＧＨｚの周波数を出力するように、最初にプログラムされる。プログラミングには、ＶＣＯ５０２を設定するためのＤＡＣ初期値を選択する工程が含まれる。次に、外部の周波数カウンタによりＤＩＶ＿ＯＵＴを測定することにより、ＶＣＯの周波数を測定する。分割指数ｘ＝１，０００，０００である場合、ＶＣＯ５０２が２４ＧＨｚにおいて動作している時には、ＤＩＶ＿ＯＵＴは、２４ＫＨｚの周波数を得ることになる。一実施形態では、ＤＩＶ＿ＯＵＴが目標の値の範囲になるまで、ＤＡＣ値をインタラクティブに調節する。

ＬＯ調節を必要とする測定を行うために、ＶＧＡ５０４の利得を変更して、その対応する電力レベルを電力センサ５１４によって測定する。ＲＦ＿ＯＵＴにおいてアクティブ信号を必要とする測定を行うためには、ＬＦ＿ＩＮにおいて低周波数入力を変換せずに導入する。例えば、ＬＯを約２４ＧＨｚの周波数に設定して、ＬＦ＿ＩＮに１ＭＨｚのトーンを導入する場合、ミキサ５０８がＤＳＢミキサであるならば、約２４．００１ＧＨｚおよび約２３．９９９ＧＨｚにおいて、それぞれ対応するトーンが生じることになる。ミキサ５０８がＳＳＢミキサであるならば、出力トーンは、約２４．００１ＧＨｚまたは約２３．９９９ＧＨｚにおいて生じることになる。その後、ＲＦ＿ＯＵＴの振幅を、電力センサ５１６を用いて測定することが可能である。これらの値は一例であり、他の周波数および値を用いてもよいことは明らかであろう。

一実施形態では、信号ＬＯ＿ＯＵＴおよびＲＦ＿ＯＵＴはどちらも、ＶＣＯ５０２から派生している。ＬＯおよびＲＦ信号は相関しているため、周波数がわずかに変動しても、ミリメートル波レシーバの試験には悪影響が及ばない。幾つかの実施形態では、ＬＦ＿ＩＮ信号の周波数は、ミキサ５０８によってＲＦ領域には変換されておらず、試験されるダウンコンバーションミキサ出力の周波数の値と同じ周波数を有している。

本発明の有効な実施形態は、ミリメートル波回路を含む高周波ＲＦ回路を、外部から高周波ＲＦ信号を印加または受信せずに、試験する能力を含む。当該回路への入力信号および当該回路からの出力信号は、ＤＣ信号または低周波数信号であってよい。このように、製造工程の間に、低周波数試験機器を用いて、ＲＦ回路またはＲＦ集積回路に完全なＲＦ機能試験を行うことが可能である。さらなる利点は、最終的なシステムアプリケーションの範囲において、オンチップＲＦ回路に完全な機能試験を行う能力である。このような試験を行う能力は、システムデバッグおよび／またはシステム検査に関して、有効である。安全性に関連するシステムにおいては、このインシステム試験を行う能力により、安全性に関連するシステム検査を広範的に行うことが可能になる。

実施形態のさらなる利点は、オンチップＤＡＣを用いてＶＣＯを同調する能力を含む。ここでは、チップＤＡＣは、雑音および刺激が試験信号経路に侵入することを確実に回避することが可能である。

典型的な実施形態を参照しながら本発明を説明したが、本明細書は、限定する意味で解釈されることを意図するものではない。様々な変形や、本発明の典型的な実施形態と他の実施形態とを組み合わせることは、本明細書を参照すれば、当業者には明らかになろう。従って、添付の特許請求の範囲は、このようなあらゆる変形例または実施形態を包含するものである。

従来のＲＦ集積回路試験設備を示す図である。 本発明の一実施形態にかかるＲＦ集積回路試験設備を示す図である。 本発明の一実施形態にかかるＲＦ集積回路を示す図である。 本発明の他の一実施形態にかかるＲＦ集積回路を示す図である。 一実施形態のビルトイン試験装置回路を示すブロック図である。

Claims (26)

1. 高周波数において動作するように構成されたＲＦ回路と、試験モードの間に動作するように構成された周波数生成回路を備えるオンチップ試験回路とを含む、無線周波数集積回路（ＲＦＩＣ）を試験する方法であって、
   上記オンチップ試験回路を用いて高周波試験信号を生成するステップと、
   オンチップ電力検出器を用いて信号レベルを測定するステップと、
   上記オンチップ試験回路を、低周波数信号を用いて制御および監視するステップとを含む方法。
2. 上記高周波数は、１０ＧＨｚよりも高い高周波数を含み、上記低周波数信号は、１ＭＨｚよりも低い周波数を含む、請求項１に記載の方法。
3. 高周波数において動作するように構成されたＲＦ回路と、試験モードの間だけ動作するように構成された周波数生成回路を備えるオンチップ試験回路とを含む、無線周波数集積回路（ＲＦＩＣ）を試験する方法であって、
   上記オンチップ試験回路を用いて、全ての高周波試験信号を生成するステップと、
   オンチップ電力検出器を用いて信号レベルを測定するステップと、
   上記オンチップ試験回路を、低周波数信号を用いて制御および監視するステップとを含む、方法。
4. 上記高周波数は１０ＧＨｚよりも高い高周波数を含み、上記低周波数信号は、１ＭＨｚよりも低い周波数を含む、請求項３に記載の方法。
5. 上記ＲＦ回路の高周波信号経路を、低周波数試験装置だけを用いて試験するステップをさらに含む、請求項３に記載の方法。
6. 上記低周波数試験装置のアナログインターフェースは、１ＭＨｚよりも低い周波数だけを用いて、上記ＲＦＩＣと通信する、請求項５に記載の方法。
7. 無線周波数回路（ＲＦ回路）と試験回路とを備える集積回路であって、
   上記無線周波数回路は、
   上記集積回路の出力パッドと結合され、第１の周波数帯において動作するように構成された、外部高周波インターフェース、および、
   上記第１の周波数帯において動作するように構成された第１の切換可能な内部高周波インターフェースを備え、
   上記試験回路は、
   上記第１の切換可能な内部高周波インターフェースに結合されたスイッチに、結合された可変周波数発振器、および、
   上記第１の周波数帯よりも低い周波数を含む第２の周波数帯において動作するように構成された、外部低周波数インターフェースを備えている、集積回路。
8. 上記外部低周波数インターフェースは、低周波数テスタに結合されるように構成されている、請求項７に記載の集積回路。
9. 上記第１の周波数帯は、１０ＧＨｚよりも高い周波数を含む周波数帯を有し、
   上記第２の周波数帯は、１ＭＨｚよりも低い周波数を含む、請求項７に記載の集積回路。
10. 上記試験回路は、
    上記可変周波数発振器に結合された入力部と、上記スイッチに結合された出力部とを有する可変利得増幅器（ＶＧＡ）、
    上記ＶＧＡの出力部に結合された入力部と、上記外部低周波数インターフェースに結合された出力部とを有する第１の電力センサ、
    上記可変周波数発振器に結合された第１の入力部と、上記ＲＦ回路の第２の高周波インターフェースに結合された出力部とを有するミキサ、および、
    上記ミキサの出力部に結合された入力部と、上記外部低周波数インターフェースに結合された出力部とを有する第２の電力センサをさらに備える、請求項７に記載の集積回路。
11. 上記試験回路は、上記外部低周波数インターフェースに結合された温度センサをさらに備える、請求項１０に記載の集積回路。
12. 上記ミキサは、上記外部低周波数インターフェースに結合された第２の入力部をさらに有する、請求項１０に記載の集積回路。
13. 上記第１の電力センサおよび上記第２の電力センサは、アナログマルチプレクサを介して、上記外部低周波数インターフェースに結合されている、請求項１０に記載の集積回路。
14. 上記ＲＦ回路は、上記切換可能な内部高周波インターフェースに結合された局部発振器（ＬＯ）入力部を有する、請求項１０に記載の集積回路。
15. 上記ＲＦ回路は、上記ミキサの出力部に方向性結合器を介して結合されたレシーバを備える、請求項１０に記載の集積回路。
16. 上記試験回路は、上記可変周波数発振器の周波数制御入力部に結合されたデジタル‐アナログ変換器（ＤＡＣ）と、上記可変周波数発振器と上記外部低周波数入力部との間に結合された周波数分割器とをさらに備える、請求項７に記載の集積回路。
17. ＲＦ回路と試験回路とを備える半導体回路であって、
    上記ＲＦ回路は、
    局部発振器（ＬＯ）の入力部を有するレシーバ、および、
    上記半導体回路の外部ピンに結合されたＲＦ入力部を備え、
    上記試験回路は、
    発振器、
    上記発振器の出力部に結合された可変利得増幅器（ＶＧＡ）、
    上記ＶＧＡの出力部と上記レシーバの上記局部発振器の入力部との間に結合されたスイッチであって、試験モードの間は、上記ＶＧＡの出力部が上記レシーバに結合され、通常動作モードの間は、システムＬＯが上記レシーバに結合される、スイッチ、
    上記ＶＧＡの出力部に結合された入力部と、上記試験回路の外部低周波数インターフェースに結合された出力部とを有する第１の電力センサ、
    上記発振器に結合された第１の入力部と、上記外部低周波数インターフェースに結合された第２の入力部と、上記レシーバの入力部に結合器を介して結合された出力部とを有するミキサ、および、
    上記ミキサの出力部に結合された入力部と、上記外部低周波数インターフェースに結合された出力部とを有する第２の電力センサを備える、半導体回路。
18. 上記試験回路は、
    上記発振器の出力部に結合された入力部と上記外部低周波数インターフェースに結合された出力部とを有する分割器、および、
    温度センサに結合された第１の入力部と、上記第１の電力センサの出力部に結合された第２の入力部と、上記第２の電力センサに結合された第３の入力部と、上記外部低周波数インターフェースに結合された出力部とを有するアナログマルチプレクサをさらに備える、請求項１７に記載の半導体回路。
19. 上記レシーバは、複数のレシーバを含み、
    上記結合器は、上記ミキサの出力部と各上記レシーバのＲＦ入力部との間に結合された複数の結合器を含み、
    上記スイッチと上記複数のレシーバのＬＯ入力部との間に結合された第１の電力分割器と、
    上記ミキサの出力部と上記複数の結合器との間に結合された第２の電力分割器とを備える、請求項１８に記載の半導体回路。
20. 上記ＲＦ回路は、１０ＧＨｚよりも高い周波数において動作し、上記外部低周波数インターフェースは、１ＭＨｚよりも低い周波数において動作する、請求項１８に記載の半導体回路。
21. ＲＦレシーバとビルトイン試験回路とを備える無線周波数集積回路（ＲＦＩＣ）を試験する方法であって、
    上記ＲＦＩＣを試験モードにおいて動作させるステップを含み、
    上記ＲＦＩＣを試験モードの間に動作させる上記ステップは、
    上記ＲＦレシーバのＬＯ入力部を、上記ビルトイン試験回路の試験発振器の出力部に結合するステップと、
    上記ＲＦレシーバのＲＦ入力部を、上記ビルトイン試験回路のミキサの出力部に結合するステップであって、上記ビルトイン試験回路のミキサは、上記試験発振器の出力部に結合された第１の入力部を有する、ステップと、
    上記ビルトイン試験回路の外部低周波数インターフェースから、上記ビルトイン試験回路のミキサの第２の入力部に試験周波数を印加するステップとを含む、方法。
22. 上記ＲＦＩＣの動作のモードを、上記試験モードから通常モードに変更するステップをさらに含み、
    上記ＲＦＩＣの動作のモードを変更する上記ステップは、
    上記試験発振器の電源を切るステップと、
    上記ビルトイン試験回路の試験発振器の出力部を、上記ＲＦレシーバのＬＯ入力部から切断するステップとを含む、請求項２１に記載の方法。
23. ＬＯ信号電力を設定する、ＬＯ電力を設定するステップをさらに含み、
    上記ＬＯ信号電力を設定するステップは、
    上記試験発振器と上記ＬＯ入力部との間に結合された試験ＶＧＡの出力レベルを、上記ビルトイン試験回路の外部低周波数インターフェースに結合された出力部を有する第１の電力検出器を介して測定するステップと、
    上記測定するステップにおいて得られた測定値に基づいて、試験ＶＧＡの利得を調整して、目標ＬＯ信号レベルを提供するステップとを含む、請求項２１に記載の方法。
24. 変換利得を決定するステップをさらに含み、
    上記変換利得を決定する上記ステップは、
    上記ミキサの出力部における第１の信号レベルを、上記ビルトイン試験回路の低周波数インターフェースに結合された出力部を有する第２の電力検出器を介して測定するステップと、
    上記レシーバの出力部における第２の信号レベルを測定するステップと、
    上記第１の信号レベルを測定するステップおよび上記第２の信号レベルを測定するステップに基づいて、変換利得を決定するステップとを含む、請求項２１に記載の方法。
25. 上記試験発振器の周波数を設定するステップをさらに含み、
    上記試験発振器の周波数を設定する上記ステップは、
    上記発振器の出力周波数を分割するステップと、
    分割された発振器周波数を、上記外部低周波数インターフェースに供給するステップと、
    分割された上記発振器周波数を測定するステップと、
    上記測定するステップに基づいて、上記試験発振器に対する周波数設定を調整するステップとを含む、請求項２１に記載の方法。
26. 上記周波数を調整するステップは、上記試験発振器の周波数制御入力部に結合された出力部を有するデジタル−アナログ（ＤＡＣ）変換器に、値を書き込むステップを含む、請求項２５に記載の方法。

Images