CN106959411A - 一种集成电路和集成电路的测试方法 - Google Patents
一种集成电路和集成电路的测试方法 Download PDFInfo
- Publication number
- CN106959411A CN106959411A CN201710200508.XA CN201710200508A CN106959411A CN 106959411 A CN106959411 A CN 106959411A CN 201710200508 A CN201710200508 A CN 201710200508A CN 106959411 A CN106959411 A CN 106959411A
- Authority
- CN
- China
- Prior art keywords
- branch road
- tie point
- integrated circuit
- electric capacity
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例公开了一种集成电路和集成电路的测试方法。其中,集成电路包括:至少一个第一支路和至少一个第二支路;所述第一支路包括至少一个第一电容;所述第一支路的第一端与所述第二支路的第一端电连接,所述第一支路的第二端与所述第二支路的第二端在低频测试之前断开连接,在低频测试之后电连接。本发明实施例提供的技术方案,提供了一种有效的集成电路测试手段,有效对集成电路进行测试,提高了集成电路的良率,并且与高频测试相比,本发明实施例通过使用低频测试,有效地降低了集成器件产品的成本,而且测试速度快,提高了测试效率。
Description
技术领域
本发明实施例涉及集成电路技术领域,尤其涉及一种集成电路和集成电路的测试方法。
背景技术
到目前为止,集成器件大部分是以零部件的形式被集成到一个更大规模的模组中去。这样产品的大规模量产所需的良率筛选测试,一般会发生在模组集成以后。那么对集成器件的良率筛选测试在业界还没有硬性的要求。另一方面,集成器件,例如集成无源器件作为一个比较新的工艺技术,其成熟度也远远没有达到传统技术(比如低温共烧陶瓷技术,也就是LTCC)所达到的水平,于是对于集成器件的量产筛选测试,业界也没有很多的研究和积累。
业界对集成器件的量产筛选测试,一般会进行低频或者高频测试来进行量产筛选。高频测试成本较高,一般在量产中不会采用。低频测试成本较低,但业界缺乏有效的低频测试手段。要么直接跳过,要么就是会遇到相关电路的功能性不能在低频被有效地检测的难题。这就带来了无源器件本身作为独立产品,作量产筛选无法逾越的一大难题。
发明内容
本发明提供一种集成电路和集成电路的测试方法,以提供有效的低频测试手段,提高集成电路的良率。
第一方面,本发明实施例提供了一种集成电路,该电路包括:
至少一个第一支路和至少一个第二支路;所述第一支路包括至少一个第一 电容;
所述第一支路的第一端与所述第二支路的第一端电连接,所述第一支路的第二端与所述第二支路的第二端在低频测试之前断开连接,在低频测试之后电连接。
第二方面,本发明实施例还提供了一种集成电路的测试方法,其中,集成电路包括至少一个第一支路和至少一个第二支路;所述第一支路包括至少一个第一电容;所述第一支路的第一端与所述第二支路的第一端电连接;
所述测试方法包括:
在所述第一支路的第一端和第二端施加低频测试信号。
本发明实施例提供的技术方案,第一支路的第一端和第二支路的第一端电连接,第一支路的第二端在低频测试之前断开连接,在低频测试之后电连接。即将原有电路中的两端子器件,设计成三端子器件,在对第一支路进行低频测试时,将不受第二支路的影响,可有效检测第一支路是否故障。本发明实施例提供了一种有效的集成电路测试手段,提高了集成电路的良率。与高频测试相比,本发明实施例通过使用低频测试,有效地降低集成器件产品的成本。
附图说明
图1A是本发明实施例提供的一种集成电路的结构示意图;
图1B是本发明实施例提供的又一种集成电路的结构示意图;
图2A是本发明实施例提供的一种集成电路的电路图;
图2B是本发明实施例提供的又一种集成电路的电路图;
图2C是本发明实施例提供的又一种集成电路的电路图;
图3A是本发明实施例提供的又一种集成电路的电路图;
图3B是本发明实施例提供的又一种集成电路的电路图;
图4A是本发明实施例提供的又一种集成电路的电路图;
图4B是本发明实施例提供的又一种集成电路的电路图;
图5是本发明实施例提供的又一种集成电路的电路图;
图6A是本发明实施例提供的一种集成电路的版图;
图6B是沿图6A中A-A方向的剖面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1A是本发明实施例提供的一种集成电路的结构示意图。参见图1A,该电路包括:
至少一个第一支路11和至少一个第二支路12;第一支路11包括至少一个第一电容;
第一支路11的第一端A1与第二支路12的第一端B1电连接,第一支路11的第二端A2与第二支路12的第二端B2在低频测试之前断开连接,在低频测试之后电连接。
其中,本发明实施例中的支路表示两个连接端子之间的一条通路,也即单个或者若干个电路元件组合(串联或并联,串联加并联,等各种组合方式)成的分支称为一条支路,一般集成电路中会包括多条支路。在对集成电路进行量产测试时,一般数字或模拟集成电路的量产测试为直流(DC)或低频信号测试, 使用这些信号测试的速度快,可快速检测出电路是否正常,而且成本低。对于集成电路器件,例如对于集成无源器件,由于工艺步骤中存在的粉尘颗粒等随机的不理想状况,电容会出现短路或断路等故障,一般主要是电容影响电路的良率。对于电感等其他器件,一般发生故障的机率比较低。因此主要是对包括第一电容的第一支路进行低频测试。在现有技术中,在对集成电路进行测试时,例如对图1B所示的电路进行测试时,图1B是本发明实施例提供的对图1A中电路测试完成之后,将第一支路11的第二端和第二支路12的第二端电连接的电路。在第一支路11的两端施加低频测试信号,不管第一支路11中的第一电容C1有没有故障,都会被第二支路12所主导,例如第二支路12中串联一电感,在低频测试时,会测到的一个很小的电阻(接近短路状态)。不能有效确定第一支路中的第一电容是否正常,无法通过低频测试有效检测出第一支路是否发生了故障。
而在图1A所示的集成电路中,第一支路11的第二端和第二支路12的第二端在低频测试之前断开,通过在第一支路11的两端施加低频测试信号时,可准确检测出第一支路11是否故障,不会受到第二支路12的影响,而且由于低频测试速度快,成本低,适合对集成电路进行量产测试,提高测试效率,提高集成电路出厂的良率。可以使得集成器件能够被放心的用到更多的对有效性和可靠性要求较高的应用中去。另一方面,与高频测试相比,本发明通过使用低频测试,有效地降低集成器件产品的成本。在本发明实施例中,由于一般需要对集成无源电路进行测试,本发明实施例提供的技术方案优选在集成无源电路中使用。
在对集成电路测试完成之后,在跟外面一级电路中,可将第一支路11的第 二端和第二支路12的第二端电连起来,形成一个闭环的电路,例如可以通过导线将第一支路11的第二端A2和第二支路12的第二端B2电连接起来。示例性的,如果上述集成电路被用到一个模组中去,那么第一支路11的第二端和第二支路12的第二端可用承载集成电路的基板上的金属导线电连接在一起。如果集成电路被直接用在印刷电路板上,那么第一支路11的第二端和第二支路12的第二端可使用印刷电路板上的金属导线电连接在一起。
需要说明的是图1A中只是示例性地示出了一个第一支路11和一个第二支路12,在本发明的其他实施例方式中,集成电路可包括两个或者两个以上的第一支路11,两个或者两个以上的第二支路12。
图2A是本发明实施例提供的另一种集成电路的电路图。在图1A所示电路的基础上,在该集成电路中,第二支路包括第一电感L1。
在现有的集成电路中,例如无源集成器件,并联的电容和电感(并联LC单元)一般组成基础性电路单元,其他电路一般是在并联LC单元的基础上添加相应的电路而形成。对于图2A所示的电路,进行低频测试时,可使用低频测试仪器向第一支路11的两端施加低频测试信号,检测第一支路11的第一端和第二端之间是不是一个所设计的电容值,向第二支路12的两端施加低频测试信号,检测第二支路12的一端和第二端之间是不是一个很小的电阻。在现有技术中,第一支路11的第二端和第二支路的第二端会设计成电连接(将第一支路11的第二端和第二支路12的第二端电连接在一起),在第一支路11的两端施加低频测试信号时,将会被第二支路12的第一电感L1所主导,测量得到一个很小的电阻,无法测量出第一支路11中第一电容C1的电容值,无法确定第一支路11是否发生故障。而在图2A所示的电路中,第一支路11的第二端和第 二支路12的第二端在低频测试前断开连接,在第一支路11的两端施加低频测试信号时,可以测量出第一支路11中的第一电容C1的电容,确定第一支路11是否发生故障,而且还可以在第二支路12的两端施加低频测试信号,测量出第二支路12是否发生故障。在对第一支路11测量时,不受集成电路中其他支路(例如第二支路12)的影响,可有效检测出集成电路是否发生故障。
图2B是本发明实施例提供的又一种集成电路的电路图。在图2A所示电路的基础上,在该集成电路中,第一支路11还包括第一电阻R1,第一电容C1与第一电阻R1串联于第一支路11中。
其中,第一电阻R1可以是单独串联于第一支路11的电阻,也可以是第一支路11中传输线路的电阻,或者是第一电容C1的寄生电阻。
图2C是本发明实施例提供的又一种集成电路的电路图。在图2A所示电路的基础上,在该集成电路中,第二支路12还包括第二电阻R2,第二电阻R2与第一电感L1串联于第二支路12中。其中,第二电阻R2可以是单独串联于第二支路12中的电阻,也可以是第二支路12中传输线路的电阻,或者是第一电感L1的寄生电阻。
可选的,图3A是本发明实施例提供的又一种集成电路的电路图。在图2A所示电路的基础上,该集成电路还包括第三支路13和第四支路14;
第三支路13包括第二电感L2和第二电容C2,第二电感L2和第二电容C2串联于第三支路13中。
第四支路14包括第三电感L3和第三电容C3,第三电感L3和第三电容C3串联于第四支路14中。
第一支路11的第一端通过第三支路13接地;第二支路12的第二端通过第 四支路14接地。
图3B是本发明实施例提供的又一种集成电路的电路图,与图3A所示的电路不同的是,在该电路中,第一支路11的第一端通过第三支路13接地,第一支路11的第二端通过第四支路14接地。
图3A和图3B所示的集成电路为一带阻滤波器电路,有三个端口,分别是输入端,输出端和接地端,图3B和图3A所示的最左侧的端口为输入端,第一支路11的第一端和第二支路12的第一端与输入端电连接,第一支路11的第二端和第二支路12的第二端在测试完成之后与输出端电连接,通过对该带阻滤波器进行重新设计,可以用低频信号对该带阻滤波器进行量产测试。
图4A是本发明实施例提供的又一种集成电路的电路图。在图2A所示电路的基础上,该集成电路还包括第五支路15、第六支路16和第七支路17,第五支路15包括第四电感L4,第六支路16包括第四电容C4,第七支路17包括第五电容C5;第一支路11的第一端通过第六支路16接地,所述第二支路12的第二端通过第七支路17接地;
第五支路15的第一端与第二支路12的第二端电连接。
图4B是本发明实施例提供的又一种集成电路的结构示意图。与图4A所示的电路不同的是,在该电路中,第一支路11的第一端通过第六支路16接地,第一支路11的第二端通过第七支路17接地。
图4A和图4B所示的集成电路为一低通滤波器电路,通过对该低通滤波器进行重新设计,可以用低频信号对该低通滤波器进行量产测试。
图5是本发明实施例提供的又一种集成电路的电路图。在图2A所示电路的基础上,该集成电路还包括第八支路18、第九支路19、第十支路20、第十 一支路21和第十二支路22;
第八支路18包括第五电感L5,第九支路19包括第六电容C6,第十支路20包括第七电容C7,第十一支路21包括第六电感L6和第八电容C8,第六电感L6和第八电容C8串联于第十一支路21中,第十二支路22包括第七电感L7和第九电容C9,第七电感L7和第九电容C9串联于第十二支路22中;
第二支路12的第二端与第八支路18的第一端电连接,第八支路18的第二端与第九支路19的第一端电连接,第九支路19第二端与第十支路20的第一端电连接,第十支路20的第二端为整个分频器电路的一个端子;
第二支路12的第二端通过第十一支路21接地,第九支路19的第二端通过第十二支路22接地。
图5所示的集成电路为一低频段/高频段分频电路,通过对该低频段/高频段分频电路进行重新设计,可以用低频信号对该低频段/高频段分频电路进行量产测试。
在发明实施例中,第一支路11可包括晶体管,第一电容C1为晶体管的寄生电容。
图6A是本发明实施例提供的一种集成电路的版图,对应图3A所示的电路,图6B是图6A中沿A-A方向的剖面图。该集成电路通过集成电路工艺形成,其中第一电感L1和第一电容C1的图案形成在衬底100上,第一电容C1的两个电极之间设置有介质层300,各元件之间通过绝缘层200绝缘隔离。第一支路的第一端和第二支路的第一端可通过过孔400电连接。
本发明实施例提供的集成电路可用在无线通信系统的射频前端,例如用在移动终端的射频前端中。
本发明实施例还提供的一种集成电路的测试方式,可用于对本发明任意实施例提供的集成电路进行测试,该测试方法包括:
在第一支路11的第一端和第二端施加低频测试信号。
测试完成之后,将第一支路11的第二端和第二支路的第二端电连接。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种集成电路,其特征在于,包括:
至少一个第一支路和至少一个第二支路;所述第一支路包括至少一个第一电容;
所述第一支路的第一端与所述第二支路的第一端电连接,所述第一支路的第二端与所述第二支路的第二端在低频测试之前断开连接,在低频测试之后电连接。
2.根据权利要求1所述的电路,其特征在于,所述第二支路包括第一电感。
3.根据权利要求1所述的电路,其特征在于,所述第一支路还包括第一电阻,所述第一电容与所述第一电阻串联于所述第一支路中。
4.根据权利要求2或3所述的电路,其特征在于,所述第二支路还包括第二电阻,所述第二电阻与所述第一电感串联于所述第二支路中。
5.根据权利要求2所述的电路,其特征在于,还包括第三支路和第四支路;
所述第三支路包括第二电感和第二电容,所述第二电感和所述第二电容串联于所述第三支路中;
所述第四支路包括第三电感和第三电容,所述第三电感和所述第三电容串联于所述第四支路中;
所述第一支路的第一端通过所述第三支路接地;所述第一支路的第二端或者所述第二支路的第二端通过所述第四支路接地。
6.根据权利要求2所述的电路,其特征在于,还包括第五支路、第六支路和第七支路,所述第五支路包括第四电感,所述第六支路包括第四电容,所述第七支路包括第五电容;
所述第一支路的第一端通过所述第六支路接地,所述第二支路的第二端通过所述第七支路接地;
所述第五支路的第一端与所述第二支路的第二端电连接。
7.根据权利要求2所述的电路,其特征在于,还包括第八支路、第九支路、第十支路、第十一支路和第十二支路;
所述第八支路包括第五电感,所述第九支路包括第六电容,所述第十支路包括第七电容,所述第十一支路包括第六电感和第八电容,所述第六电感和所述第八电容串联于所述第十一支路中,所述第十二支路包括第七电感和第九电容,所述第七电感和第九电容串联于所述第十二支路中;
所述第二支路的第二端与所述第八支路的第一端电连接,所述第八支路的第二端与所述第九支路的第一端电连接,所述第九支路第二端与所述第十支路的第一端电连接,所述第十支路的第二端为整个分频器电路的一个端子;
所述第二支路的第二端通过所述第十一支路接地,所述第九支路的第二端通过所述第十二支路接地。
8.根据权利要求1所述的电路,其特征在于所述第一支路包括晶体管,所述第一电容为所述晶体管的寄生电容。
9.一种集成电路的测试方式,其特征在于,所述集成电路包括至少一个第一支路和至少一个第二支路;所述第一支路包括至少一个第一电容;所述第一支路的第一端与所述第二支路的第一端电连接;
所述测试方法包括:
在所述第一支路的第一端和第二端施加低频测试信号;
测试完成之后,将第一支路的第二端和第二支路的第二端电连接。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710200508.XA CN106959411A (zh) | 2017-03-29 | 2017-03-29 | 一种集成电路和集成电路的测试方法 |
PCT/CN2017/100410 WO2018176735A1 (zh) | 2017-03-29 | 2017-09-04 | 集成电路和集成电路的测试方法 |
JP2019507988A JP6711957B2 (ja) | 2017-03-29 | 2017-09-04 | 集積回路及び集積回路のテスト方法 |
US16/300,149 US11221362B2 (en) | 2017-03-29 | 2017-09-04 | Integrated circuit and test method for integrated circuit |
KR1020187032913A KR102078251B1 (ko) | 2017-03-29 | 2017-09-04 | 집적회로 및 집적회로의 시험방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710200508.XA CN106959411A (zh) | 2017-03-29 | 2017-03-29 | 一种集成电路和集成电路的测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106959411A true CN106959411A (zh) | 2017-07-18 |
Family
ID=59471727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710200508.XA Pending CN106959411A (zh) | 2017-03-29 | 2017-03-29 | 一种集成电路和集成电路的测试方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11221362B2 (zh) |
JP (1) | JP6711957B2 (zh) |
KR (1) | KR102078251B1 (zh) |
CN (1) | CN106959411A (zh) |
WO (1) | WO2018176735A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018176735A1 (zh) * | 2017-03-29 | 2018-10-04 | 安徽云塔电子科技有限公司 | 集成电路和集成电路的测试方法 |
CN112748326A (zh) * | 2020-12-30 | 2021-05-04 | 上海捷策创电子科技有限公司 | 一种芯片测试电路、装置及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110291682A1 (en) * | 2010-04-22 | 2011-12-01 | Advantest Corporation | Pin card and test apparatus using the same |
CN102466777A (zh) * | 2010-11-12 | 2012-05-23 | 瑞鼎科技股份有限公司 | 集成电路测试装置 |
CN102540052A (zh) * | 2010-11-23 | 2012-07-04 | 英飞凌科技股份有限公司 | 用于测试射频集成电路的系统和方法 |
CN104931805A (zh) * | 2014-03-21 | 2015-09-23 | 珠海格力电器股份有限公司 | 测试装置 |
CN105470240A (zh) * | 2015-11-23 | 2016-04-06 | 北京大学深圳研究生院 | 硅通孔及三维集成电路中硅通孔组的测试电路及方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3197325B2 (ja) * | 1992-03-12 | 2001-08-13 | 岩崎通信機株式会社 | 光信号を用いた半導体試験装置 |
US6307363B1 (en) * | 1998-06-22 | 2001-10-23 | Bruce Michael Anderson | Ultrahigh-frequency high-impedance passive voltage probe |
JP2000012776A (ja) * | 1998-06-22 | 2000-01-14 | Nec Corp | 半導体装置の製造方法 |
KR200208768Y1 (ko) * | 2000-06-16 | 2001-01-15 | 삼성테크윈주식회사 | 전자파장해원의 임피던스 시험 장치 |
US6838869B1 (en) * | 2001-04-02 | 2005-01-04 | Advanced Micro Devices, Inc. | Clocked based method and devices for measuring voltage-variable capacitances and other on-chip parameters |
JP2003017569A (ja) * | 2001-06-29 | 2003-01-17 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2007096017A (ja) * | 2005-09-29 | 2007-04-12 | Seiko Epson Corp | トリミング方法、半導体装置、及びトリミング用チップ部品 |
JP2010135679A (ja) | 2008-12-08 | 2010-06-17 | Hitachi High-Technologies Corp | 半導体検査装置及び検査方法 |
JP2011058803A (ja) * | 2009-09-04 | 2011-03-24 | Advantest Corp | 試験装置および電源装置 |
JP5206701B2 (ja) | 2010-01-28 | 2013-06-12 | トヨタ自動車株式会社 | 回路検査装置 |
CN202548596U (zh) * | 2012-03-16 | 2012-11-21 | 惠州Tcl移动通信有限公司 | 一种并联式二端元件的可变选择装置 |
CN202548595U (zh) * | 2012-03-16 | 2012-11-21 | 惠州Tcl移动通信有限公司 | 一种串联式二端元件的可变选择装置 |
JP6390418B2 (ja) * | 2014-12-24 | 2018-09-19 | 株式会社ソシオネクスト | 半導体装置、半導体装置の製造方法、及び半導体装置の識別方法 |
JP6512072B2 (ja) * | 2015-11-10 | 2019-05-15 | 株式会社デンソー | 故障検査システム |
CN106291183A (zh) * | 2016-08-04 | 2017-01-04 | 国网天津市电力公司 | 一种抗干扰多频段信号采集器 |
CN106959411A (zh) * | 2017-03-29 | 2017-07-18 | 安徽云塔电子科技有限公司 | 一种集成电路和集成电路的测试方法 |
-
2017
- 2017-03-29 CN CN201710200508.XA patent/CN106959411A/zh active Pending
- 2017-09-04 KR KR1020187032913A patent/KR102078251B1/ko active IP Right Grant
- 2017-09-04 JP JP2019507988A patent/JP6711957B2/ja active Active
- 2017-09-04 US US16/300,149 patent/US11221362B2/en active Active
- 2017-09-04 WO PCT/CN2017/100410 patent/WO2018176735A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110291682A1 (en) * | 2010-04-22 | 2011-12-01 | Advantest Corporation | Pin card and test apparatus using the same |
CN102466777A (zh) * | 2010-11-12 | 2012-05-23 | 瑞鼎科技股份有限公司 | 集成电路测试装置 |
CN102540052A (zh) * | 2010-11-23 | 2012-07-04 | 英飞凌科技股份有限公司 | 用于测试射频集成电路的系统和方法 |
CN104931805A (zh) * | 2014-03-21 | 2015-09-23 | 珠海格力电器股份有限公司 | 测试装置 |
CN105470240A (zh) * | 2015-11-23 | 2016-04-06 | 北京大学深圳研究生院 | 硅通孔及三维集成电路中硅通孔组的测试电路及方法 |
Non-Patent Citations (1)
Title |
---|
孙余凯 等: "《万用表使用技巧》", 31 August 2013, 中国电力出版社 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018176735A1 (zh) * | 2017-03-29 | 2018-10-04 | 安徽云塔电子科技有限公司 | 集成电路和集成电路的测试方法 |
US11221362B2 (en) | 2017-03-29 | 2022-01-11 | Anhui Yunta Electronic Technologies CO., LTD | Integrated circuit and test method for integrated circuit |
CN112748326A (zh) * | 2020-12-30 | 2021-05-04 | 上海捷策创电子科技有限公司 | 一种芯片测试电路、装置及系统 |
Also Published As
Publication number | Publication date |
---|---|
KR102078251B1 (ko) | 2020-02-17 |
KR20180132877A (ko) | 2018-12-12 |
US11221362B2 (en) | 2022-01-11 |
US20190146030A1 (en) | 2019-05-16 |
JP6711957B2 (ja) | 2020-06-17 |
JP2019515316A (ja) | 2019-06-06 |
WO2018176735A1 (zh) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8482310B2 (en) | Test method for passive device embedded printed circuit board | |
US10295567B2 (en) | Probe module supporting loopback test | |
US20060152244A1 (en) | System and method for testing devices utilizing capacitively coupled signaling | |
CN103308817B (zh) | 阵列基板线路检测装置及检测方法 | |
CN101788614A (zh) | 高低压综合相序相位仪及其检测方法 | |
CN105467259B (zh) | 检测电容感测线路的检测电路、电容式触摸屏和检测方法 | |
US8912802B2 (en) | Component-embedded circuit substrate and method of inspecting the same | |
JPH0682509A (ja) | 回路試験装置および方法 | |
JP4921304B2 (ja) | プローブカード及びこれを用いた半導体ウエハの検査装置 | |
CN103267940B (zh) | 多模块平行测试系统 | |
CN103777131A (zh) | 集成电路测试系统及测试方法 | |
CN103743974A (zh) | 可靠性测试板以及印制电路板的耐caf性能测试方法 | |
CN106959411A (zh) | 一种集成电路和集成电路的测试方法 | |
US20070285107A1 (en) | Calibration structures for differential signal probing | |
CN103543422A (zh) | 用于确定传导性的电导率传感器的至少一个故障的方法及电导率传感器 | |
CN102147434B (zh) | 一种测试电感的方法 | |
EP3206041A1 (en) | A system and a method for monitoring transformer bushings | |
CN101446606B (zh) | 双极型晶体管结电容测试方法 | |
CN206235692U (zh) | 一种电路板短路测试仪 | |
CN101932189B (zh) | 一种测量设备及其放大电路、阻抗部件和多层印刷电路板 | |
CN106643975A (zh) | 分体电极连续料位计及其测量方法 | |
CN106170173B (zh) | 电路基板 | |
CN101932191B (zh) | 一种测量设备及其放大电路、阻抗部件和多层印刷电路板 | |
CN103926433A (zh) | 探针卡 | |
CN203773185U (zh) | 阵列基板、液晶面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170718 |
|
RJ01 | Rejection of invention patent application after publication |