IT201700000392A1

IT201700000392A1 - Procedimento per generare segnali di auto-test, circuito ed apparecchiatura corrispondenti

Info

Publication number: IT201700000392A1
Application number: IT102017000000392A
Authority: IT
Inventors: Giorgio Maiellaro; Angelo Scuderi; Angela Bruno; Salvatore Scaccianoce
Original assignee: St Microelectronics Srl
Priority date: 2017-01-03
Filing date: 2017-01-03
Publication date: 2018-07-03
Also published as: EP3343243B1; EP3343243A1; US11150294B2; US11860223B2; US20180188317A1; CN108282234A; CN207399217U; US20220003814A1

Description

“Procedimento per generare segnali di auto-test, circuito ed apparecchiatura corrispondenti”

TESTO DELLA DESCRIZIONE

Campo tecnico

La presente invenzione è relativa alla generazione di segnali di test, per es. segnali di test a radiofrequenza (RF).

Una o più forme di attuazione possono essere applicate per es. alla calibrazione di BIST (Built-In-Self-Test) e al monitoraggio della sicurezza dei circuiti integrati (IC, “Integrated Circuit”).

Una o più forme di attuazione possono essere usate per es. in applicazioni di sensori radar per automotive.

Sfondo tecnologico

I comuni sensori radar per automotive sfruttano gli schemi di modulazione FMCW (Frequency Modulation Continuous Wave) per la rilevazione di un obiettivo (“target”). Esempi di soluzioni di tale genere sono descritti per es. in A. G. Stove, “Linear FMCW radar techniques”, IEE Proceedings-F, Radar and Signal Processing, vol. 139, pagine da 343 a 350, ottobre 1992.

Differenti forme d’onda modulate in frequenza (cioè a dente di sega, triangolare, sinusoidale) possono essere usate durante la fase di trasmissione. Il segnale ricevuto è una replica traslata nella frequenza e nel tempo del segnale trasmesso.

Usando per es. una forma d’onda triangolare modulata in frequenza, il sensore radar è in grado di determinare simultaneamente la distanza (range) del target e la sua velocità relativa elaborando il segnale a IF in banda base. I sistemi multi-ingresso multi-uscita possono comprendere vari trasmettitori e vari ricevitori che generano differenti segnali a IF, che consentono di calcolare anche le informazioni angolari grazie alle tecniche di triangolazione. I segnali a frequenza intermedia (IF, “Intermediate Frequency”) possono essere elaborati per es. da un microcontrollore del sistema radar.

L’accuratezza di rilevazione del target per es. in un ambiente multi-target complesso è facilitata da prestazioni dell’IC che sono stabili rispetto alla temperatura e all’invecchiamento, per es. nei termini della potenza trasmessa, del guadagno di conversione del ricevitore, della fase di I/Q, della risposta in frequenza del filtro a IF, e così via.

La capacità per es. per un microcontrollore o una unità di elaborazione di segnale digitale di raccogliere deviazioni delle prestazioni dell’IC durante il funzionamento e il tempo di vita del sensore radar è così una caratteristica desiderabile.

Prestazioni accurate degli IC possono essere facilitate da funzionalità di calibrazione e di BIST (Built-In-Self-Test).

Documenti come R. Schnabel et al.: “An ISO 26262 compliant built-in self-test for 77 GHz automotive radar sensors”, Proceedings of the 10th European Radar Conference, 9-11 ottobre 2013, Nuremberg, Germania sono esempi di attività relative a nuovi standard di sicurezza funzionale per es. per prodotti automotive (lo standard ISO26262 essendo un esempio calzante) che possono comportare di usare un circuito aggiuntivo o per es. un monitoraggio affidabile delle funzionalità appropriate e una rilevazione dei guasti critici nell’IC.

In particolare nei prodotti automotive rilevanti per la sicurezza, l’integrazione di una diagnosi dei malfunzionamenti hardware può svolgere un ruolo nel soddisfare i requisiti di sicurezza per es. secondo lo standard ISO 26262. Gli IC di sensore radar per automotive sviluppati di recente possono così comprendere un circuito integrato aggiuntivo per procedure di calibrazione durante il tempo di esecuzione e un monitoraggio affidabile di guasti critici dell’hardware.

Un’architettura usata per i sistemi BIST (Built-In-Self-Test) nei ricetrasmettitori RF può essere basata su un concetto di loop-back.

In un tale approccio, come documentato per es. in Jerzy J. Dąbrowski et al.: “Built-in Loopback Test for IC RF Transceivers”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 18, n. 6, Giugno 2010, un segnale di test dal trasmettitore è iniettato in un ingresso del ricevitore per mezzo di building block (elementi basilari) circuitali aggiuntivi. Specificamente, il circuito BIST descritto in tale documento comprende un miscelatore e un attenuatore, con il segnale di test convertito verso il basso (“down-converted”) al segnale a IF. Il segnale iniettato nell’ingresso del ricevitore è un segnale a banda laterale doppia (DSB, “Double-Side Band”), che non è adatto per un uso nel calibrare un IC di sensore radar.

Un’architettura di un circuito BIST può comprendere un miscelatore con reiezione dell’immagine I/Q. Questa architettura può essere atta a generare teoricamente un segnale SSB con caratteristiche adatte per la calibrazione dell’IC di sensore radar. In una tale soluzione, la reiezione del segnale immagine è proporzionale all’accuratezza di ampiezza e fase I/Q.

Per gli IC ad alta frequenza, la generazione dei segnali I e Q è complessa e non abbastanza accurata per un’architettura di reiezione di immagine.

Questo inconveniente tecnico limita l’uso delle soluzioni di loop-back per es. per le applicazioni ad alta frequenza, come le applicazioni radar.

Scopo e sintesi

Nonostante l’attività intensiva in tale area, si sente ancora la necessità di soluzioni di auto-test perfezionate.

Uno scopo di una o più forme di attuazione è di contribuire a soddisfare una tale necessità.

Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un procedimento avente gli elementi distintivi esposti nelle rivendicazioni che seguono.

Una o più forme di attuazione possono anche essere relative a un corrispondente circuito così come a un corrispondente ricevitore.

Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.

Una o più forme di attuazione possono fornire un funzionamento migliorato in varie aree di applicazione come, per es.:

- circuiti integrati su semiconduttori: per es. tecnologie CMOS, Bipolari, BiCMOS;

- applicazioni a radiofrequenza (RF), per es. applicazioni a microonde e a onde millimetriche;

- circuiti che comprendono oscillatori, amplificatori e/o ricevitori di potenza;

- IC di silicio per applicazioni radar (per es. i sistemi avanzati di assistenza al conducente o ADAS (Advanced Driver Assistance System) nel campo automotive e in altre applicazioni industriali).

Breve descrizione delle varie viste dei disegni

Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:

- la Figura 1 è un esempio di uno schema a blocchi di un sensore radar per es. per uso automotive;

- la Figura 2, che comprende due porzioni indicate rispettivamente con a) e b), è un esempio di possibili andamenti nel tempo di certi segnali in uno schema a blocchi come esemplificato nella Figura 1;

- la Figura 3 è un esempio di uno schema a blocchi di una o più forme di attuazione;

- la Figura 4 è un esempio di uno schema a blocchi di una o più forme di attuazione; e

- le Figure 5 e 6 sono esempi di varie soluzioni circuitali secondo le forme di attuazione.

Descrizione dettagliata

Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.

Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti nella presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.

Al giorno d’oggi, applicazioni come per es. i sensori radar per automotive con nuove funzionalità e nuovi standard di sicurezza implicano un sistema avanzato che presenta prestazioni allo stato dell’arte in termini di sensitività, risoluzione e auto-diagnostica del sistema.

Una procedura di calibrazione può migliorare le prestazioni del sensore radar. Un approccio comune a tale riguardo può comportare di misurare dati di calibrazione per es. usando ben noti schemi di modulazione e segnali di test a RF e di memorizzarli nel sensore a una temperatura, per esempio durante un test di fine linea (“end-of-line”).

Durante il funzionamento del sensore, i dati di calibrazione possono essere usati dagli algoritmi di rilevazione del target per compensare per es. le variazioni del processo dell’IC di silicio. Ottenere prestazioni allo stato dell’arte di un sensore può essere facilitato da prestazioni di un IC che sono le più stabili possibili rispetto per es. alla frequenza, alla temperatura e all’invecchiamento. Possono così essere utili procedure durante il tempo di esecuzione per aggiornare i dati di calibrazione.

La Figura 1 rappresenta un esempio (“semplificato”) di uno schema a blocchi di un sensore radar (per es., che comprende un IC di sensore radar) 10 con riferimento al caso di esempio per es. di un sensore radar FMCW 10 atto a rilevare un oggetto O a una distanza (range) d.

Un tale sensore può comprendere un sintetizzatore di frequenza a RF 12 che genera un segnale di oscillatore locale TX/LO fornito a un amplificatore a guadagno variabile (VGA, “Variable Gain Amplifier”) 14 (trasmettitore). Il VGA può alimentare a sua volta un amplificatore di potenza (PA, “Power Amplifier”) 16 che pilota un’antenna di trasmissione (TX) 20.

Un corrispondente segnale (di eco) entrante ricevuto in un’antenna di ricezione (RX) 22 può essere fornito attraverso uno stadio ricevitore a RF 24 a un amplificatore a basso rumore (LNA, “Low Noise Amplifier”) 26 e successivamente a uno stadio miscelatore 28 alimentato con il segnale di oscillatore locale TX/LO per produrre un segnale a frequenza intermedia (IF) convertito verso il basso, che è fornito a sua volta a un amplificatore a guadagno variabile (VGA) 30 (ricevitore).

Un blocco BIST (Built-In-Self-Test) 32 a RF può generare un segnale di test a RF (con caratteristiche note), che può essere fornito allo stadio ad alta frequenza 24 per riprodurre (simulare) un segnale radar di eco.

Un tale segnale può avere per es. le caratteristiche seguenti:

- segnale a banda laterale singola (SSB, “Single-Side Band”)

- modulazione di frequenza

- coerenza con il segnale di oscillatore locale (TX/LO)

- frequenza variabile

- iniezione all’ingresso del ricevitore (per es., stadio a RF 24).

Procedure note di calibrazione applicate a un layout di un circuito come esemplificato nella Figura 1 possono essere in grado di risolvere gli errori sia sistematici sia casuali come rilevato da un segnale di test a RF. Tali segnali di test a RF possono così essere utili nelle procedure di auto-diagnostica e di calibrazione di un sensore radar (per es., un IC di sensore radar), per es. con due scopi principali: guasto hardware e miglioramento delle prestazioni.

Per esempio, un segnale di test a RF dal blocco BIST 32 nella Figura 1 può essere usato per simulare un segnale di eco dall’IC di sensore radar come illustrato nella Figura 2: per es., durante la calibrazione del sensore radar, si può rilevare un malfunzionamento dell’IC che conduce a scostamenti Doppler spuri indesiderati (e così a scostamenti di range spuri) per es. analizzando il FFT del segnale a IF in banda base generato (per es., in 28 nella Figura 1) iniettando all’ingresso del ricevitore (per es., in 24) il segnale di test a RF RFTEST(noto).

Gli schemi nella parte a) della Figura 2 sono esempi di un possibile andamento nel tempo (scala delle ascisse) della frequenza (scala delle ordinate) di segnali trasmessi e ricevuti TX e RX che variano con una larghezza di banda BW (di modulazione) nel tempo Ts con uno scostamento Doppler DS e uno scostamento di range RS.

Lo schema nella parte b) della Figura 2 è un esempio di un possibile andamento nel tempo di un corrispondente segnale a IF con una frequenza fIF= |fRX- fTX|.

In una o più forme di attuazione, un segnale di test a RF può essere generato facendo ricorso alle architetture BIST esemplificate nelle Figure 3 e 4.

In entrambe le Figure 3 e 4, l’area tratteggiata a sinistra è un esempio di un generatore di frequenza 120 (per es., per un IC di sensore radar).

In una o più forme di attuazione, una semplice implementazione di un tale generatore 120 può comprendere un oscillatore controllato in tensione (VCO, “Voltage-Controlled Oscillator”) 122 (si veda il generatore/sintetizzatore di frequenza 12 nella Figura 1) e un divisore di frequenza (:N) 124 che agisce sull’uscita dall’oscillatore 122 per produrre un segnale con frequenza divisa fDIV.

In una o più forme di attuazione, la frequenza di oscillazione del segnale di uscita dell’oscillatore 122 (che può corrispondere al segnale TX/LO del diagramma della Figura 1) può essere controllata usando un segnale di sintonizzazione (per es., un segnale di tensione VFINEper es. da un modulatore 122a).

In una o più forme di attuazione, la frequenza del segnale di uscita dell’oscillatore 122 può essere controllata “sintonizzando finemente” con il segnale VFINEdal modulatore 122a un segnale più approssimativo VCOARSEcome ricavato per es. da un convertitore digitale/analogico (DAC, “Digital-to-Analog Converter”) 122b.

In una o più forme di attuazione, il modulatore 122a e il DAC 122b possono essere elementi esterni a un IC come qui esemplificato.

In una o più forme di attuazione, un (micro)controllore MC di sensore radar può controllare vari componenti/parti per es. di un IC di sensore radar come esemplificato nelle figure. Al fine di evitare di rendere inutilmente complessa la rappresentazione grafica, la possibile azione di controllo del controllore MC è rappresentata nelle figure come una freccia che punta in un certo componente/parte. Per esempio, il controllore MC può rilevare (misurare) la frequenza di oscillazione all’uscita del divisore di frequenza 124 durante un tempo di calibrazione e può produrre uno schema di modulazione desiderato- per es. dei chirp – come nel segnale di uscita radar.

In una o più forme di attuazione, un generatore di frequenza 120 come qui esemplificato può comprendere circuiti più complessi/aggiuntivi, come per es.:

- un modulatore integrato (modulatori integrati);

- un DAC integrato per es. per ridurre la sensitività alla tensione VFINE;

- un PLL N-frazionale o N-intero completamente integrato (si veda qui di seguito).

Indipendentemente da questi possibili dettagli implementativi, il funzionamento di una o più forme di attuazione può basarsi su due segnali:

- un segnale di oscillatore locale TX/LO che può essere trasmesso usando la catena dell’amplificatore di potenza (si vedano, per es., i blocchi 14 e 16 nella Figura 1) e distribuito per la conversione verso il basso alla IF (si veda, per esempio, il miscelatore 28 della Figura 1);

- un segnale con frequenza divisa fDIVcome disponibile, per es., all’uscita del divisore 124.

In una o più forme di attuazione come esemplificato nella Figura 3, il segnale con frequenza divisa fDIVpuò essere usato per monitorare un segnale di test a RF generato da un oscillatore (ulteriore) sintonizzato finemente.

In una o più forme di attuazione come esemplificato nella Figura 4, il segnale con frequenza divisa fDIVpuò essere usato per pilotare un circuito PLL comprendente un oscillatore che genera il segnale di test a RF.

Una o più forme di attuazione possono così comportare: - applicare una divisione di frequenza (per es., in 124) a un segnale di oscillatore locale (per es., TX/LO) per produrre un segnale con frequenza divisa (per es., fDIV),

- fornire un generatore di segnale per generare un segnale di auto-test RFTEST, e

- generare il segnale di auto-test RFTESTfacendo funzionare un generatore di segnale (222 nella Figura 3 -320a nella Figura 4) con il funzionamento di detto generatore monitorato (Figura 3) o controllato (Figura 4) con il segnale con frequenza divisa.

In altre parole, in ulteriori forme di attuazione, generare il segnale di auto-test RFTESTpuò comportare in qualche modo di rendere il funzionamento di un corrispondente generatore “subordinato” al segnale con frequenza divisa.

La Figura 3 rappresenta un esempio di un’architettura ad anello aperto di un generatore di segnale di test a RF 32 secondo una o più forme di attuazione, in cui il segnale con frequenza divisa fDIVall’uscita del divisore 124 è usato per monitorare un segnale di test a RF generato da un ulteriore oscillatore 222.

In una o più forme di attuazione come esemplificato nella Figura 3, il segnale di uscita a IF previsto per simulare la rilevazione del target può essere ottenuto impostando uno scostamento di frequenza tra il segnale di test a RF RFTESTe il segnale di TX/LO usando dei DAC sulle tensioni di sintonizzazione.

In una o più forme di attuazione come esemplificato nella Figura 3, il primo DAC 122b può fornire una tensione di sintonizzazione approssimativa VCOARSEsia all’oscillatore 122 (sintonizzato in modo fine per mezzo di VFINEdal modulatore 122a per fornire il segnale di oscillatore locale TX/LO) sia a un altro oscillatore (per es. VCO) 222, sintonizzato in modo fine attraverso un ulteriore DAC 222a.

Il fatto che entrambi gli oscillatori 122 e 222 siano controllati (digitalmente) usando un DAC comune, vale a dire 122b, può facilitare la compensazione di derive di frequenza di oscillazione dovute alle variazioni di processo di silicio e di temperatura.

In una o più forme di attuazione, rispettivi divisori di frequenza 124, 224 (per es., per uno stesso fattore N) possono essere accoppiati alle uscite degli oscillatori 122, 222 con le uscite con frequenza divisa fDIV, fDIV_AUXdai divisori 124, 224 fornite a un contatore di frequenza 226 (temporizzato da un segnale di clock fCLK) configurato per fornire un segnale di indicatore (“flag”) di test sopra una linea 226a al microcontrollore MC.

In una o più forme di attuazione, un tale flag di test può essere generato - durante una fase di calibrazione -quando entrambi gli oscillatori 122, 222 stanno oscillando alle frequenze attese per il fatto che il microcontrollore MC controlla la tensione di sintonizzazione fine VFINE_AUXdell’oscillatore 222 (ausiliario) attraverso il DAC 222a, mentre la tensione di sintonizzazione fine VFINEdell’oscillatore 122 (principale) può essere gestita dal microcontrollore MC per es. attraverso il modulatore 122a.

In una o più forme di attuazione, il funzionamento del contatore di frequenza 226 può comportare di confrontare le frequenze dei segnali con frequenza divisa fDIVe fDIV_AUXe di determinare che gli oscillatori 122, 222 stanno oscillando alle frequenze attese quando per es. il rapporto tra le frequenze di fDIVe fDIV_AUXraggiunge un certo valore: a tale riguardo, si apprezzerà che fDIVe fDIV_AUXpossono essere generate da oscillatori 122, 222 che oscillano a rispettive frequenze, come fosce fosc+ fIFe/o che non è necessario che i divisori 124, 224 abbiano necessariamente fattori di divisione identici (per es., N).

In una o più forme di attuazione, l’oscillatore 222 può essere accoppiato a un amplificatore a guadagno variabile (VGA) 228 per fornire il segnale di test a RF RFTESTcon un livello (eventualmente monitorato con un rilevatore di potenza 228a) atto a essere fornito allo stadio 24 (si veda la Figura 1).

Una o più forme di attuazione come esemplificato nella Figura 3 possono così presentare una o più delle caratteristiche seguenti:

- il segnale di test a RF RFTESTpuò essere generato usando un oscillatore ausiliario, per es. un VCO (222);

- lo scostamento di frequenza tra il segnale di test a RF RFTESTe il segnale di TX/LO può essere impostato in modo appropriato usando per es. dei DAC sulle tensioni di sintonizzazione di VCO;

- una tensione di sintonizzazione approssimativa di entrambi i VCO 122 e 222 può essere controllata digitalmente usando un DAC (122b) comune per compensare la deriva della frequenza di oscillazione dovuta alle variazioni sia di temperatura sia del processo di silicio;

- la tensione di sintonizzazione fine VFINE_AUXdell’oscillatore ausiliario 222 può essere controllata digitalmente da un DAC 222a aggiuntivo, mentre la tensione di sintonizzazione fine dell’oscillatore principale 122 può essere gestita dal microcontrollore MC durante la fase di calibrazione, per es. attraverso il blocco 122a;

- il segnale di test a RF RFTESTpuò essere un segnale a onda continua (CW, “Continuous Wave”) con la sua frequenza fRXgenerata secondo la seguente equazione: fRX= fTX/LO+ fIF, dove fTX/LOe fIFsono rispettivamente le frequenze del segnale di oscillatore locale TX/LO e del segnale a frequenza intermedia IF;

- la differenza tra le frequenze di oscillazione dell’oscillatore 122 e dell’oscillatore 222 può impostare la frequenza fIFdel segnale a IF;

- il microcontrollore MC può impostare la frequenza IF desiderata cambiando direttamente le tensioni di sintonizzazione fine degli oscillatori 122, 222 attraverso i DAC (integrati) associati;

- l’accuratezza nell’impostazione della frequenza IF può essere funzione della risoluzione usata nel controllare le tensioni di sintonizzazione fine VFINE, VFINE_AUXdegli oscillatori 122, 222;

- queste tensioni di sintonizzazione fine possono essere modificate dal microcontrollore MC finché la frequenza IF desiderata è impostata con un’accuratezza attesa e il segnale di flag di test emesso dal contatore 226 sulla linea 226a diventa vero;

- il segnale di test a RF RFTESTgenerato può essere una replica del segnale trasmesso atto a essere iniettato all’ingresso del ricevitore (per es., in 24 nella Figura 1) che riproduce il segnale del radar di eco;

- il segnale di test a RF RFTESTconvertito verso il basso con il segnale di TX/LO può generare un segnale di uscita a IF, che può riprodurre la rilevazione del target;

- divisori di frequenza programmabili (per es. per uno stesso fattore N) possono essere usati in 124, 224 per generare i segnali con frequenza divisa fDIVe fDIV_AUX; si apprezzerà che questi segnali possono non essere identici nella misura in cui sono generati da oscillatori 122, 222 che oscillano alle rispettive frequenze, come fosce fosc+ fIF;

- i segnali con frequenza divisa fDIVe fDIV_AUXpossono essere usati da un contatore di frequenza, come 226, per fornire un segnale di flag di test (segnale di vero/falso) su una linea 226a per es. al microcontrollore MC quando entrambi gli oscillatori 122, 222 stanno oscillando alle frequenze desiderate con l’accuratezza attesa;

- il livello di potenza del segnale di test a RF RFTESTpuò essere impostato in modo appropriato usando un amplificatore a guadagno variabile (VGA), per es. 228, che può essere rilevato usando un circuito rilevatore di potenza, per es. 228a;

- sia il segnale di flag di test sulla linea 226a sia il circuito rilevatore di potenza 228a possono facilitare il fatto di rendere il circuito conforme allo standard ISO26262;

- il circuito BIST 32 può essere disabilitato durante il funzionamento normale.

La Figura 4 rappresenta un esempio di un’architettura basata su PLL di un generatore di segnale di test a RF 32 secondo una o più forme di attuazione.

In una o più di tali forme di attuazione, un generatore di segnale di test a RF 32, che è previsto che fornisca un segnale di test a RF da applicare per es. allo stadio 24 della Figura 1, può comprendere un circuito PLL (Phase Locked Loop) 320, che funziona per es. “agganciando” un oscillatore ausiliario per es. controllato in tensione (VCO) 320a usando come ingresso il segnale con frequenza divisa fDIVdal divisore 124, eventualmente ritardato di un ritardo 322 (controllabile) per produrre una versione ritardata di fDIV, vale a dire fREF.

Secondo un layout di un PLL per il resto tradizionale, il circuito 320 può comprendere, in aggiunta all’oscillatore 320a, un comparatore di ingresso 320b che riceve fREFe la frequenza dall’oscillatore 320a attraverso un divisore PLL 320c. Il risultato del confronto (di frequenza) nel comparatore di ingresso 320b pilota l’oscillatore 320a attraverso un filtro di anello 320d.

Il PLL 320 che ha raggiunto una condizione di aggancio può essere rilevato da un rilevatore di aggancio 326 che può emettere su una linea 326a un flag di test al microcontrollore MC, rendendo così la soluzione IC qui esemplificata conforme per es. allo standard ISO26262.

In una o più forme di attuazione, l’oscillatore 320a nel PLL 320 può essere seguito da un amplificatore a guadagno variabile (VGA) 328 per fornire al ricevitore un segnale di test a RF avente un livello (eventualmente monitorato con un rilevatore di potenza 328a) atto a essere fornito allo stadio 24 (si veda la Figura 1).

In una o più forme di attuazione, il divisore PLL 320c può permettere di cambiare la frequenza del segnale di test a RF, per es. programmando il divisore di frequenza del PLL 320c.

Lo scostamento di frequenza tra il segnale di test a RF e il segnale di oscillatore locale TX/LO può generare un segnale di uscita a IF (per es. all’uscita dello stadio di miscelatore 28 della Figura 1), che simula la rilevazione del target (si veda per es. la Figura 2).

In una o più forme di attuazione, l’ampiezza, la frequenza e la fase del segnale di uscita a IF possono essere sfruttate (in una maniera nota di per sé) per la calibrazione del sensore radar (per es. dell’IC di sensore radar).

In una o più forme di attuazione, il ritardo eventualmente applicato (per es. in 322) al segnale diviso fDIVper produrre fREFpuò permettere di ottenere un tempo di ritardo ben definito tra il segnale di test a RF e il segnale di TX/LO.

In una o più forme di attuazione, il circuito PLL 320 può seguire la modulazione di frequenza applicata al segnale trasmesso.

In una o più forme di attuazione, i due oscillatori (per es. VCO) 122 e 320a possono essere progettati in modo da oscillare a differenti frequenze per ridurre qualsiasi effetto di “attrazione” (“pulling”) (per es., il VCO 122 può comprendere un core che oscilla a metà della frequenza operativa e seguito da un raddoppiatore di frequenza, mentre il VCO 320a può comprendere un core che oscilla alla frequenza operativa, o viceversa).

In una o più forme di attuazione, il segnale di test a RF inviato allo stadio 24 può essere coerente con il segnale di TX/LO, il che può facilitare la simulazione del segnale trasmesso per es. con il segnale di test a RF generato che presenta sostanzialmente le stesse caratteristiche di un segnale di eco radar.

In una o più forme di attuazione, il circuito BIST comprendente il blocco PLL 320 può essere disabilitato (per es., dal controllore MC) durante il normale funzionamento del sensore radar.

Una o più forme di attuazione come esemplificato nella Figura 4 possono così presentare una o più delle caratteristiche seguenti:

- generazione di un segnale di test a RF RFTEST;

- durante una procedura di calibrazione o di autotest, il microcontrollore MC può agire (per es., sul divisore del PLL 320c) per fornire una differenza di frequenza IF desiderata tra i due oscillatori (122, 320a) in modo da generare un chirp di frequenza (si veda, per es., il segnale di TX nella porzione a) della Figura 2);

- il generatore di frequenza 120 può fornire il segnale di TX/LO alla catena del trasmettitore e al convertitore verso il basso (“down-converter”) del ricevitore (si vedano, per es., 14, 16 e 28 nella Figura 1) così come (per es., attraverso il divisore 124) il segnale con frequenza divisa fDIVal circuito BIST 32;

- il segnale con frequenza divisa fDIVpuò essere elaborato da un circuito di ritardo digitale programmabile 322 per generare un tempo di ritardo ben definito (si veda, per es., l’effetto di scostamento di range nella porzione a) della Figura 2) tra il segnale di test a RF e il segnale di TX/LO; il circuito PLL 320 può agganciare l’oscillatore ausiliario 320a usando un segnale fREFche è una replica ritardata del segnale con frequenza divisa fDIV;

- il circuito PLL 320 può seguire la modulazione di frequenza applicata al segnale di TX/LO;

- lo scostamento di frequenza tra il segnale di test a RF RFTESTe il segnale di TX/LO (si veda, per es., l’effetto Doppler nella porzione a) della Figura 2) può essere programmato attraverso il divisore di frequenza del PLL 320c;

- il segnale di test a RF RFTESTpuò essere reso coerente con il segnale di TX/LO, il che facilita la simulazione del segnale trasmesso;

- l’ampiezza, la frequenza e la fase del segnale di uscita a IF possono essere rese accurate, facilitando così la calibrazione del sensore radar;

- gli oscillatori 122 e 320a possono essere progettati in modo da oscillare a frequenze differenti per minimizzare l’effetto di attrazione.

Come nel caso di una o più forme di attuazione come esemplificato nella Figura 3, una o più forme di attuazione come esemplificato nella Figura 4 possono presentare una o più delle caratteristiche seguenti:

- il rilevatore di aggancio 326 può fornire un segnale di flag di test (segnale di vero/falso) su una linea 326a per es. al microcontrollore MC quando il circuito PLL 320 è in una condizione di aggancio;

- il livello di potenza del segnale di test a RF RFTESTpuò essere impostato in modo appropriato usando un amplificatore a guadagno variabile (VGA) per es. 328, che può essere rilevato usando un circuito rilevatore di potenza, per es. 328a;

- sia il segnale di flag di test sulla linea 326a sia il circuito rilevatore di potenza 328a possono facilitare il fatto di rendere il circuito conforme allo standard ISO26262;

In una o più forme di attuazione del circuito BIST 32 come discusse qui, il segnale di test a RF RFTESTrisultante può avere le stesse caratteristiche del segnale radar di eco rappresentato.

In una o più forme di attuazione, la fornitura appropriata del segnale di test a RF può facilitare il funzionamento delle varie soluzioni come qui esemplificate.

Possibili soluzioni di vari blocchi come rappresentate nella Figura 1 sono esemplificate nelle Figure 5 e 6, dove MMIC e PCB sono indicativi schematicamente di un circuito integrato monolitico a microonde/onde millimetriche (“Microwave/Millimeter-wave Monolithic Integrated Circuit”) e di una scheda circuito stampato (“Printed Circuit Board”) per montare il MMIC.

È stato trovato che l’uso di un accoppiatore ibrido, un balun, una microstriscia e un induttore tra l’uscita del generatore di segnale di test a RF 32 e gli ingressi del ricevitore influenza le prestazioni del ricevitore.

Una o più forme di attuazione possono così sfruttare la dispersione tra il segnale di test a RF proveniente dall’uscita del VGA (228 nella Figura 3, 328 nella Figura 4) e l’ingresso (gli ingressi) del ricevitore 26, per es. usando un accoppiamento esterno, ospitato su PCB come rappresentato nella Figura 5 o un accoppiamento interno al MMIC come rappresentato nella Figura 6.

Si apprezzerà di nuovo che un riferimento a un sensore radar in tutta questa descrizione è puramente esemplificativo di una possibile area di applicazione di una o più forme di attuazione. Una o più forme di attuazione possono in effetti trovare un’ampia varietà di applicazioni, per es. come esemplificato nella parte introduttiva di questa descrizione.

Una o più forme di attuazione possono così fornire un procedimento per generare un segnale di auto-test (per es., RFTEST) per un ricevitore di segnali a radiofrequenza (per es., un sensore radar 10) in cui si genera (per es., in 122) un segnale di oscillatore locale (per es., TX/LO) per la miscelazione (per es., in 28) con un segnale di ricezione (per es., 22), il procedimento comprendendo:

- applicare una divisione di frequenza (per es., 124) a detto segnale di oscillatore locale per produrre un segnale con frequenza divisa (per es., fDIV),

- fornire un generatore di segnale (per es., 222 nella Figura 3 o 320a nella Figura 4) per generare detto segnale di auto-test, e

- generare detto segnale di auto-test facendo funzionare detto generatore di segnale con un funzionamento di detto generatore di segnale monitorato (per es., attraverso il contatore 226 della Figura 3) o controllato (per es., attraverso il circuito PLL 320 della Figura 4) attraverso detto segnale con frequenza divisa.

Una o più forme di attuazione possono comprendere:

- generare detto segnale di oscillatore locale attraverso un primo oscillatore (per es., 122),

- generare attraverso un secondo oscillatore (per es., 222 o 320a) un ulteriore segnale di oscillazione per fornire detto segnale di auto-test con un funzionamento di detto secondo oscillatore monitorato o controllato attraverso detto segnale con frequenza divisa.

Una o più forme di attuazione possono comprendere: - impostare le frequenze di detto primo oscillatore e detto secondo oscillatore con un segnale di sincronizzazione approssimativa comune (per es., VCOARSE), e - sintonizzare finemente le frequenze di detto primo oscillatore e detto secondo oscillatore con rispettivi segnali di sintonizzazione fine (per es., VFINE, VFINE_AUX), almeno uno di detti segnali di sintonizzazione fine (VFINE, VFINE_AUX) prodotto opzionalmente per mezzo di un convertitore digitale/analogico (222a).

Una o più forme di attuazione possono comprendere di sintonizzare selettivamente (per es., attraverso il microcontrollore MC) la frequenza di detto secondo oscillatore (per es., 222) per produrre una modulazione di chirp di detto segnale di auto-test.

Una o più forme di attuazione possono comprendere:

- applicare una divisione di frequenza (per es., in 124, 224) a detto segnale di oscillatore locale e detto ulteriore segnale di oscillazione per produrre rispettivi segnali di oscillazione con frequenza divisa (per es., fDIV, fDIV_AUX), e

- monitorare la frequenza di detto ulteriore segnale di oscillazione confrontando (per es., attraverso il contatore di frequenza 226) detti rispettivi segnali di oscillazione con frequenza divisa.

Una o più forme di attuazione possono comprendere:

- fornire un circuito PLL (per es., 320) con un oscillatore di uscita (per es., 320a) per generare detto segnale di auto-test, un comparatore di ingresso (per es., 320b) e un divisore di anello (per es., 320c) tra detto oscillatore di uscita e detto comparatore di ingresso,

- fornire a detto comparatore di ingresso del circuito PLL detto segnale con frequenza divisa.

Una o più forme di attuazione possono comprendere di fornire a detto comparatore di ingresso del circuito PLL una versione ritardata nel tempo (322, fREF) di detto segnale con frequenza divisa.

Una o più forme di attuazione possono comprendere di variare selettivamente (per es., attraverso il microcontrollore MC) il fattore di divisione di detto divisore di anello per variare la frequenza di detto segnale di auto-test.

Una o più forme di attuazione possono fornire un circuito (per es., 120, 32), comprendente:

- un oscillatore locale per generare un segnale di oscillatore locale,

- almeno un miscelatore per miscelare detto segnale di oscillatore locale con un segnale di ricezione,

- almeno un divisore di frequenza per applicare a detto segnale di oscillatore locale una divisione di frequenza per produrre un segnale con frequenza divisa, - almeno un ulteriore oscillatore

il circuito configurato per funzionare con il procedimento secondo una o più forme di attuazione e generare detto segnale di auto-test con un funzionamento di detto generatore di segnale monitorato o controllato attraverso detto segnale con frequenza divisa.

Una o più forme di attuazione possono comprendere un MMIC (Microwave/Millimeter-wave Monolithic Integrated Circuit) su un PCB (Printed Circuit Board), il circuito comprendendo almeno un accoppiatore (per es., 24) per accoppiare detto segnale di auto-test a un ingresso del ricevitore, in cui detto almeno un accoppiatore:

- è ospitato su detto PCB (Printed Circuit Board) esternamente rispetto detto MMIC (Microwave/Millimeter-wave Monolithic Integrated Circuit); o

- è ospitato internamente rispetto detto MMIC (Microwave/Millimeter-wave Monolithic Integrated Circuit).

Una o più forme di attuazione possono fornire un ricevitore di segnali a radiofrequenza (per es., un sensore radar, comprendendo un IC di sensore radar) comprendente un circuito per generare segnali di auto-test secondo una o più forme di attuazione.

In una o più forme di attuazione un tale ricevitore può comprendere un ricevitore radar per veicoli automotive, in cui detto segnale di ricezione del ricevitore è un segnale di eco da un oggetto a una distanza da un veicolo (si vedano, per es., O e d nella Figura 1).

Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto qui, puramente a titolo di esempio, senza uscire dall’ambito di protezione.

L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims

RIVENDICAZIONI 1. Procedimento per generare un segnale di auto-test (RFTEST) per un ricevitore (10) di segnali a radiofrequenza in cui si genera (122) un segnale di oscillatore locale (TX/LO) da miscelare (28) con un segnale di ricezione (22), il procedimento comprendendo: - applicare una divisione di frequenza (124) a detto segnale di oscillatore locale (TX/LO) per produrre un segnale con frequenza divisa (fDIV), - fornire un generatore di segnale (222; 320a) per generare detto segnale di auto-test (RFTEST), e - generare detto segnale di auto-test (RFTEST) facendo funzionare detto generatore di segnale (222; 320a) con un funzionamento di detto generatore di segnale (222; 320a) monitorato (226) o controllato (320) attraverso detto segnale con frequenza divisa (fDIV).
2. Procedimento secondo la rivendicazione 1, comprendente: - generare detto segnale di oscillatore locale (TX/LO) attraverso un primo oscillatore (122), - generare attraverso un secondo oscillatore (222; 320a) un ulteriore segnale di oscillazione per fornire detto segnale di auto-test (RFTEST) con un funzionamento di detto secondo oscillatore (222; 320a) monitorato (226) o controllato (320) attraverso detto segnale con frequenza divisa (fDIV).
3. Procedimento secondo la rivendicazione 2, comprendente: - impostare le frequenze di detto primo oscillatore (122) e detto secondo oscillatore (222) con un segnale di sintonizzazione approssimativa (VCOARSE) comune, e - sintonizzare in modo fine le frequenze di detto primo oscillatore (122) e detto secondo oscillatore (222) con rispettivi segnali di sintonizzazione fine (VFINE, VFINE_AUX), almeno uno di detti segnali di sintonizzazione fine (VFINE, VFINE_AUX) prodotto preferibilmente per mezzo di un convertitore digitale/analogico (222a).
4. Procedimento secondo la rivendicazione 2 o la rivendicazione 3, comprendente sintonizzare selettivamente (MC, VFINE_AUX) la frequenza di detto secondo oscillatore (222) per produrre una modulazione di chirp di detto segnale di auto-test (RFTEST).
5. Procedimento secondo una qualsiasi delle rivendicazioni da 2 a 4, comprendente: - applicare una divisione di frequenza (124, 224) a detto segnale di oscillatore locale (TX/LO) e detto ulteriore segnale di oscillazione per produrre rispettivi segnali di oscillazione con frequenza divisa (fDIV, fDIV_AUX), e - monitorare la frequenza di detto ulteriore segnale di oscillazione confrontando (226) detti rispettivi segnali di oscillazione con frequenza divisa (fDIV, fDIV_AUX).
6. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente: - fornire un circuito PLL (320) con un oscillatore di uscita (320a) per generare detto segnale di autotest (RFTEST), un comparatore di ingresso (320b) e un divisore di anello (320c) tra detto oscillatore di uscita (320a) e detto comparatore di ingresso (320b), - fornire a detto comparatore di ingresso (320b) del circuito PLL (320) detto segnale con frequenza divisa (fDIV).
7. Procedimento secondo la rivendicazione 6, comprendente fornire a detto comparatore di ingresso (320b) del circuito PLL (320) una versione ritardata nel tempo (322, fREF) di detto segnale con frequenza divisa (fDIV).
8. Procedimento secondo la rivendicazione 6 o la rivendicazione 7, comprendente variare selettivamente (MC) il fattore di divisione di detto divisore di anello (320c) per variare la frequenza di detto segnale di auto-test (RFTEST).
9. Circuito, comprendente: - un oscillatore locale (122) per generare un segnale di oscillatore locale (TX/LO), - almeno un miscelatore (28) per miscelare detto segnale di oscillatore locale (TX/LO) con un segnale di ricezione (22), - almeno un divisore di frequenza (124) per applicare a detto segnale di oscillatore locale (TX/LO) una divisione di frequenza (124) per produrre un segnale con frequenza divisa (fDIV), - almeno un ulteriore oscillatore (320a; 222) il circuito configurato per funzionare con il procedimento secondo una qualsiasi delle rivendicazioni da 1 a 7 e generare detto segnale di auto-test (RFTEST) con un funzionamento di detto generatore di segnale (222; 320a) monitorato (226) o controllato (320) attraverso detto segnale con frequenza divisa (fDIV).
10. Circuito (120, 32) secondo la rivendicazione 8, comprendente un circuito integrato monolitico a microonde/onde millimetriche (MMIC - Microwave/Millimeterwave Monolithic Integrated Circuit) su una scheda di circuito stampato (PCB - Printed Circuit Board), il circuito comprendendo almeno un accoppiatore (24) per accoppiare detto segnale di auto-test (RFTEST) a un ingresso del ricevitore, in cui detto almeno un accoppiatore (24): - è ospitato su detta scheda di circuito stampato (PCB - Printed Circuit Board) esternamente rispetto detto circuito integrato monolitico a microonde/onde millimetriche (MMIC - Microwave/Millimeter-wave Monolithic Integrated Circuit); o - è ospitato internamente rispetto detto circuito integrato monolitico a microonde/onde millimetriche (MMIC -Microwave/Millimeter-wave Monolithic Integrated Circuit).
11. Ricevitore (10) di segnali a radiofrequenza comprendente un circuito (120, 32) per generare segnali di auto-test secondo la rivendicazione 9 o la rivendicazione 10.
12. Ricevitore (10) secondo la rivendicazione 10, comprendente un ricevitore radar per veicoli automotive, in cui detto segnale di ricezione (22) del ricevitore è un segnale di eco da un oggetto (O) a una distanza (d) da un veicolo.