KR20050100290A - 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 - Google Patents

메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 Download PDF

Info

Publication number
KR20050100290A
KR20050100290A KR1020040025518A KR20040025518A KR20050100290A KR 20050100290 A KR20050100290 A KR 20050100290A KR 1020040025518 A KR1020040025518 A KR 1020040025518A KR 20040025518 A KR20040025518 A KR 20040025518A KR 20050100290 A KR20050100290 A KR 20050100290A
Authority
KR
South Korea
Prior art keywords
impedance
semiconductor memory
calibration
memory device
response
Prior art date
Application number
KR1020040025518A
Other languages
English (en)
Other versions
KR100541557B1 (ko
Inventor
이정배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040025518A priority Critical patent/KR100541557B1/ko
Priority to US11/082,551 priority patent/US7269043B2/en
Publication of KR20050100290A publication Critical patent/KR20050100290A/ko
Application granted granted Critical
Publication of KR100541557B1 publication Critical patent/KR100541557B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스 교정 방법을 공개한다. 그 메모리 모듈은 임피던스 특성을 교정하기 위한 별도의 단자를 구비하는 복수개의 반도체 메모리 장치들, 및 상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하는 것을 특징으로 한다. 따라서, 반도체 메모리 장치의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정하는데 사용되는 기준저항의 개수를 줄일 수 있으며, 이로 인해 비용을 감소시킬 수 있고, 공간을 효율적으로 사용할 수 있으며, 배선도 간단해진다.

Description

메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스 교정 방법{Memory module and impedance calibration method thereof}
본 발명은 메모리 모듈에 관한 것으로, 특히 반도체 메모리 장치의 오프 칩 드라이버(OCD:Off-Chip Driver) 또는 온 다이 터미네이션(ODT:On-Die Termination) 회로 등의 임피던스를 교정(calibration)하는 데 사용하는 기준저항을 효율적으로 결선할 수 있는 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스 교정 방법에 관한 것이다.
대부분의 경우, 마이크로 컨트롤러, 반도체 메모리 장치등 반도체 집적 회로 장치들은 전송라인을 통하여 다른 반도체 집적 회로 장치들과 데이터를 주고받는다. 따라서, 대부분의 반도체 집적 회로 장치들은 반도체 집적 회로 장치로부터 외부로 신호를 출력하기 위한 오프 칩 드라이버와 외부로부터 반도체 집적 회로 장치로 전송되는 신호의 반사를 방지하기 위한 온 다이 터미네이션 회로를 포함하고 있다. 이 경우, 신호 충실도(signal integrity)를 확보하기 위해서는 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정(calibration)하여야 하며, 시스템이 고속으로 동작할수록 상기 교정의 필요성은 커진다.
일부의 반도체 메모리 장치는 내부의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정하기 위하여 별도의 ZQ단자를 구비하고 여기에 기준 저항(reference resistor)을 직접 연결하여 기준 저항의 임피던스 크기에 비례하여 임피던스 교정을 수행한다.
도 1은 ZQ단자에 의한 임피던스 교정 방법을 설명하기 위한 블록도로서, 가변 임피던스 회로들(10, 30, 70), 업다운 카운터들(20, 60), 및 비교기들(40, 50)로 구성되어 있다. 가변 임피던스 회로들(10, 30, 70)은 PMOS 트랜지스터 어레이 또는 NMOS 트랜지스터 어레이로 구성되며, 두 개의 가변 임피던스 회로들(10, 30)은 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 풀업 회로와 동일한 구성을 가지고, 하나의 가변 임피던스 회로(70)는 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 풀다운 회로와 동일한 구성을 가진다.
도 1에서 VREF는 소정의 기준 전압을 나타내며, UPcode 및 DNcode는 n비트의 임피던스 제어코드로서, 가변 임피던스 회로들(10, 30, 70)을 구성하는 PMOS 및 NMOS 트랜지스터들을 선택적으로 온 오프 함으로써 가변 임피던스 회로들(10, 30, 70)의 임피던스를 변화시킨다. 여기에서, n은 PMOS 또는 NMOS 트랜지스터들의 수를 의미한다. 또한, UPcode 및 DNcode는 반도체 메모리 장치의 오프 칩 드라이버 또는 온 다이 터미네이션 회로에도 동일하게 인가되어, 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 풀업 회로 또는 풀다운 회로를 구성하는 PMOS 및 NMOS 트랜지스터들을 가변 임피던스 회로들(10, 30, 70)을 구성하는 PMOS 및 NMOS 트랜지스터들과 동일하게 온 오프 한다.
도 1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
제1 가변 임피던스 회로(10) 및 제2 가변 임피던스 회로(30)는 제1 임피던스 제어코드(UPcode)에 응답하여 내부 임피던스를 변화시킨다. 제1 업다운 카운터(20)는 제1 비교기(40)의 출력신호인 제1 카운터 제어신호에 응답하여 제1 임피던스 제어코드(UPcode)를 변화시킨다. 제1 비교기(40)는 ZQ단자의 전압이 기준 전압(VREF)보다 높은지 여부에 따라 제1 카운터 제어신호를 출력한다. 제2 비교기(50)는 A노드의 전압이 ZQ단자의 전압보다 높은지 여부에 따라 제2 카운터 제어신호를 출력한다. 제2 업다운 카운터(60)는 상기 제2 카운터 제어신호에 응답하여 제2 임피던스 제어코드(DNcode)를 변화시킨다. 제3 가변 임피던스 회로(70)는 제2 임피던스 제어코드(DNcode)에 응답하여 내부 임피던스를 변화시킨다.
도 1을 참고하여 ZQ단자에 의한 임피던스 교정 방법을 설명하면 다음과 같다.
먼저, 제1 비교기(40)는 ZQ단자의 전압이 기준 전압(VREF)보다 높은지 여부를 검출하여 그에 따라 제1 카운터 제어신호를 출력한다. 기준 전압(VREF)의 레벨은 전원 전압(VDD)의 절반의 레벨(VDD/2)로 미리 설정된다. 제1 업다운 카운터(20)는 제1 카운터 제어신호에 응답하여 제1 임피던스 제어코드(UPcode)를 변화시킨다. 즉, ZQ단자의 전압이 기준 전압(VREF)보다 높다면 제1 가변 임피던스 회로(10)의 임피던스가 기준저항(RQ)의 임피던스보다 작다는 의미이므로, 제1 가변 임피던스 회로(10)의 임피던스가 현재보다 증가되도록 제1 임피던스 제어코드(UPcode)를 변화시키고, ZQ단자의 전압이 기준 전압(VREF)보다 낮다면 제1 가변 임피던스 회로(10)의 임피던스가 기준저항(RQ)의 임피던스보다 크다는 의미이므로, 제1 가변 임피던스 회로(10)의 임피던스가 현재보다 감소되도록 제1 임피던스 제어코드(UPcode)를 변화시킨다. 또한, 제1 임피던스 제어코드(UPcode)는 제2 가변 임피던스 회로(30)에도 동일하게 인가되어 제2 가변 임피던스 회로(30)의 임피던스도 제1 가변 임피던스 회로(10)의 임피던스와 동일한 값을 갖도록 한다. 따라서, 이 과정을 거치게 되면 가변 임피던스 회로들(10, 30)의 임피던스는 기준저항(RQ)의 임피던스와 같은 값을 가지게 된다. 또한, ZQ단자의 전압 레벨은 기준 전압(VREF), 즉, 전원전압(VDD)의 절반의 레벨(VDD/2)이 된다.
다음으로, 제2 비교기(50)는 A노드의 전압이 ZQ단자의 전압보다 높은 지의 여부를 검출하여 그에 따라 제2 카운터 제어신호를 출력한다. 제2 업다운 카운터(60)는 제2 카운터 제어신호에 응답하여 제2 임피던스 제어코드(DNcode)를 변화시킨다. 즉, A노드의 전압이 ZQ단자의 전압보다 높다면 제3 가변 임피던스 회로(70)의 임피던스가 제2 가변 임피던스 회로(30)의 임피던스보다 크다는 의미이므로, 제3 가변 임피던스 회로(70)의 임피던스가 현재보다 감소되도록 제2 임피던스 제어코드(DNcode)를 변화시키고, A노드의 전압이 ZQ단자의 전압보다 낮다면 제3 가변 임피던스 회로(70)의 임피던스가 제2 가변 임피던스 회로(30)의 임피던스보다 작다는 의미이므로, 제3 가변 임피던스 회로(70)의 임피던스가 현재보다 증가되도록 제2 임피던스 제어코드(DNcode)를 변화시킨다. 이 과정을 거치게 되면 제3 가변 임피던스 회로(70)의 임피던스는 제2 가변 임피던스 회로(30)의 임피던스와 같은 값을 가지게 된다. 즉, 가변 임피던스 회로들(10, 30, 70)의 임피던스는 기준저항(RQ)의 임피던스와 동일해진다.
임피던스 제어코드들(UPcode, DNcode)은 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 풀업 회로 또는 풀다운 회로에 동일하게 인가되므로 결과적으로 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스는 가변 임피던스 회로들(30, 70)의 임피던스, 즉, 기준저항(RQ)의 임피던스와 동일한 값을 가지게 된다.
상술한 ZQ단자를 사용한 임피던스 교정은 그동안 주로 작은 규모의 메모리 시스템에 채용되어 왔다. 그러나, 메모리 모듈을 사용하는 메인 메모리에서도 임피던스 교정의 정확도를 향상시키기 위해 그 필요성이 커지고 있다.
도 2는 ZQ단자에 의해 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정하는 반도체 메모리 장치를 이용하는 메모리 모듈의 실시예를 나타낸 블록도로서 복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9), 및 복수개의 기준 저항(RQ)으로 구성되어 있다. 도 2에서 cal은 외부에서 인가되는 교정 명령을 나타낸다.
도 2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9)은 메모리 제어부(미도시)로부터 인가되는 각종 제어신호에 응답하여 리드 또는 라이트 동작을 수행하며, 교정명령(cal)이 인가되면 기준저항(RQ)의 임피던스 크기에 따라 내부의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정한다. 기준저항(RQ)들은 메모리 모듈에 실장되어 일단은 접지전압에, 다른 일단은 반도체 메모리 장치의 ZQ단자에 연결된다. 보통 기준저항(RQ)들의 임피던스 크기는 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 타겟 임피던스(target impedance)의 6∼10배 수준이 된다. 도 2에서는 기준저항(RQ)의 일단이 접지전압에 연결된 경우를 나타내었으나, 전원전압에 연결될 수도 있다.
그러나, ZQ단자를 이용하여 임피던스 교정을 수행하는 반도체 메모리 장치들을 구비하는 메모리 모듈에 있어서, 도 2와 같이 구성할 경우, 메모리 모듈에 실장되는 기준 저항의 개수가 많아지므로 배선이 복잡해지며, 비용 및 공간활용 면에서 매우 비효율적이다.
본 발명의 목적은 하나의 기준 저항을 이용하여 복수개의 반도체 메모리 장치의 임피던스 특성을 교정할 수 있는 메모리 모듈을 제공하는 데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 메모리 장치의 임피던스 교정 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈은 임피던스 특성을 교정하기 위한 별도의 단자를 구비하는 복수개의 반도체 메모리 장치들, 및 상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 상기 기준저항의 저항값은 상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따라 결정되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 상기 복수개의 반도체 메모리 장치들은 외부로부터 인가되는 교정명령에 응답하여 상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따른 제어신호를 출력하는 제어신호 발생부, 및 상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 상기 임피던스 교정부는 기준전압과 상기 별도의 단자의 전압을 비교하여 제1 카운터 제어신호를 출력하는 제1 비교기, 상기 제1 카운터 제어신호에 응답하여 제1 임피던스 제어코드를 변화시키는 제1 업다운 카운터, 상기 별도의 단자와 전원전압 사이에 연결되고, 상기 제1 임피던스 제어코드에 응답하여 임피던스를 변화시키는 제1 가변 임피던스 회로, 상기 제어신호에 응답하여 상기 제1 임피던스 제어코드를 변환시키는 변환부, 상기 전원전압과 중간 노드 사이에 연결되고, 상기 변환부의 출력코드에 응답하여 임피던스를 변화시키는 제2 가변 임피던스 회로, 상기 별도의 단자의 전압과 상기 중간 노드의 전압을 비교하여 제2 카운터 제어신호를 출력하는 제2 비교기, 상기 제2 카운터 제어신호에 응답하여 제2 임피던스 제어코드를 변화시키는 제2 업다운 카운터, 및 접지전압과 상기 중간 노드 사이에 연결되고, 상기 제2 임피던스 제어코드에 응답하여 임피던스를 변화시키는 제3 가변 임피던스 회로를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 다른 실시예는 임피던스 특성을 교정하기 위한 별도의 단자, 별도의 입력단자, 및 별도의 출력단자를 구비하는 복수개의 반도체 메모리 장치들, 및 상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하고, 상기 복수개의 반도체 메모리 장치들 각각의 입력단자가 전단의 반도체 메모리 장치의 출력단자와 연결되어 상기 복수개의 반도체 메모리 장치들이 임피던스 교정 동작을 순차적으로 수행하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 다른 실시예의 상기 복수개의 반도체 메모리 장치들은 상기 입력단자에 인가되는 신호가 활성화된 경우에 임피던스 교정을 수행하고 교정이 완료되면 상기 출력단자로 출력되는 신호를 활성화시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 다른 실시예의 상기 복수개의 반도체 메모리 장치들의 제1실시예는 상기 입력단자에 인가되는 신호를 소정시간 지연시켜 상기 출력단자로 출력하는 지연부, 상기 입력단자에 인가되는 신호, 상기 지연회로의 출력신호, 및 외부로부터 인가되는 교정명령에 응답하여 제어신호를 출력하는 제어신호 발생부, 및 상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 다른 실시예의 상기 복수개의 반도체 메모리 장치들의 제2실시예는 상기 입력단자에 인가되는 신호가 활성화되고 상기 기준저항의 임피던스와 교정된 임피던스의 차이가 소정값 이하가 되면 상기 출력단자로 출력되는 신호를 활성화시키는 검출부, 상기 입력단자에 인가되는 신호, 상기 검출회로의 출력신호, 및 외부로부터 인가되는 교정명령에 응답하여 제어신호를 출력하는 제어신호 발생부, 및 상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 또 다른 실시예는 임피던스 특성을 교정하기 위한 별도의 단자, 및 임피던스 교정을 수행할 반도체 메모리 장치를 선택하는 선택신호가 입력되는 단자를 구비하는 복수개의 반도체 메모리 장치들, 및 상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하고, 상기 복수개의 반도체 메모리들 각각은 상기 선택신호가 활성화되면 임피던스 교정을 수행하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 또 다른 실시예의 상기 선택신호는 데이터 마스킹 신호인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 또 다른 실시예의 상기 선택신호는 입출력 데이터 신호중 하나인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈의 또 다른 실시예의 상기 복수개의 반도체 메모리 장치들은 외부로부터 인가되는 교정명령 및 상기 선택신호에 응답하여 제어신호를 출력하는 제어신호 발생부, 및 상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 한다.
임피던스 특성을 교정하기 위한 별도의 단자를 구비하는 복수개의 반도체 메모리 장치들을 구비하는 메모리 모듈에 있어서 상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법은 상기 별도의 단자들에 공통으로 연결되는 기준저항을 이용하여 임피던스 특성을 교정하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 상기 기준저항의 저항값은 상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따라 결정되는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법은 상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따라 제어신호를 출력하는 제어신호 발생단계, 및 상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 상기 임피던스 교정단계는 기준전압과 상기 별도의 단자의 전압에 응답하여 임피던스 제어코드를 변화시키는 제어코드 발생단계, 상기 임피던스 제어코드에 응답하여 제1 가변 임피던스 회로의 임피던스를 변화시키는 제1 임피던스 교정단계, 상기 정보신호에 응답하여 상기 임피던스 제어코드를 변환시키는 제어코드 변환단계, 상기 변환된 제어코드에 응답하여 제2 가변 임피던스 회로의 임피던스를 변화시키는 제2 임피던스 교정단계, 상기 제1 가변 임피던스 회로와 상기 제2 가변 임피던스 회로가 연결된 중간 노드의 전압과 상기 별도의 단자의 전압에 응답하여 제3 임피던스 가변회로의 임피던스를 변화시키는 제3 임피던스 교정단계를 구비하는 것을 특징으로 한다.
임피던스 특성을 교정하기 위한 별도의 단자, 별도의 입력단자, 및 별도의 출력단자를 구비하는 복수개의 반도체 메모리 장치들을 구비하는 메모리 모듈에 있어서, 상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 다른 실시예는 상기 복수개의 반도체 메모리 장치들 각각의 입력단자가 전단의 반도체 메모리 장치의 상기 출력단자에 연결되어, 상기 복수개의 반도체 메모리 장치들이 상기 별도의 단자들에 공통으로 연결되는 기준저항을 이용하여 임피던스 교정 동작을 순차적으로 수행하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 다른 실시예는 상기 복수개의 반도체 메모리 장치들 각각이 상기 입력단자에 인가되는 신호가 활성화된 경우에 임피던스 교정을 수행하고, 교정 완료 시점이 되면 상기 출력단자로 출력되는 신호를 활성화시키는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 다른 실시예의 상기 교정 완료 시점은 상기 입력단자에 인가되는 신호가 활성화된 후 소정시간이 경과한 시점인 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 다른 실시예의 상기 교정 완료 시점은 상기 기준저항의 임피던스와 교정된 임피던스의 차이가 소정값 이하로 되는 시점인 것을 특징으로 한다.
임피던스 특성을 교정하기 위한 별도의 단자 및 임피던스 교정을 수행할 반도체 메모리 장치를 선택하는 선택신호가 입력되는 단자를 구비하는 복수개의 반도체 메모리 장치들을 구비하는 메모리 모듈에 있어서, 상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 교정 방법의 또 다른 실시예는 상기 복수개의 반도체 메모리 장치를 각각은 상기 선택신호가 활성화되면 상기 별도의 단자들에 공통으로 연결되는 기준저항을 이용하여 임피던스 교정 동작을 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스 교정 방법을 설명하면 다음과 같다.
도 3은 본 발명의 메모리 모듈의 실시예의 블록도를 나타낸 것으로서, 복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9), 및 하나의 기준저항(RQ)으로 구성되어 있으며, 복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9)은 반도체 메모리 장치의 임피던스 특성을 교정하기 위한 별도의 ZQ단자를 가지고 있다.
도 3에 나타낸 블록들 각각의 기능은 도 2에서 설명한 것과 동일하다. 다만, 9개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9)이 기준저항(RQ)과 병렬로 연결된 형태를 가진다. 그러므로, 기준저항(RQ)의 임피던스의 크기는 도 2의 경우에 비하여 1/9의 값을 갖는다. 즉, 기준저항(RQ)의 임피던스의 크기는 기준저항(RQ)을 공유하는 반도체 메모리 장치의 개수에 의해 정해진다. 따라서, 도 3은 메모리 모듈이 1랭크(rank)일 경우를 예시하고 있으므로 기준저항(RQ)의 임피던스의 크기는 도 2의 경우의 1/9이지만, 메모리 모듈이 1랭크(rank)인지 2랭크(rank) 또는 4랭크(rank)인지에 따라 기준저항(RQ)의 임피던스 크기는 달라질 수 있다.
즉, 도 3에 나타낸 본 발명의 메모리 모듈은 각 반도체 메모리 장치별로 기준저항을 연결하지 않고, 반도체 메모리 장치의 ZQ단자를 하나로 연결하여 하나의 기준저항(RQ)이 각 반도체 메모리 장치에 공통으로 연결되어 있다. 따라서, 메모리 모듈에 실장되는 기준저항의 개수를 감소시킬 수 있으며, 메모리 모듈의 배선도 간단해지고, 비용도 감소하게 된다.
또한, 도 3에 나타낸 본 발명의 메모리 모듈의 실시예에서는 메모리 모듈에 장착된 모든 반도체 메모리 장치의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 동시에 교정한다. 따라서, 복수개의 반도체 메모리 장치들의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 병렬 임피던스가 기준저항(RQ)의 임피던스와 같은 값을 가지게 된다. 그러므로, 각 반도체 메모리 장치들의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 모두가 기준저항(RQ)의 임피던스로 정확하게 교정되지는 않으나 기준저항(RQ)의 임피던스와 유사한 값으로 교정될 수 있다.
도 4는 도 3에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 실시예의 블록도로서, 제어신호 발생부(91) 및 임피던스 교정회로(110)로 구성되어 있다.
도 4에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
제어신호 발생부(91)는 외부로부터 인가되는 교정명령(cal)에 응답하여 기준저항(RQ)에 공통으로 연결된 반도체 메모리 장치의 개수에 따른 제어신호(con)를 임피던스 교정회로(110)로 출력한다. 예를 들면, 제어신호 발생부(91)는 모드 설정 명령에 응답하여 외부로부터 인가되는 교정명령(cal)을 입력해서 상기 제어신호(con)를 발생시킬 수 있다. 임피던스 교정회로(110)는 상기 제어신호(con)에 응답하여 반도체 메모리 장치의 임피던스 교정을 수행한다. 또한, 도 3에 나타낸 바와 같이, 메모리 모듈이 1랭크(rank)일 경우, 기준저항(RQ)에 공통으로 연결되는 반도체 메모리 장치는 8개 또는 9개가 된다. 도 4에 나타낸 임피던스 교정회로(110)는 기준저항에 반도체 메모리 장치가 8개 연결된 경우에도 9개가 연결된 경우와 동일한 임피던스로 교정될 수 있도록 한다. 임피던스 교정회로(110)는 메모리 모듈이 1랭크가 아니라 2랭크 또는 4랭크일 경우에도 같은 방식으로 동작한다.
도 5는 도 4에 나타낸 반도체 메모리 장치의 임피던스 교정회로(110)의 실시예의 블록도로서, 가변 임피던스 회로들(10, 30, 70), 업다운 카운터들(20, 60), 비교기들(40, 50), 및 변환부(120)로 구성되어 있다. 즉, 도 1에 나타낸 블록도에서 변환부(120)를 추가하여 구성되어 있다. 도 5에서 con은 제어신호 발생부(91)에서 출력된 제어신호이다.
도 5에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
도 5에 나타낸 블록들 중 도 1에 나타낸 블록들과 동일한 블록들의 기능은 도 1에서 설명한 것과 동일하다. 변환부(120)는 상기 제어신호(con)에 응답하여 기준저항(RQ)에 공통으로 연결된 반도체 메모리 장치의 개수에 따라 제1 임피던스 제어코드(UPcode)를 변환하여 제2 가변 임피던스 회로(30)로 출력한다. 변환부(120)에 의해 변환된 제어코드는 반도체 메모리 장치의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 풀업 회로에 동일하게 인가된다.
도 3 내지 도 5에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 임피던스 교정방법을 설명하면 다음과 같다.
본 발명의 반도체 메모리 장치의 임피던스 교정방법은 도 1에서 설명한 것과 동일하며, 다만 기준저항(RQ)에 공통으로 연결된 반도체 메모리 장치의 개수에 따라 제1 임피던스 제어신호(UPcode)를 변환하는 단계가 추가되어 있다. 즉, 제어신호 발생부(91)는 기준저항(RQ)에 공통으로 연결된 반도체 메모리 장치의 개수에 대한 정보를 변환부(120)에 제공한다. 변환부(120)는 상기 정보에 따라 제1 가변 임피던스 회로(10)에 인가되는 제1 임피던스 제어코드(UPcode)를 변환하여 제2 가변 임피던스 회로(30)에 인가한다.
예를 들어, 도 3에서 각 반도체 메모리 장치의 임피던스를 90옴(ohm)이 되도록 교정하려고 한다면 기준저항(RQ)의 임피던스는 90옴의 1/9인 10옴이 된다. 이 메모리 모듈에 반도체 메모리 장치가 8개가 실장되었다면 8개의 반도체 메모리 장치의 제1 가변 임피던스 회로(10)들의 병렬 임피던스가 10옴이 되도록 교정될 것이고, 따라서, 각 반도체 메모리 장치의 제1 가변 임피던스 회로(10)의 임피던스는 80옴으로 각각 교정된다. 그러므로, 변환부(120)는 제1 가변 임피던스 회로(10)의 임피던스와 제2 가변 임피던스 회로(30)의 임피던스의 비율이 8:9가 되도록 제1 임피던스 제어코드(UPcode)를 변환하여 제2 가변 임피던스 회로(30)로 인가한다. 그러면, 제2 가변 임피던스 회로(30)의 임피던스는 90옴으로 교정된다. 다음으로, 도 1에서 설명한 것과 동일한 과정을 거치면 제3 가변 임피던스 회로(70)의 임피던스도 제2 가변 임피던스 회로(30)의 임피던스와 동일한 90옴으로 교정된다.
도 6은 본 발명의 메모리 모듈의 다른 실시예를 나타낸 블록도로서, 복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9), 및 하나의 기준저항(RQ)으로 구성되어 있으며, 각 반도체 메모리 장치는 임피던스 특성을 교정하기 위한 별도의 ZQ단자, 별도의 입력단자(SI) 및 출력단자(SO)를 가지고 있고, 각 반도체 메모리 장치의 입력단자(SI)는 전단의 반도체 메모리 장치의 출력단자(SO)와 각각 연결되어 있으며, 제1 반도체 메모리 장치(90-1)의 입력단자(SI)는 전원전압과 연결되어 있다.
도 6에 나타낸 블록들 각각의 기능은 도 2에서 설명한 것과 동일하며, 기준저항(RQ)의 값도 도 2의 경우와 동일하다.
도 6을 참고하여 본 발명의 메모리 모듈의 다른 실시예의 임피던스 교정 방법을 설명하면 다음과 같다.
각 반도체 메모리 장치는 외부로부터 임피던스 교정 명령(cal)이 인가되고 입력단자(SI)에 하이레벨의 신호가 인가된 경우에 임피던스 교정을 수행하며, 임피던스 교정이 끝나면 출력단자(SO)로 하이레벨의 신호를 출력한다. 따라서, 외부로부터 임피던스 교정 명령(cal)이 인가되면 제1 반도체 메모리 장치(90-1)는 임피던스 교정을 수행한다. 제1 반도체 메모리 장치(90-1)는 교정 완료 시점이 되면 출력단자(SO)로 하이레벨의 신호를 제2 반도체 메모리 장치(90-2)로 출력한다. 이후 각 반도체 메모리 장치들(90-2, 90-3, …, 90-9)은 같은 방법으로 순차적으로 임피던스 교정을 수행하게 된다. 교정 완료 시점은 입력단자(SI)로 하이레벨의 신호가 인가된 후 소정시간이 경과한 시점 또는 교정을 수행하여 교정된 임피던스 값과 기준저항(RQ)의 임피던스 값의 차이가 소정값 이하로 된 시점이 될 수 있다.
즉, 도 6에 나타낸 본 발명의 메모리 모듈의 다른 실시예는 복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9) 각각의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스를 기준저항(RQ)의 임피던스로 순차적으로 교정한다. 따라서, 반도체 메모리 장치들(90-1, 90-2, …, 90-9)의 임피던스 특성을 도 3에 나타낸 실시예보다 정교하게 교정할 수 있다.
도 7은 도 6에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 실시예의 블록도로서, 임피던스 교정회로(100), 지연회로(92), 및 제어신호 발생부(94)로 구성되어 있으며, 임피던스 교정회로(100)는 도 1에 나타낸 블록도와 동일한 구성을 가진다. 도 7에서 SI, SO는 반도체 메모리 장치의 입력단자 및 출력단자를 나타내며, ZQ는 기준저항이 연결되는 단자를, cal은 외부에서 인가되는 임피던스 교정명령을 각각 나타낸다.
도 7에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
지연회로(92)는 입력단자(SI)로 인가되는 신호를 소정시간 지연시켜 출력단자(SO)로 출력한다. 제어신호 발생부(94)는 외부로부터 인가되는 임피던스 교정명령(cal), 입력단자(SI)로 인가되는 신호, 및 지연회로(92)의 출력신호에 응답하여 임피던스 교정회로(100)로 제어신호를 출력한다. 임피던스 교정회로(100)는 제어신호 발생부(94)로부터 출력되는 제어신호에 응답하여 반도체 메모리 장치의 임피던스 교정을 수행한다.
즉, 도 7에 나타낸 반도체 메모리 장치(90)는 외부로부터 임피던스 교정명령(cal)이 인가되고, 입력단자(SI)로 인가되는 신호가 활성화되면 반도체 메모리 장치(90)의 임피던스 교정을 수행한다. 입력단자(SI)로 인가되는 신호가 활성화되고 소정시간이 경과하면, 지연회로(92)는 출력단자(SO)로 출력되는 신호를 활성화시키고, 반도체 메모리 장치(90)는 임피던스 교정을 종료한다.
도 8은 도 6에 나타낸 본 발명의 본 발명의 메모리 모듈의 반도체 메모리 장치의 다른 실시예의 블록도로서, 임피던스 교정회로(100), 검출회로(93), 및 제어신호 발생부(94)로 구성되어 있으며, 임피던스 교정회로(100)는 도 1에 나타낸 블록도와 동일한 구성을 가진다. 도 8에서 SI, SO는 반도체 메모리 장치의 입력단자 및 출력단자를 나타내며, ZQ는 기준저항이 연결되는 단자를, cal은 외부에서 인가되는 임피던스 교정명령을 각각 나타낸다.
도 8에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
검출회로(93)는 입력단자(SI)로 인가되는 신호가 활성화되면 임피던스 교정회로(100)로부터 기준저항의 임피던스 및 교정된 반도체 메모리 장치의 임피던스에 대한 정보를 받아 기준저항의 임피던스와 교정된 임피던스의 차이가 소정값 이하이면 출력단자(SO)로 출력되는 신호를 활성화시킨다. 즉, 임피던스 교정회로(100)는 도 1에 나타낸 블록도와 동일한 구성을 가진다. 그러므로, 도 1에서 ZQ단자의 전압과 A노드의 전압을 비교하여 그 차이가 소정값 이하이면 반도체 메모리 장치의 임피던스와 기준저항의 임피던스의 차이도 소정값 이하라고 볼 수 있다. 따라서, 검출회로(93)는 도 1에 나타낸 임피던스 교정회로에서 ZQ단자 및 A노드의 전압을 비교하여 그 차이가 소정값 이하이면 출력단자(S0)로 출력되는 신호를 활성화시킨다.
제어신호 발생부(94)는 외부로부터 인가되는 임피던스 교정명령(cal), 입력단자(SI)로 인가되는 신호, 및 검출회로(93)의 출력신호에 응답하여 임피던스 교정회로(100)로 제어신호를 출력한다. 임피던스 교정회로(100)는 제어신호 발생부(94)로부터 출력되는 제어신호에 응답하여 반도체 메모리 장치의 임피던스 교정을 수행한다.
즉, 도 8에 나타낸 반도체 메모리 장치(90)는 외부로부터 임피던스 교정명령(cal)이 인가되고, 입력단자(SI)로 인가되는 신호가 활성화되면 반도체 메모리 장치(90)의 임피던스 교정을 수행한다. 검출회로(93)는 임피던스 교정회로(100)로부터 ZQ단자의 전압과 도 1의 A노드의 전압을 비교함으로써 기준저항의 임피던스와 교정된 반도체 메모리 장치의 임피던스의 차이를 검출하고, 그 차이가 소정값 이하라고 판단되면 출력단자(SO)로 출력되는 신호를 활성화시킨다. 그리고, 반도체 메모리 장치(90)는 임피던스 교정을 종료한다.
도 9는 본 발명의 메모리 모듈의 또 다른 실시예의 블록도로서, 복수개의 반도체 메모리 장치들(90-1, 90-2, …, 90-9), 및 하나의 기준저항(RQ)으로 구성되어 있으며, 각 반도체 메모리 장치는 임피던스 특성을 교정하기 위한 별도의 ZQ단자 및 입력되는 데이터를 마스킹 하는 데이터 마스킹 신호(DQM) 단자를 가지고 있다. 도 9에서 cal은 메모리 제어부(미도시)로부터 인가되는 임피던스 교정명령을, DQM은 메모리 제어부(미도시)로부터 인가되는 데이터 마스킹 신호를 나타낸다. 임피던스 교정명령(cal)은 각 반도체 메모리 장치들(90-1, 90-2, …, 90-9)에 공통으로 인가되나, 데이터 마스킹 신호(DQM)는 각 반도체 메모리 장치들(90-1, 90-2, …, 90-9) 각각에 별도로 인가된다.
도 9에 나타낸 블록들 각각의 기능은 도 2에서 설명한 것과 동일하며, 기준저항(RQ)의 값도 도 2의 경우와 동일하다. 다만, 각 반도체 메모리 장치들(90-1, 90-2, …, 90-9)은 임피던스 교정명령(cal)이 인가되고, 데이터 마스킹 신호(DQM)가 활성화된 경우에만 임피던스 교정을 수행한다. 따라서, 메모리 제어부(미도시)에서 데이터 마스킹 신호(DQM)를 순차적으로, 또는 선택적으로 각 반도체 메모리 장치들(90-1, 90-2, …, 90-9)에 인가함으로써 각 반도체 메모리 장치들이 순차적으로, 또는 선택적으로 임피던스 교정을 수행하도록 할 수 있다.
도 10은 도 9에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 실시예의 블록도로서, 제어신호 발생부(95) 및 임피던스 교정회로(100)로 구성되어 있다.
도 10에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
제어신호 발생부(95)는 외부로부터 인가되는 임피던스 교정명령(cal) 및 데이터 마스킹 신호(DQM)에 응답하여 제어신호(con)를 출력한다. 예를 들면, 제어신호 발생부(95)는 데이터 마스킹 신호(DQM)가 활성화되면 모드 설정 명령에 응답하여 외부로부터 인가되는 교정명령(cal)을 입력해서 상기 제어신호(con)를 발생시킬 수 있다. 임피던스 교정회로(100)는 상기 제어신호(con)에 응답하여 반도체 메모리 장치의 임피던스 교정을 수행한다.
즉, 도 9 및 도 10에 나타낸 메모리 모듈 및 반도체 메모리 장치는 메모리 모듈이 임피던스 교정을 수행하는 경우에 입력되는 데이터를 마스킹하기 위한 데이터 마스킹 신호(DQM)를 임피던스 교정을 수행할 반도체 메모리 장치를 선택하는 선택신호로서 사용한다. 따라서, 메모리 제어부에서 데이터 마스킹 신호(DQM)를 각 반도체 메모리 장치들에 순차적으로, 또는 선택적으로 인가함으로써 각 반도체 메모리 장치들이 순차적으로, 또는 선택적으로 임피던스 교정을 수행하도록 할 수 있다. 도 9 및 도 10에서는 임피던스 교정을 수행할 반도체 메모리 장치를 선택하는 선택신호로서 데이터 마스킹 신호(DQM)를 사용하는 경우를 예시하였으나, 입출력 데이터 신호들 중 하나를 선택하여 사용할 수도 있다.
상기에서는 반도체 메모리 장치의 임피던스 특성을 교정하는 것을 예를 들어 본 발명을 설명하였으나, 임피던스 특성이 아닌 다른 전기적인 특성으로 교정하는 데도 본 발명을 이용할 수 있다.
또한, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 메모리 모듈 및 반도체 메모리 장치의 임피던스 교정 방법은 반도체 메모리 장치의 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정하는데 사용되는 기준저항의 개수를 줄일 수 있으며, 이로 인해 비용을 감소시킬 수 있고, 공간을 효율적으로 사용할 수 있으며, 배선도 간단해진다.
도 1은 ZQ단자에 의한 임피던스 교정을 설명하기 위한 블록도이다.
도 2는 ZQ단자에 의해 오프 칩 드라이버 또는 온 다이 터미네이션 회로의 임피던스 특성을 교정하는 반도체 메모리 장치를 이용하는 메모리 모듈의 실시예의 블록도이다.
도 3은 본 발명의 메모리 모듈의 실시예의 블록도이다.
도 4는 도 3에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 실시예의 블록도이다.
도 5는 도 4에 나타낸 반도체 메모리 장치의 임피던스 교정회로의 실시예의 블록도이다.
도 6은 본 발명의 메모리 모듈의 다른 실시예의 블록도이다.
도 7은 도 6에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 실시예의 블록도이다.
도 8은 도 6에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 다른 실시예의 블록도이다.
도 9는 본 발명의 메모리 모듈의 또 다른 실시예의 블록도이다.
도 10은 도9에 나타낸 본 발명의 메모리 모듈의 반도체 메모리 장치의 실시예의 블록도이다.

Claims (21)

  1. 임피던스 특성을 교정하기 위한 별도의 단자를 구비하는 복수개의 반도체 메모리 장치들; 및
    상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하는 것을 특징으로 하는 메모리 모듈.
  2. 제1항에 있어서, 상기 기준저항의 저항값은
    상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따라 결정되는 것을 특징으로 하는 메모리 모듈.
  3. 제1항에 있어서, 상기 복수개의 반도체 메모리 장치들은
    외부로부터 인가되는 교정명령에 응답하여 상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따른 제어신호를 출력하는 제어신호 발생부; 및
    상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 하는 메모리 모듈.
  4. 제3항에 있어서, 상기 임피던스 교정부는
    기준전압과 상기 별도의 단자의 전압을 비교하여 제1 카운터 제어신호를 출력하는 제1 비교기;
    상기 제1 카운터 제어신호에 응답하여 제1 임피던스 제어코드를 변화시키는 제1 업다운 카운터;
    상기 별도의 단자와 전원전압 사이에 연결되고, 상기 제1 임피던스 제어코드에 응답하여 임피던스를 변화시키는 제1 가변 임피던스 회로;
    상기 제어신호에 응답하여 상기 제1 임피던스 제어코드를 변환시키는 변환부;
    상기 전원전압과 중간 노드 사이에 연결되고, 상기 변환부의 출력코드에 응답하여 임피던스를 변화시키는 제2 가변 임피던스 회로;
    상기 별도의 단자의 전압과 상기 중간 노드의 전압을 비교하여 제2 카운터 제어신호를 출력하는 제2 비교기;
    상기 제2 카운터 제어신호에 응답하여 제2 임피던스 제어코드를 변화시키는 제2 업다운 카운터; 및
    접지전압과 상기 중간 노드 사이에 연결되고, 상기 제2 임피던스 제어코드에 응답하여 임피던스를 변화시키는 제3 가변 임피던스 회로를 구비하는 것을 특징으로 하는 메모리 모듈.
  5. 임피던스 특성을 교정하기 위한 별도의 단자, 별도의 입력단자, 및 별도의 출력단자를 구비하는 복수개의 반도체 메모리 장치들; 및
    상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하고,
    상기 복수개의 반도체 메모리 장치들 각각의 입력단자가 전단의 반도체 메모리 장치의 출력단자와 연결되어 상기 복수개의 반도체 메모리 장치들이 임피던스 교정 동작을 순차적으로 수행하는 것을 특징으로 하는 메모리 모듈.
  6. 제5항에 있어서, 상기 복수개의 반도체 메모리 장치들은
    상기 입력단자에 인가되는 신호가 활성화된 경우에 임피던스 교정을 수행하고 교정이 완료되면 상기 출력단자로 출력되는 신호를 활성화시키는 것을 특징으로 하는 메모리 모듈.
  7. 제6항에 있어서, 상기 복수개의 반도체 메모리 장치들은
    상기 입력단자에 인가되는 신호를 소정시간 지연시켜 상기 출력단자로 출력하는 지연부;
    상기 입력단자에 인가되는 신호, 상기 지연회로의 출력신호, 및 외부로부터 인가되는 교정명령에 응답하여 제어신호를 출력하는 제어신호 발생부; 및
    상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 하는 메모리 모듈.
  8. 제6항에 있어서, 상기 복수개의 반도체 메모리 장치들은
    상기 입력단자에 인가되는 신호가 활성화되고 상기 기준저항의 임피던스와 교정된 임피던스의 차이가 소정값 이하가 되면 상기 출력단자로 출력되는 신호를 활성화시키는 검출부;
    상기 입력단자에 인가되는 신호, 상기 검출회로의 출력신호, 및 외부로부터 인가되는 교정명령에 응답하여 제어신호를 출력하는 제어신호 발생부; 및
    상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 하는 메모리 모듈.
  9. 임피던스 특성을 교정하기 위한 별도의 단자, 및 임피던스 교정을 수행할 반도체 메모리 장치를 선택하는 선택신호가 입력되는 단자를 구비하는 복수개의 반도체 메모리 장치들; 및
    상기 별도의 단자들에 공통으로 연결되는 기준저항을 구비하고,
    상기 복수개의 반도체 메모리들 각각은 상기 선택신호가 활성화되면 임피던스 교정을 수행하는 것을 특징으로 하는 메모리 모듈.
  10. 제9항에 있어서, 상기 선택신호는
    데이터 마스킹 신호인 것을 특징으로 하는 메모리 모듈.
  11. 제9항에 있어서, 상기 선택신호는
    입출력 데이터 신호중 하나인 것을 특징으로 하는 메모리 모듈.
  12. 제9항에 있어서, 상기 복수개의 반도체 메모리 장치들은
    외부로부터 인가되는 교정명령 및 상기 선택신호에 응답하여 제어신호를 출력하는 제어신호 발생부; 및
    상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정부를 구비하는 것을 특징으로 하는 메모리 모듈.
  13. 임피던스 특성을 교정하기 위한 별도의 단자를 구비하는 복수개의 반도체 메모리 장치들을 구비하는 메모리 모듈의 상기 반도체 메모리 장치의 임피던스 교정 방법에 있어서,
    상기 별도의 단자들에 공통으로 연결되는 기준저항을 이용하여 임피던스 특성을 교정하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  14. 제13항에 있어서, 상기 기준저항의 저항값은
    상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따라 결정되는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  15. 제13항에 있어서, 상기 임피던스 교정 방법은
    상기 기준저항에 공통으로 연결되는 반도체 메모리 장치들의 개수에 따라 제어신호를 출력하는 제어신호 발생단계; 및
    상기 제어신호에 응답하여 반도체 메모리 장치의 임피던스 특성을 교정하는 임피던스 교정단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  16. 제15항에 있어서, 상기 임피던스 교정단계는
    기준전압과 상기 별도의 단자의 전압에 응답하여 임피던스 제어코드를 변화시키는 제어코드 발생단계;
    상기 임피던스 제어코드에 응답하여 제1 가변 임피던스 회로의 임피던스를 변화시키는 제1 임피던스 교정단계;
    상기 정보신호에 응답하여 상기 임피던스 제어코드를 변환시키는 제어코드 변환단계;
    상기 변환된 제어코드에 응답하여 제2 가변 임피던스 회로의 임피던스를 변화시키는 제2 임피던스 교정단계;
    상기 제1 가변 임피던스 회로와 상기 제2 가변 임피던스 회로가 연결된 중간 노드의 전압과 상기 별도의 단자의 전압에 응답하여 제3 임피던스 가변회로의 임피던스를 변화시키는 제3 임피던스 교정단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  17. 임피던스 특성을 교정하기 위한 별도의 단자, 별도의 입력단자, 및 별도의 출력단자를 구비하는 복수개의 반도체 메모리 장치들을 구비하는 메모리 모듈의 상기 반도체 메모리 장치의 임피던스 교정 방법에 있어서,
    상기 복수개의 반도체 메모리 장치들 각각의 입력단자가 전단의 반도체 메모리 장치의 상기 출력단자에 연결되어, 상기 복수개의 반도체 메모리 장치들이 상기 별도의 단자들에 공통으로 연결되는 기준저항을 이용하여 임피던스 교정 동작을 순차적으로 수행하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  18. 제17항에 있어서, 상기 반도체 메모리 장치의 임피던스 교정 방법은
    상기 복수개의 반도체 메모리 장치들 각각이 상기 입력단자에 인가되는 신호가 활성화된 경우에 임피던스 교정을 수행하고, 교정 완료 시점이 되면 상기 출력단자로 출력되는 신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  19. 제18항에 있어서, 상기 교정 완료 시점은
    상기 입력단자에 인가되는 신호가 활성화된 후 소정시간이 경과한 시점인 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  20. 제18항에 있어서, 상기 교정 완료 시점은
    상기 기준저항의 임피던스와 교정된 임피던스의 차이가 소정값 이하로 되는 시점인 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
  21. 임피던스 특성을 교정하기 위한 별도의 단자 및 임피던스 교정을 수행할 반도체 메모리 장치를 선택하는 선택신호가 입력되는 단자를 구비하는 복수개의 반도체 메모리 장치들을 구비하는 메모리 모듈의 상기 반도체 메모리 장치의 임피던스 교정 방법에 있어서,
    상기 복수개의 반도체 메모리 장치를 각각은 상기 선택신호가 활성화되면 상기 별도의 단자들에 공통으로 연결되는 기준저항을 이용하여 임피던스 교정 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 교정 방법.
KR1020040025518A 2004-04-13 2004-04-13 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 KR100541557B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040025518A KR100541557B1 (ko) 2004-04-13 2004-04-13 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
US11/082,551 US7269043B2 (en) 2004-04-13 2005-03-17 Memory module and impedance calibration method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040025518A KR100541557B1 (ko) 2004-04-13 2004-04-13 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법

Publications (2)

Publication Number Publication Date
KR20050100290A true KR20050100290A (ko) 2005-10-18
KR100541557B1 KR100541557B1 (ko) 2006-01-10

Family

ID=35060382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040025518A KR100541557B1 (ko) 2004-04-13 2004-04-13 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법

Country Status (2)

Country Link
US (1) US7269043B2 (ko)
KR (1) KR100541557B1 (ko)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746290B1 (ko) * 2006-03-21 2007-08-03 삼성전자주식회사 온도 보상되는 온-칩 저항 회로, 상기 온-칩 저항 회로를구비하는 반도체 장치 및 상기 반도체 장치의 임피던스교정 방법
US7323900B2 (en) 2005-09-27 2008-01-29 Hynix Semiconductor Inc. Semiconductor memory device for adjusting impedance of data output driver
KR100861373B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR100930399B1 (ko) * 2007-05-10 2009-12-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR20160049830A (ko) * 2014-10-28 2016-05-10 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
US9438232B2 (en) 2013-12-12 2016-09-06 Samsung Electronics Co., Ltd. Buffer circuit for compensating for a mismatch between on-die termination resistors and semiconductor device including the same, and operating method thereof
KR20200008668A (ko) * 2017-06-22 2020-01-28 마이크론 테크놀로지, 인크. 반도체 디바이스의 임피던스를 교정하기 위한 타이밍 기반 중재 방법 및 장치
US10860258B2 (en) 2015-12-24 2020-12-08 SK Hynix Inc. Control circuit, memory device including the same, and method
US11036396B2 (en) 2016-04-19 2021-06-15 SK Hynix Inc. Media controller and data storage apparatus including the same
US11082043B2 (en) 2014-10-28 2021-08-03 SK Hynix Inc. Memory device
US11237579B2 (en) 2019-11-19 2022-02-01 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11482989B2 (en) 2016-12-09 2022-10-25 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
USRE49496E1 (en) 2015-07-30 2023-04-18 SK Hynix Inc. Semiconductor device
US11728812B2 (en) 2017-10-30 2023-08-15 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
KR100733430B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치
TWI323467B (en) * 2005-12-27 2010-04-11 Hynix Semiconductor Inc On-die termination circuit for semiconductor memory apparatus
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
US7467255B2 (en) * 2006-03-30 2008-12-16 Mediatek Inc. Method for calibration of memory devices, and apparatus thereof
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
KR100821585B1 (ko) * 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
TW200910373A (en) * 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
KR100902104B1 (ko) * 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
US8384423B2 (en) * 2007-07-19 2013-02-26 Rambus Inc. Reference voltage and impedance calibration in a multi-mode interface
US7948786B2 (en) * 2008-02-06 2011-05-24 Micron Technology, Inc. Rank select using a global select pin
CN102396156A (zh) * 2009-02-12 2012-03-28 莫塞德技术公司 用于片内终结的终结电路
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise
KR101113329B1 (ko) 2010-04-01 2012-02-24 주식회사 하이닉스반도체 온다이 터미네이션 회로
JP2013534100A (ja) 2010-06-17 2013-08-29 ラムバス・インコーポレーテッド 平衡したオンダイターミネーション
EP2541427A1 (en) * 2011-07-01 2013-01-02 Siemens Aktiengesellschaft Broadcast serial bus termination
KR20150049267A (ko) * 2013-10-29 2015-05-08 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20150113587A (ko) * 2014-03-31 2015-10-08 에스케이하이닉스 주식회사 반도체 장치
KR20150142426A (ko) 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 캘리브레이션 동작을 수행하는 메모리들을 포함하는 반도체 장치
KR102179297B1 (ko) * 2014-07-09 2020-11-18 삼성전자주식회사 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법
KR102229942B1 (ko) 2014-07-09 2021-03-22 삼성전자주식회사 멀티 다이들을 갖는 멀티 채널 반도체 장치의 동작 방법 및 그에 따른 반도체 장치
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9665462B2 (en) * 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
TWI594608B (zh) * 2015-11-27 2017-08-01 智原科技股份有限公司 積體電路以及其串化器/解串化器實體層電路的操作方法
DE102016200245B3 (de) * 2016-01-12 2016-09-29 Siemens Aktiengesellschaft Verfahren zur Einstellung der Pull-Widerstände eines elektronischen Bausteins
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
KR20190017112A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법
US10720191B2 (en) * 2017-12-21 2020-07-21 Samsung Electronics Co., Ltd. Storage device including calibration device
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
US10224928B1 (en) * 2018-03-23 2019-03-05 Western Digital Technologies, Inc. On-die impedance calibration
US10529390B1 (en) * 2018-11-30 2020-01-07 Micron Technology, Inc. Reduction of ZQ calibration time
JP2021044035A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 メモリシステム
US11855637B2 (en) 2022-02-10 2023-12-26 Changxin Memory Technologies, Inc. Ring oscillator
CN116844621A (zh) * 2022-03-25 2023-10-03 长鑫存储技术有限公司 一种控制方法、半导体存储器和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130475A (en) 1993-12-07 2000-10-10 International Business Machines Corporation Clock distribution system for synchronous circuit assemblies
KR100351053B1 (ko) 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US6484232B2 (en) * 2000-11-30 2002-11-19 Compaq Information Technologies Group, L.P. Adaptive calibration technique for high speed memory devices
JP2002237180A (ja) 2001-02-08 2002-08-23 Ricoh Co Ltd メモリモジュール
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
DE10245536B4 (de) * 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323900B2 (en) 2005-09-27 2008-01-29 Hynix Semiconductor Inc. Semiconductor memory device for adjusting impedance of data output driver
US7541831B2 (en) 2005-09-27 2009-06-02 Hynix Semiconductor, Inc. Semiconductor memory device for adjusting impedance of data output driver
KR100746290B1 (ko) * 2006-03-21 2007-08-03 삼성전자주식회사 온도 보상되는 온-칩 저항 회로, 상기 온-칩 저항 회로를구비하는 반도체 장치 및 상기 반도체 장치의 임피던스교정 방법
KR100930399B1 (ko) * 2007-05-10 2009-12-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
US7906986B2 (en) 2007-05-10 2011-03-15 Hynix Semiconductor Inc. Data output driving circuit for a semiconductor apparatus
KR100861373B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치
US7759994B2 (en) 2007-06-27 2010-07-20 Hynix Semiconductor Inc. Skew signal generation circuit and semiconductor memory device having the same
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
US7990174B2 (en) 2009-06-30 2011-08-02 Hynix Semiconductor Inc. Circuit for calibrating impedance and semiconductor apparatus using the same
US9438232B2 (en) 2013-12-12 2016-09-06 Samsung Electronics Co., Ltd. Buffer circuit for compensating for a mismatch between on-die termination resistors and semiconductor device including the same, and operating method thereof
US11082043B2 (en) 2014-10-28 2021-08-03 SK Hynix Inc. Memory device
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
KR20160049830A (ko) * 2014-10-28 2016-05-10 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
US10897253B2 (en) 2014-10-28 2021-01-19 SK Hynix Inc. Calibration circuit and calibration apparatus including the same
USRE49496E1 (en) 2015-07-30 2023-04-18 SK Hynix Inc. Semiconductor device
US11347444B2 (en) 2015-12-24 2022-05-31 SK Hynix Inc. Memory device for controlling operations according to different access units of memory
US10860258B2 (en) 2015-12-24 2020-12-08 SK Hynix Inc. Control circuit, memory device including the same, and method
US11036396B2 (en) 2016-04-19 2021-06-15 SK Hynix Inc. Media controller and data storage apparatus including the same
US11482989B2 (en) 2016-12-09 2022-10-25 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US11916527B2 (en) 2016-12-09 2024-02-27 Lodestar Licensing Group Llc Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
KR20200008668A (ko) * 2017-06-22 2020-01-28 마이크론 테크놀로지, 인크. 반도체 디바이스의 임피던스를 교정하기 위한 타이밍 기반 중재 방법 및 장치
US11728812B2 (en) 2017-10-30 2023-08-15 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US11237579B2 (en) 2019-11-19 2022-02-01 Micron Technology, Inc. Apparatuses and methods for ZQ calibration

Also Published As

Publication number Publication date
KR100541557B1 (ko) 2006-01-10
US20050226080A1 (en) 2005-10-13
US7269043B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
KR100541557B1 (ko) 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
US7525337B2 (en) On-die termination circuit and method for semiconductor memory apparatus
US7514954B2 (en) Method and apparatus for output driver calibration
US7859296B2 (en) Calibration circuit, on die termination device and semiconductor memory device using the same
US7135884B1 (en) Voltage mode transceiver having programmable voltage swing and external reference-based calibration
US7034567B2 (en) Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch
US7843211B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
US6628223B2 (en) Resistance changeable device for data transmission system
US7408379B2 (en) Impedance calibration circuit and semiconductor device including the same
US7804323B2 (en) Impedance matching circuit and semiconductor memory device with the same
TWI400455B (zh) 校準輸出入電路之方法與相關裝置
CN107978331B (zh) 阻抗校准电路和包括其的半导体存储器件
US8519738B2 (en) Impedance calibration circuit and semiconductor apparatus using the same
US9438232B2 (en) Buffer circuit for compensating for a mismatch between on-die termination resistors and semiconductor device including the same, and operating method thereof
US9197209B2 (en) Semiconductor device
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
US9374088B2 (en) Impedance calibration apparatus of semiconductor integrated circuit
US20100164540A1 (en) Semiconductor Memory Device
US11972833B2 (en) Calibration circuit and semiconductor device including the same
US20150137867A1 (en) Apparatuses and methods for duty cycle adjustment
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
US20110128039A1 (en) Semiconductor circuit
US7812632B2 (en) Apparatus for on-die termination of semiconductor memory and method of operating the same
US7427935B2 (en) Apparatus and method of generating reference voltage of semiconductor integrated circuit
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 15