KR100930399B1 - 반도체 장치의 데이터 출력 드라이빙 회로 - Google Patents

반도체 장치의 데이터 출력 드라이빙 회로 Download PDF

Info

Publication number
KR100930399B1
KR100930399B1 KR1020070045448A KR20070045448A KR100930399B1 KR 100930399 B1 KR100930399 B1 KR 100930399B1 KR 1020070045448 A KR1020070045448 A KR 1020070045448A KR 20070045448 A KR20070045448 A KR 20070045448A KR 100930399 B1 KR100930399 B1 KR 100930399B1
Authority
KR
South Korea
Prior art keywords
driver
code
pull
block
impedance
Prior art date
Application number
KR1020070045448A
Other languages
English (en)
Other versions
KR20080099640A (ko
Inventor
이동욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070045448A priority Critical patent/KR100930399B1/ko
Priority to US11/959,401 priority patent/US7906986B2/en
Publication of KR20080099640A publication Critical patent/KR20080099640A/ko
Application granted granted Critical
Publication of KR100930399B1 publication Critical patent/KR100930399B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치의 데이터 출력 드라이빙 회로로서, 입력된 온 다이 터미네이션 코드를 제어신호에 따라 쉬프팅시켜 출력하는 코드 변환부; 및 상기 코드 변환부에서 출력된 코드에 따라 임피던스가 변경되는 드라이버 블록을 구비한다.
임피던스, 드라이버, 코드

Description

반도체 장치의 데이터 출력 드라이빙 회로{DATA OUTPUT DRIVING CIRCUIT OF SEMICONDUCTOR APPARATUS}
도 1은 종래의 기술에 따른 반도체 장치의 데이터 출력 드라이빙 회로의 블록도,
도 2는 도 1의 풀업 드라이버 블록의 회로도,
도 3은 도 1의 풀다운 드라이버 블록의 회로도,
도 4는 본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로의 블록도,
도 5는 도 4의 풀업 드라이버 블록의 회로도,
도 6은 도 4의 풀다운 드라이버 블록의 회로도,
도 7은 도 4의 코드 변환부의 회로도,
도 8은 도 7의 코드 변환부의 동작 개념도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 다중화부 400: 드라이버 블록
410: 풀업 드라이버 블록 420: 풀다운 드라이버 블록
500: 제어부 600: 코드 변환부
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 데이터 출력 드라이빙 회로에 관한 것이다.
종래의 기술에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 도 1에 도시 된 바와 같이, 드라이버 블록(100), 다중화부(200) 및 제어부(300)를 구비한다.
상기 다중화부(200)는 클럭신호(RCLKDO, FCLKDO)와 병렬 2비트 데이터(RDO, FDO)를 입력 받아 직렬 1비트 데이터(UPDO, DNDO)를 출력하도록 구성된다.
상기 제어부(300)는 드라이버 스트랭스(Strength) 즉, 임피던스를 정하기 위해 확장 모드 레지스터 세트(EMRS: Extended Mode Register Set)에서 출력된 코드 신호(EMRS), 온 다이 터미네이션 인에이블 신호(ODTEN) 및 드라이버 오프 신호(DOFF)를 입력받아 드라이버 선택신호(PU<0:3>, PD<0:3>)를 출력하도록 구성된다.
상기 드라이버 블록(100)은 풀업 드라이버 블록(110) 및 풀다운 드라이버 블록(120)을 구비한다.
상기 풀업 드라이버 블록(110)은 도 2에 도시 된 바와 같이, 4개의 풀업 드라이버(PU60Ω, PU120Ω, PU240Ω, PU240Ω)를 구비한다. 상기 풀업 드라이버(PU60Ω, PU120Ω, PU240Ω, PU240Ω)는 모두 프리 드라이버(PDRV)와 메인 드라이버(MDRV) 세트로 이루어진다.
상기 풀업 드라이버(PU60Ω)의 프리 드라이버(PDRV)는 1비트 직렬 데이터(UPDO), 드라이버 선택신호(PU<3>) 및 온 다이 터미네이션 코드(PCODE<0:5)를 입 력받아 제어코드(UPCODE3<0:5>)를 출력한다. 상기 풀업 드라이버(PU60Ω)의 메인 드라이버(MDRV)는 소오스가 전원단과 연결되고 게이트에 상기 제어코드(UPCODE3<0:5>)를 입력 받는 복수개의 트랜지스터, 일단이 상기 복수개의 트랜지스터의 드레인과 연결되고 타단이 공통 연결된 복수개의 저항을 구비한다. 상기 풀업 드라이버(PU120Ω, PU240Ω, PU240Ω)의 기본적인 소자 구성은 상기 풀업 드라이버(PU60Ω)와 동일하다. 다만, 서로의 임피던스가 다른 경우 메인 드라이버(MDRV)를 구성하는 트랜지스터의 폭과 저항의 저항값이 다르게 구성된다. 메인 드라이버(MDRV)를 구성하는 저항의 저항값은 임피던스에 비례하여 증가하고, 트랜지스터의 폭은 임피던스에 반비례하여 감소되도록 구성한다. 즉, 도 2에 도시 된 바와 같이, 풀업 드라이버(PU120Ω)의 경우 풀업 드라이버(PU60Ω)에 비해 저항값은 2배 증가하고 트랜지스터의 폭은 1/2로 감소되도록 구성된다. 상기 풀업 드라이버(PU240Ω)의 경우에도 풀업 드라이버(PU120Ω)에 비해 저항값은 2배 증가하고 트랜지스터의 폭은 1/2로 감소되도록 구성된다.
상기 트랜지스터(WP)가 기본 폭을 갖는 트랜지스터이고, WP/8는 상기 WP에 비해 1/8의 폭을 가지는 트랜지스터이며, WP*16는 상기 WP에 비해 16배의 폭을 가지는 트랜지스터이다. 또한 저항(RP)이 기본 저항값을 갖는 저항이고, RP*128은 상기 RP에 비해 128배의 저항값을 갖는 저항이다.
상기 풀다운 드라이버 블록(120)은 도 3에 도시 된 바와 같이, 4개의 풀다운 드라이버(PD60Ω, PD120Ω, PD240Ω, PD240Ω)를 구비한다. 상기 풀다운 드라이버(PD60Ω, PD120Ω, PD240Ω, PD240Ω)는 모두 프리 드라이버(PDRV)와 메인 드라 이버(MDRV) 세트로 이루어진다.
상기 풀다운 드라이버(PD60Ω)의 프리 드라이버(PDRV)는 1비트 직렬 데이터(DNDO), 드라이버 선택신호(PD<3>) 및 온 다이 터미네이션 코드(NCODE<0:5)를 입력받아 제어코드(DNCODE3<0:5>)를 출력한다. 상기 풀다운 드라이버(PD60Ω)의 메인 드라이버(MDRV)는 소오스가 접지단과 연결되고 게이트에 상기 제어코드(DNCODE3<0:5>)를 입력 받는 복수개의 트랜지스터, 일단이 상기 복수개의 트랜지스터의 드레인과 연결되고 타단이 공통 연결된 복수개의 저항을 구비한다. 상기 풀다운 드라이버(PD120Ω, PD240Ω, PD240Ω)의 기본적인 소자 구성은 상기 풀다운 드라이버(PD60Ω)와 동일하다. 다만, 서로의 임피던스가 다른 경우 메인 드라이버(MDRV)를 구성하는 트랜지스터의 폭과 저항의 저항값이 다르게 구성되며, 그 구성원리는 도 2의 풀 다운 드라이버와 동일하다. 상기 트랜지스터(WN)가 기본 폭을 갖는 트랜지스터이고, WN/8는 상기 WN에 비해 1/8의 폭을 가지는 트랜지스터이며, WN*16는 상기 WN에 비해 16배의 폭을 가지는 트랜지스터이다. 또한 저항(RN)이 기본 저항값을 갖는 저항이고, RN*128은 상기 RN에 비해 128배의 저항값을 갖는 저항이다.
이와 같이 구성된 종래기술에 따른 반도체 장치의 데이터 출력 드라이빙 회로의 동작을 설명하면 다음과 같다.
다중화부(200)는 클럭신호(RCLKDO, FCLKDO)에 따라 병렬 2비트 데이터(RDO, FDO)를 직렬 1비트 데이터(UPDO, DNDO) 형태로 변환하여 출력한다.
확장 모드 레지스터 세트(EMRS: Extended Mode Register Set)에서 상기 드라 이버 블록(100)의 스트랭스를 정하기 위한 코드 신호(EMRS)를 출력한다.
제어부(300)는 상기 온 다이 터미네이션 인에이블 신호(ODTEN) 및 상기 드라이버 오프신호(DOFF)에 따라 드라이버 블록(100)의 동작모드를 판단하고, 그에 맞도록 상기 드라이버 선택신호(PU<0:3>, PD<0:3>)를 출력한다.
반도체 장치의 데이터 입력 동작이 이루어지는 경우, 상기 드라이버 오프신호(DOFF)는 비활성화되고, 온 다이 터미네이션 인에이블 신호(ODTEN)는 활성화된다. 그에 따라 제어부(300)는 상기 드라이버 블록(100)을 통해 온 다이 터미네이션 동작이 수행되도록 드라이버 선택신호(PU<0:3>, PD<0:3>) 중에서 드라이버 선택신호(PU<0:3>) 만을 활성화시켜 상기 드라이버 블록(100)의 풀업 드라이버 블록(110)만 동작하도록 한다.
상기 드라이버 블록(100)은 상기 온 다이 터미네이션 코드(PCODE<0:5>, NCODE<0:5>)에 따라 온 다이 터미네이션 스트랭스 즉, 임피던스가 정해진다.
반도체 장치의 데이터 출력 동작이 이루어지는 경우, 상기 드라이버 오프신호(DOFF)와 온 다이 터미네이션 인에이블 신호(ODTEN)가 모두 비활성화된다. 그에 따라 제어부(300)는 상기 드라이버 블록(100)을 통해 데이터 출력 동작이 수행되도록 드라이버 선택신호(PU<0:3>, PD<0:3>)를 모두 활성화시켜 상기 드라이버 블록(100)의 풀업 드라이버 블록(110) 및 풀다운 드라이버 블록(120)이 모두 동작하도록 한다.
상기 드라이버 블록(100)은 상기 제어부(300)에서 출력된 드라이버 선택신호(PU<0:3>, PD<0:3>)에 따라 풀업 드라이버 블록(110)과 풀다운 드라이버 블 록(120)의 스트랭스 즉, 드라이빙 임피던스가 정해지며, 상기 정해진 임피던스로 데이터(UPDO, DNDO)를 드라이빙하여 출력한다.
예를 들어, 스트랭스를 30Ω으로 구현하려면, 상기 풀업 드라이버(PU60Ω, PU120Ω, PU240Ω, PU240Ω)를 모두 인에이블시키면 된다. 상기 풀업 드라이버(PU60Ω, PU120Ω, PU240Ω, PU240Ω)를 모두 인에이블시키면 저항의 병렬 연결 원리에 따라 1/(1/60 + 1/120 + 1/240 + 1/240) = 240/8 = 30Ω이 된다.
예를 들어, 스트랭스를 40Ω으로 구현하려면, 상기 풀업 드라이버(PU60Ω, PU120Ω, PU240Ω, PU240Ω) 중에서 풀업 드라이버(PU60Ω, PU120Ω)를 인에이블시키면 된다. 상기 풀업 드라이버(PU60Ω, PU120Ω)를 인에이블시키면 저항의 병렬 연결 원리에 따라 1/(1/60 + 1/120) = 120/3 = 40Ω이 된다.
반도체 장치의 데이터 입력 및 출력이 모두 이루어지지 않는 경우, 상기 드라이버 오프신호(DOFF)가 활성화되고 상기 온 다이 터미네이션 인에이블 신호(ODTEN)는 비활성화된다. 그에 따라 제어부(300)는 드라이버 선택신호(PU<0:3>, PD<0:3>)를 모두 비활성화시켜 상기 드라이버 블록(100)의 풀업 드라이버 블록(110) 및 풀다운 드라이버 블록(120)이 모두 동작하지 않도록 한다.
상술한 바와 같이, 종래의 기술에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 다양한 드라이버 스트랭스 및 온 다이 터미네이션 스트랭스를 구현하기 위해 많은 수의 드라이버를 구비한다. 특히 120Ω 및 240Ω 드라이버의 경우 60Ω 드라이버에 비해 더 큰 면적을 차지하므로 반도체 장치의 면적 중 데이터 출력 드라이빙 회로가 차지하는 면적이 증가하여 레이아웃 마진을 감소시키는 문제점이 있 다.
본 발명은 레이아웃 면적을 감소시킬 수 있도록 한 반도체 장치의 데이터 출력 드라이빙 회로를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 입력된 온 다이 터미네이션 코드를 제어신호에 따라 쉬프팅시켜 출력하는 코드 변환부; 및 상기 코드 변환부에서 출력된 코드에 따라 임피던스가 변경되는 드라이버 블록을 구비함을 특징으로 한다.
본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 입력된 코드를 제어신호에 따라 가변시켜 출력하는 코드 변환부; 반도체 장치의 동작모드에 따라 드라이버 선택신호를 출력하는 제어부; 및 상기 드라이버 선택신호에 따라 전체 드라이버가 선택적으로 활성화되고 상기 코드 변환부에서 출력된 코드에 따라 일부 드라이버의 임피던스가 변경되는 드라이버 블록을 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 1차 코드를 제어신호에 따라 쉬프트시켜 2차 코드로서 출력하는 코드 변환부; 및 상기 제 1 코드를 입력받아 기설정된 임피던스를 구현하는 일반 드라이버와, 상기 2차 코드를 입력받아 적어도 두 종류 이상의 임피던스 구현이 가능한 가변 드라이버를 포함하는 드라이버 블록을 구비 함을 또 다른 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 도 4에 도시 된 바와 같이, 다중화부(200), 드라이버 블록(400), 제어부(500) 및 코드 변환부(600)를 구비한다.
상기 다중화부(200)는 클럭신호(RCLKDO, FCLKDO)와 병렬 2비트 데이터(RDO, FDO)를 입력 받아 직렬 1비트 데이터(UPDO, DNDO)를 출력하도록 구성된다.
상기 제어부(500)는 드라이버 스트랭스(Strength) 즉, 임피던스를 정하기 위해 확장 모드 레지스터 세트(EMRS: Extended Mode Register Set)에서 출력된 코드 신호(EMRS), 온 다이 터미네이션 인에이블 신호(ODTEN) 및 드라이버 오프 신호(DOFF)를 입력받아 드라이버 선택신호(PU<0:1>, PD<0:1>)를 출력하도록 구성된다.
상기 드라이버 블록(400)은 상기 드라이버 선택신호(PU<0:1>, PD<0:1>)에 따라 드라이버가 선택적으로 활성화되고, 온 다이 터미네이션 코드(PCODE<0:N-1>, NCODE<0:N-1>)와 상기 코드 변환부(600)에서 출력된 임피던스 변경 코드(PCODE<0:N+1>, NCODE<0:N+1>)에 따라 드라이버 임피던스가 변경되도록 구성된다.
상기 드라이버 블록(400)은 풀업 드라이버 블록(410) 및 풀다운 드라이버 블록(420)을 구비한다.
상기 풀업 드라이버 블록(410)은 한 쌍의 드라이버 즉, 상기 온 다이 터미네이션 코드(PCODE<0:N-1>)에 따라 온 다이 터미네이션 임피던스 구현이 가능한 일반 드라이버(DRV) 및 상기 임피던스 변경 코드(PCODE<0:N+1>)에 따라 임피던스 변경이 가능한 가변 드라이버(VDRV)를 구비한다.
상기 풀업 드라이버 블록(410)의 일반 드라이버(DRV)는 도 2의 구성과 동일하게 구성할 수 있다. 상기 풀업 드라이버 블록(410)의 가변 드라이버(VDRV)는 도 5에 도시 된 바와 같이, 프리 드라이버(PDRV) 및 메인 드라이버(MDRV)를 구비한다.
상기 프리 드라이버(PDRV)는 데이터(UPDO) 및 드라이버 선택신호(PU<1>)에 맞도록 임피던스 변경 코드(PCODE<0:7>)를 프리 드라이빙한 코드(UPCODE<0:7>)를 출력하도록 구성된다.
상기 메인 드라이버(MDRV)는 전원단과 연결된 8개의 트랜지스터(WP/8 ~ WP*16) 및 상기 8개의 트랜지스터(WP/8 ~ WP*16)와 데이터 출력단 사이에 연결된 8개의 저항(RP*128 ~ RP)으로 구성된다. 상기 도 5에 도시 된 트랜지스터(WP/8 ~ WP*16) 중에서 기본 폭을 갖는 트랜지스터가 WP이고, WP/8는 상기 WP에 비해 1/8의 폭을 가지는 트랜지스터이며, WP*16는 상기 WP에 비해 16배의 폭을 가지는 트랜지스터이다. 또한 도 5에 도시 된 저항(RP ~ RP*128) 중에서 기본 저항값을 갖는 저항이 RP이고, RP*128은 상기 RP에 비해 128배의 저항값을 갖는 저항이다. 상기 도 5에 도시 된 본 발명의 메인 드라이버(MDRV)는 종래의 메인 드라이버(MDRV)에 비해 2비트의 코드를 추가로 입력 받을 수 있도록 2개의 트랜지스터 및 저항을 추가함으로써 도 2의 60Ω, 120Ω 및 240Ω 드라이버를 모두 구현 가능하도록 설계되었다. 상기 60Ω, 120Ω 및 240Ω 드라이버를 살펴보면, 60Ω 드라이버에 입력되는 코드를 한 비트 쉬프트시킴에 따라 120Ω 드라이버를 구현할 수 있고, 상기 60Ω 드라 이버에 입력되는 코드를 두 비트 쉬프트시킴에 따라 240Ω 드라이버를 구현할 수 있다.
상기 풀다운 드라이버 블록(420)은 한 쌍의 드라이버 즉, 상기 온 다이 터미네이션 코드(NCODE<0:N-1>)에 따라 온 다이 터미네이션 임피던스 구현이 가능한 일반 드라이버(DRV) 및 상기 임피던스 변경 코드(NCODE<0:N+1>)에 따라 임피던스 변경이 가능한 가변 드라이버(VDRV)를 구비한다.
상기 풀다운 드라이버 블록(420)의 일반 드라이버(DRV)는 도 3의 구성과 동일하게 구성할 수 있다. 상기 풀다운 드라이버 블록(420)의 가변 드라이버(VDRV)는 도 6에 도시 된 바와 같이, 프리 드라이버(PDRV) 및 메인 드라이버(MDRV)를 구비한다.
상기 프리 드라이버(PDRV)는 데이터(DNDO) 및 드라이버 선택신호(PD<1>)에 맞도록 임피던스 변경 코드(NCODE<0:7>)를 프리 드라이빙한 코드(DNCODE<0:7>)를 출력하도록 구성된다.
상기 메인 드라이버(MDRV)는 전원단과 연결된 8개의 트랜지스터(WN/8 ~ WN*16) 및 상기 8개의 트랜지스터(WN/8 ~ WN*16)와 데이터 출력단 사이에 연결된 8개의 저항(RN*128 ~ RN)으로 구성된다. 상기 도 6에 도시 된 트랜지스터(WN/8 ~ WN*16) 중에서 기본 폭을 갖는 트랜지스터가 WN이고, WN/8는 상기 WN에 비해 1/8의 폭을 가지는 트랜지스터이며, WN*16는 상기 WN에 비해 16배의 폭을 가지는 트랜지스터이다. 또한 도 6에 도시 된 저항(RN ~ RN*128) 중에서 기본 저항값을 갖는 저항이 RN이고, RN*128은 상기 RN에 비해 128배의 저항값을 갖는 저항이다. 상기 도 6에 도시 된 본 발명의 메인 드라이버(MDRV)는 종래의 메인 드라이버(MDRV)에 비해 2비트의 코드를 추가로 입력 받을 수 있도록 2개의 트랜지스터 및 저항을 추가함으로써 도 3의 60Ω, 120Ω 및 240Ω 드라이버를 모두 구현 가능하도록 설계되었다. 상기 60Ω, 120Ω 및 240Ω 드라이버를 살펴보면, 60Ω 드라이버에 입력되는 코드를 한 비트 쉬프트시킴에 따라 120Ω 드라이버를 구현할 수 있고, 상기 60Ω 드라이버에 입력되는 코드를 두 비트 쉬프트시킴에 따라 240Ω 드라이버를 구현할 수 있다.
상기 코드 변환부(600)는 코드 즉, 데이터를 좌측 또는 우측으로 원하는 비트 만큼 이동시킬 수 있는 장치로서 많이 사용되고 있는 베렐 쉬프터(Barrel Shifter)로 구성할 수 있으며, 입력되는 온 다이 터미네이션 코드가 두 종류(PCODE<0:N-1>, NCODE<0:N-1>)이므로 베렐 쉬프터가 2개 구비된다. 상기 베렐 쉬프터의 구성은 도 7과 같다. 상기 베렐 쉬프터의 동작을 도 8을 참조하여 설명하면 다음과 같다. 즉, 제어신호(SHIFT<0:1>)에 따라 입력된 코드 신호를 쉬프트시켜 출력한다. 즉, 제어신호(SHIFT<0:1>)가 "00"일 때 CODE<0:7>(11010100)를 그대로 BCODE<0:7>(11010100)로 출력한다.
한편, 제어신호(SHIFT<0:1>)가 "01"일 때 상기 CODE<0:7>(11010100)를 1 비트 쉬프트시켜 BCODE<0:7>(01101010)로 출력하고, 제어신호(SHIFT<0:1>)가 "10"일 때 상기 CODE<0:7>(11010100)를 2 비트 쉬프트시켜 BCODE<0:7>(00110101)로 출력한다. 상기 제어신호(SHIFT<0:1>)는 확장 모드 레지스터 세트(EMRS: Extended Mode Register Set)의 레지스터값을 이용할 수 있다. 상기 CODE<2:7>는 온 다이 터미네 이션 코드(PCODE<0:N-1>, NCODE<0:N-1>)에 해당하며, BCODE<0:7>는 임피던스 변경 코드(PCODE<0:N+1>, NCODE<0:N+1>)에 해당한다.
이와 같이 구성된 본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로의 동작을 설명하면 다음과 같다.
다중화부(200)는 클럭신호(RCLKDO, FCLKDO)에 따라 병렬 2비트 데이터(RDO, FDO)를 직렬 1비트 데이터(UPDO, DNDO) 형태로 변환하여 출력한다.
확장 모드 레지스터 세트(EMRS: Extended Mode Register Set)에서 상기 드라이버 블록(400)의 스트랭스를 정하기 위한 코드 신호(EMRS)를 출력한다.
제어부(500)는 상기 온 다이 터미네이션 인에이블 신호(ODTEN) 및 상기 드라이버 오프신호(DOFF)에 따라 드라이버 블록(400)의 동작모드를 판단하고, 그에 맞도록 상기 드라이버 선택신호(PU<0:1>, PD<0:1>)를 출력한다.
반도체 장치의 데이터 입력 및 출력이 모두 이루어지지 않는 경우, 상기 드라이버 오프신호(DOFF)가 활성화되고 상기 온 다이 터미네이션 인에이블 신호(ODTEN)는 비활성화된다. 그에 따라 제어부(500)는 드라이버 선택신호(PU<0:1>, PD<0:1>)를 모두 비활성화시켜 상기 드라이버 블록(400)의 풀업 드라이버 블록(410) 및 풀다운 드라이버 블록(420)이 모두 동작하지 않도록 한다.
반도체 장치의 데이터 입력 동작이 이루어지는 경우, 상기 드라이버 오프신호(DOFF)는 비활성화되고, 온 다이 터미네이션 인에이블 신호(ODTEN)는 활성화된다. 그에 따라 제어부(500)는 상기 드라이버 블록(400)을 통해 온 다이 터미네이션 동작이 수행되도록 드라이버 선택신호(PU<0:1>, PD<0:1>) 중에서 드라이버 선택신 호(PU<0:1>) 만을 활성화시켜 상기 드라이버 블록(400)의 풀업 드라이버 블록(410)만 동작하도록 한다.
반도체 장치의 데이터 출력 동작이 이루어지는 경우, 상기 드라이버 오프신호(DOFF)와 온 다이 터미네이션 인에이블 신호(ODTEN)가 모두 비활성화된다. 그에 따라 제어부(500)는 상기 드라이버 블록(400)을 통해 데이터 출력 동작이 수행되도록 드라이버 선택신호(PU<0:1>, PD<0:1>)를 모두 활성화시켜 상기 드라이버 블록(400)의 풀업 드라이버 블록(410) 및 풀다운 드라이버 블록(420)이 모두 동작하도록 한다.
상기 드라이버 블록(400)의 일반 드라이버(DRV)는 온 다이 터미네이션 코드(PCODE<0:5>, NCODE<0:5>)에 따라 60Ω의 임피던스가 설정되고, 가변 드라이버(VDRV)는 임피던스 변경 코드(PCODE<0:7>, NCODE<0:7>)에 따라 60Ω, 120Ω 또는 240Ω 중에서 하나의 임피던스가 정해진다. 또한 상기 제어부(500)에서 출력된 드라이버 선택신호(PU<0:1>, PD<0:1>)에 따라 상기 일반 드라이버(DRV)와 가변 드라이버(VDRV) 중에서 활성화되는 드라이버를 선택함으로써, 상기 일반 드라이버(DRV)와 가변 드라이버(VDRV)의 임피던스 조합에 의해 최종적인 드라이빙 스트랭스가 정해진다. 상기 드라이버 블록(400)은 상기 최종적으로 정해진 드라이빙 스트랭스로 데이터(UPDO, DNDO)를 드라이빙하여 출력한다.
예를 들어, 스트랭스를 30Ω으로 구현하려면, 상기 드라이버 블록(400)의 일반 드라이버(DRV)와 가변 드라이버(VDRV)를 모두 활성화시키고, 상기 가변 드라이버(VDRV)의 임피던스를 60Ω으로 설정하면 된다. 도 8에 도시 된 바와 같이, 상기 코드 변환부(600)에 입력되는 제어신호(SHIFT<0:1>)를 "00"으로 입력하면, 상기 코드 변환부(600)에서 출력되는 임피던스 변경 코드(PCODE<0:7>, NCODE<0:7>)가 상기 가변 드라이버(VDRV)를 60Ω으로 설정한다. 상기 일반 드라이버(DRV)와 가변 드라이버(VDRV)의 임피던스가 모두 60Ω으로 설정되면, 저항의 병렬 연결 원리에 따라 1/(1/60 + 1/60) = 60/2 = 30Ω이 된다.
예를 들어, 스트랭스를 40Ω으로 구현하려면, 상기 드라이버 블록(400)의 일반 드라이버(DRV)와 가변 드라이버(VDRV)를 모두 활성화시키고, 상기 가변 드라이버(VDRV)의 임피던스를 120Ω으로 설정하면 된다. 도 8에 도시 된 바와 같이, 상기 코드 변환부(600)에 입력되는 제어신호(SHIFT<0:1>)를 "01"으로 입력하면, 상기 코드 변환부(600)에서 출력되는 임피던스 변경 코드(PCODE<0:7>, NCODE<0:7>)가 상기 가변 드라이버(VDRV)를 120Ω으로 변경한다. 상기 일반 드라이버(DRV)가 60Ω으로 설정되고, 가변 드라이버(VDRV)의 임피던스가 120Ω으로 설정되면, 저항의 병렬 연결 원리에 따라 1/(1/60 + 1/120) = 120/3 = 40Ω이 된다.
예를 들어, 스트랭스를 60Ω으로 구현하려면, 상기 드라이버 블록(400)의 일반 드라이버(DRV) 만을 활성화시키거나, 가변 드라이버(VDRV) 만을 활성화시키고 상기 가변 드라이버(VDRV)의 임피던스를 60Ω으로 설정하면 된다.
예를 들어, 스트랭스를 120Ω 또는 240Ω으로 구현하려면, 상기 드라이버 블록(400)의 가변 드라이버(VDRV) 만을 활성화시키고 상기 가변 드라이버(VDRV)의 임피던스를 240Ω으로 설정하면 된다. 도 8에 도시 된 바와 같이, 상기 코드 변환부(600)에 입력되는 제어신호(SHIFT<0:1>)를 "10"으로 입력하면, 상기 코드 변환 부(600)에서 출력되는 임피던스 변경 코드(PCODE<0:7>, NCODE<0:7>)가 상기 가변 드라이버(VDRV)를 240Ω으로 변경한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 장치의 데이터 출력 드라이빙 회로는 다음과 같은 효과가 있다.
첫째, 종래에 비해 훨씬 적은 수의 드라이버 만으로 다양한 드라이버 스트랭스 구현이 가능하므로 레이아웃 면적을 감소시킬 수 있다.
둘째, 다수의 드라이버를 구비함으로 인해 중복되는 저항성분과 트랜지스터 성분에서 발생되는 기생 커패시턴스를 줄일 수 있다.

Claims (20)

  1. 입력된 온 다이 터미네이션 코드를 제어신호에 따라 쉬프팅시켜 출력하는 코드 변환부; 및
    상기 코드 변환부에서 출력된 코드에 따라 임피던스가 변경되는 드라이버 블록을 구비하는 반도체 장치의 데이터 출력 드라이빙 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 드라이버 블록은
    임피던스 변경이 가능한 가변 드라이버를 적어도 하나 포함하는 드라이버 세트로 구성된 풀업 드라이버 블록, 및
    임피던스 변경이 가능한 가변 드라이버를 적어도 하나 포함하는 드라이버 세트로 구성된 풀다운 드라이버 블록을 구비하는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  4. 제 3 항에 있어서,
    상기 풀업 드라이버 블록 및 풀다운 드라이버 블록의 드라이버 세트는 각각 한 쌍의 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  5. 제 1 항에 있어서,
    상기 드라이버 블록의 드라이버들은 드라이버 선택신호에 따라 동작하며,
    상기 드라이버 블록의 드라이버들을 선택적으로 동작시키기 위해 상기 드라이버 선택신호를 생성하는 제어부를 더 구비하는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  6. 입력된 코드를 제어신호에 따라 가변시켜 출력하는 코드 변환부;
    반도체 장치의 동작모드에 따라 드라이버 선택신호를 출력하는 제어부; 및
    상기 드라이버 선택신호에 따라 전체 드라이버가 선택적으로 활성화되고 상기 코드 변환부에서 출력된 코드에 따라 일부 드라이버의 임피던스가 변경되는 드라이버 블록을 구비하는 반도체 장치의 데이터 출력 드라이빙 회로.
  7. 제 6 항에 있어서,
    상기 코드 변환부는 입력된 코드를 상기 제어신호에 따라 쉬프팅시키도록 구성됨을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  8. 제 6 항에 있어서,
    상기 코드 변환부에 입력되는 코드는 온 다이 터미네이션 코드인 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  9. 제 1 항 또는 제 6 항에 있어서,
    상기 코드 변환부는 베렐 쉬프터(Barrel Shifter)로 구성됨을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  10. 제 5 항 또는 제 6 항에 있어서,
    상기 제어부는 모드 레지스터 세트에 저장된 레지스터 값에 따라 상기 드라이버 선택신호를 생성하도록 구성됨을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  11. 제 6 항에 있어서,
    상기 드라이버 블록은
    임피던스 변경이 가능한 가변 드라이버를 적어도 하나 포함하는 드라이버 세트로 구성된 풀업 드라이버 블록, 및
    임피던스 변경이 가능한 가변 드라이버를 적어도 하나 포함하는 드라이버 세트로 구성된 풀다운 드라이버 블록을 구비하는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  12. 제 11 항에 있어서,
    상기 풀업 드라이버 블록 및 풀다운 드라이버 블록의 드라이버 세트는 각각 한 쌍의 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  13. 1차 코드를 제어신호에 따라 쉬프트시켜 2차 코드로서 출력하는 코드 변환부; 및
    상기 제 1 코드를 입력받아 기설정된 임피던스를 구현하는 일반 드라이버와,
    상기 2차 코드를 입력받아 적어도 두 종류 이상의 임피던스 구현이 가능한 가변 드라이버를 포함하는 드라이버 블록을 구비하는 반도체 장치의 데이터 출력 드라이빙 회로.
  14. 제 13 항에 있어서,
    상기 1차 코드는 온 다이 터미네이션 코드인 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  15. 제 13 항에 있어서,
    상기 코드 변환부는 베렐 쉬프터(Barrel Shifter)로 구성됨을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  16. 제 13 항에 있어서,
    상기 가변 드라이버는
    드라이버 선택여부에 따라 상기 코드 변환부에서 출력된 코드를 프리 드라이빙하여 출력하는 프리 드라이버, 및
    전원단과 연결된 복수개의 트랜지스터 및 상기 복수개의 트랜지스터와 데이터 출력단 사이에 연결된 복수개의 저항으로 구성되어, 상기 프리 드라이버에서 출력된 코드에 따라 임피던스가 변경되는 메인 드라이버를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  17. 제 16 항에 있어서,
    상기 복수개의 트랜지스터는 그 폭의 비율 범위가 1/8 ~ 16이며, 2배씩 증가하거나 1/2씩 감소한 폭을 갖는 트랜지스터 순으로 배치되는 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  18. 제 16 항에 있어서,
    상기 복수개의 저항은 그 저항값의 비율 범위가 1 ~ 128이며, 2배씩 증가하거나 1/2씩 감소한 저항값을 갖는 저항 순으로 배치되는 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  19. 제 17 항에 있어서,
    상기 일반 드라이버는
    전원단과 연결된 복수개의 트랜지스터를 구비하며, 상기 복수개의 트랜지스터의 폭의 비율 범위가 상기 가변 드라이버의 복수개의 트랜지스터의 폭의 비율 범위에 비해 좁은 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
  20. 제 18 항에 있어서,
    상기 일반 드라이버는
    데이터 출력단과 연결된 복수개의 저항을 구비하며, 상기 복수개의 저항의 저항값의 비율 범위가 상기 가변 드라이버의 복수개의 저항의 저항값의 비율 범위에 비해 좁은 것을 특징으로 하는 반도체 장치의 데이터 출력 드라이빙 회로.
KR1020070045448A 2007-05-10 2007-05-10 반도체 장치의 데이터 출력 드라이빙 회로 KR100930399B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070045448A KR100930399B1 (ko) 2007-05-10 2007-05-10 반도체 장치의 데이터 출력 드라이빙 회로
US11/959,401 US7906986B2 (en) 2007-05-10 2007-12-18 Data output driving circuit for a semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070045448A KR100930399B1 (ko) 2007-05-10 2007-05-10 반도체 장치의 데이터 출력 드라이빙 회로

Publications (2)

Publication Number Publication Date
KR20080099640A KR20080099640A (ko) 2008-11-13
KR100930399B1 true KR100930399B1 (ko) 2009-12-08

Family

ID=39968950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045448A KR100930399B1 (ko) 2007-05-10 2007-05-10 반도체 장치의 데이터 출력 드라이빙 회로

Country Status (2)

Country Link
US (1) US7906986B2 (ko)
KR (1) KR100930399B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
KR100762655B1 (ko) * 2005-08-12 2007-10-01 삼성전자주식회사 통신 시스템에서 데이터 전송 장치 및 방법
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
KR100907012B1 (ko) * 2007-12-27 2009-07-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
EP2524270A4 (en) * 2010-01-11 2016-06-01 Hewlett Packard Development Co SYSTEM COMPRISING A CONTROL CIRCUIT FOR ELECTRICAL SIGNALING AND OPTICAL SIGNALING
KR101053542B1 (ko) * 2010-04-12 2011-08-03 주식회사 하이닉스반도체 데이터 스트로브 신호 출력 드라이버
JP5635459B2 (ja) * 2011-07-11 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20140126614A1 (en) * 2012-11-08 2014-05-08 Broadcom Corporation System, method, and apparatus for digital pre-emphasis in low power serdes systems
US20150255143A1 (en) * 2014-03-05 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor device
US9553587B2 (en) * 2014-03-27 2017-01-24 SK Hynix Inc. Data output circuit of a semiconductor apparatus
KR102163263B1 (ko) * 2014-03-27 2020-10-12 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 회로
US9912498B2 (en) * 2015-03-05 2018-03-06 Micron Technology, Inc. Testing impedance adjustment
KR20210082766A (ko) * 2019-12-26 2021-07-06 에스케이하이닉스 주식회사 데이터 구동 회로
JP6890701B1 (ja) * 2020-05-19 2021-06-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． コードシフト算出回路およびコードシフト値の算出方法
KR20220066620A (ko) 2020-11-16 2022-05-24 에스케이하이닉스 주식회사 온 다이 터미네이션 회로, 그의 동작 방법, 및 반도체 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050100290A (ko) * 2004-04-13 2005-10-18 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
KR100464437B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100532426B1 (ko) 2003-03-25 2005-11-30 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP4086757B2 (ja) * 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
KR100515068B1 (ko) 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
US7020818B2 (en) * 2004-03-08 2006-03-28 Intel Corporation Method and apparatus for PVT controller for programmable on die termination
US7516281B2 (en) 2004-05-25 2009-04-07 Micron Technology, Inc. On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes
US7417452B1 (en) * 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050100290A (ko) * 2004-04-13 2005-10-18 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법

Also Published As

Publication number Publication date
US7906986B2 (en) 2011-03-15
US20080278192A1 (en) 2008-11-13
KR20080099640A (ko) 2008-11-13

Similar Documents

Publication Publication Date Title
KR100930399B1 (ko) 반도체 장치의 데이터 출력 드라이빙 회로
KR100907012B1 (ko) 반도체 장치의 데이터 출력 드라이빙 회로
JP5574722B2 (ja) データ出力回路
US7825682B1 (en) Techniques for providing adjustable on-chip termination impedance
KR100892337B1 (ko) 출력드라이버
KR100738961B1 (ko) 반도체 메모리의 출력 드라이빙 장치
US8717080B2 (en) Digital delay line driver
KR101045086B1 (ko) 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
US9722582B2 (en) Semiconductor device with output driver pre-emphasis scheme
US20060132179A1 (en) Low voltage differential signaling drivers including branches with series resistors
US9467145B2 (en) Data output circuit
KR100808598B1 (ko) 데이타 출력 드라이버
JP2010529759A5 (ko)
US7279937B2 (en) Programmable amplitude line driver
US20100097094A1 (en) Output circuit having variable output voltage swing level
US8975920B2 (en) Programmable transceiver circuit
CN107919148B (zh) 使用校准电路的输出电路以及包括其的半导体器件和系统
US20100073059A1 (en) Duty control circuit and semiconductor device having the same
KR20150134002A (ko) 반도체 장치
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
CN110390966B (zh) 终结电路、半导体器件及其操作方法
KR20110002304A (ko) 반도체 장치
KR20100103146A (ko) 반도체 메모리 장치의 임피던스 캘리브레이션 회로
US8638152B2 (en) Signal transmission circuits
US7521968B2 (en) Slew rate control for driver circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee