KR100892337B1 - 출력드라이버 - Google Patents

출력드라이버 Download PDF

Info

Publication number
KR100892337B1
KR100892337B1 KR1020070087097A KR20070087097A KR100892337B1 KR 100892337 B1 KR100892337 B1 KR 100892337B1 KR 1020070087097 A KR1020070087097 A KR 1020070087097A KR 20070087097 A KR20070087097 A KR 20070087097A KR 100892337 B1 KR100892337 B1 KR 100892337B1
Authority
KR
South Korea
Prior art keywords
pull
control signal
mode
data
driver
Prior art date
Application number
KR1020070087097A
Other languages
English (en)
Other versions
KR20090022059A (ko
Inventor
이형동
김동휘
양화용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070087097A priority Critical patent/KR100892337B1/ko
Priority to US12/165,154 priority patent/US7999579B2/en
Publication of KR20090022059A publication Critical patent/KR20090022059A/ko
Application granted granted Critical
Publication of KR100892337B1 publication Critical patent/KR100892337B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1054—Optical output buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 서로 다른 2가지 이상의 규격에 대응하는 출력드라이버에 관한 것으로, 본 발명에 따른 출력드라이버는, 출력할 데이터의 논리값과 타겟 저항값에 따라 풀업 제어신호와 풀다운 제어신호를 생성하며, 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호와 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 프리드라이버; 상기 풀업 제어신호에 응답하여 하이 데이터를 출력하는 풀업 드라이버; 및 상기 풀다운 제어신호에 응답하여 로우 데이터를 출력하는 풀다운 드라이버를 포함한다.
Figure R1020070087097
출력드라이버, 메모리장치, LVCMOS, POD

Description

출력드라이버{Output driver}
본 발명은 반도체장치 등에서 데이터(신호)를 칩 외부로 출력해주는 출력드라이버에 관한 것으로, 더욱 상세하게는 서로 다른 여러 가지의 규격에 대응하는 것이 가능한 출력드라이버에 관한 것이다.
반도체장치들은 반도체장치 내에 저장되어 있던 데이터나 연산된 결과를 칩 외부에 출력하기 위해서 출력드라이버를 사용한다. 반도체장치들은 제조된 후에 한가지 시스템에만 적용되는 것이 아니라 여러 가지의 다양한 시스템에 적용될 수 있으며, 이 경우 여러 가지의 시스템마다 인터페이스 규격이 다를 수 있다. 예를 들어 반도체 메모리장치 중 하나인 DRAM은 제조된 후에 POD(Pseudo Open Drain, JEDEC에 정의되어 있음)규격의 인터페이스를 사용하는 시스템에 적용될 수도 LVCMOS(Low Voltage CMOS, JEDEC에 정의되어 있음) 규격을 사용하는 시스템에 적용될 수도 있다.
이러한 경우 반도체 메모리장치는 두 가지의 출력드라이버(도 1, 도 4)를 구 비하게 되는데, 이하 두 가지의 출력드라이버에 대해 알아본다.
도 1은 POD규격의 인터페이스에 맞는 출력드라이버를 도시한 도면이다.
POD규격의 출력드라이버는, 프리드라이버(110), 풀업 드라이버(120), 및 풀다운 드라이버(130)를 포함하여 구성되며, POD규격에서는 데이터 입력을 위해 입/출력패드(DQ) 측에 터미네이션 저항부(140)를 더 구비한다.
프리드라이버(110)는 풀업 드라이버(120)와 풀다운 드라이버(130)를 제어해 데이터(DATA)를 출력하게 한다. 출력하고자하는 데이터(DATA)가 하이 데이터일 경우에는 풀업 드라이버(120)를 인에이블해 데이터(DATA)를 출력하게 하며, 출력하고자하는 데이터(DATA)가 로우 데이터일 경우에는 풀다운 드라이버(130)를 인에이블해 데이터를 출력하게 한다. 또한, 풀업 드라이버(120) 또는 풀다운 드라이버(130)가 인에이블 될 때 드라이버(120, 130)가 얼마의 저항값을 가질 것인지도 프리드라이버(110)에 의해 결정된다. 도면의 OUTEN 신호는 출력 드라이버의 인에이블 신호, DS(Driver Strength)는 드라이버(120, 130)가 가져야 하는 타겟(target) 저항값에 대한 정보, LVCMOS는 LVCMOS모드인지 POD모드인지를 구별해주는 신호에 해당한다.(인에이블시 LVCMOS 모드 디스에이블시 POD모드)
풀업 드라이버는(120) 내부에 병렬로 연결된 저항들을 포함하여 구성된다. 하이 데이터를 출력할 때 인에이블 되어, 출력패드(DQ)를 풀업으로 터미네이션(termination)시켜 하이 데이터를 출력한다. 인에이블의 여부 및 인에이블시 병렬저항 중 어느 저항이 온 될지는 프리드라이버(110)의 제어를 받아 결정된다.
풀다운 드라이버(130)는 내부에 병렬로 연결된 저항들을 포함하여 구성된다. 로우 데이터를 출력할 때 인에이블 되어, 출력노드(DQ)를 풀다운으로 터미네이션시켜 로우 데이터를 출력한다. 인에이블의 여부 및 인에이블시 병렬저항 중 어느 저항이 온 될지는 프리드라이버(110)의 제어를 받아 결정된다.
터미네이션 저항부(140)는 POD 규격의 인터페이스에서 데이터를 입력받을 때 온되어 입/출력패드(DQ)를 터미네이션하는 곳으로, 데이터의 입력에만 관계되는 것으로 출력드라이버의 구성요소는 아니다. POD 규격의 인터페이스에서는 데이터를 입력받을 때 터미네이션 저항부(140)를 온 시켜 신호의 스윙(swing)폭을 조절한 상태에서 데이터를 입력받는다.(이 부분은 도면에 미도시) 풀업 드라이버(120)도 입/출력 패드를 터미네이션하는 역할을 수행할 수 있기 때문에, 출력드라이버가 적용되는 시스템에 따라 풀업 드라이버(120)가 터미네이션 저항부(140)의 역할을 동시에 수행하는 경우도 있다.
도 2는 도 1의 풀업 드라이버(120)의 상세 구성도이다.
도면에 도시된 바와 같이, 풀업 드라이버(120)는 병렬 저항들을 포함해 구성되며, 병렬저항들은 프리드라이버로부터 출력되는 신호(A,B,C,D)의 제어를 받아 온/오프된다.
신호 A,B,C,D가 모두 (로우로)인에이블 되는 경우 병렬저항들(240Ω, 240Ω, 120Ω, 60Ω)의 합은 30Ω이 되고 그 결과 풀업 드라이버는 30Ω의 타겟 저항값을 만족시키게 된다. 타겟 저항값이 40Ω인 경우에는 신호 A,B만을 인에이블 하면 된다. 또한, 타겟 저항값이 50 Ω인 경우에는 신호 A,C를 인에이블하면 된다.
풀다운 드라이버(130)도 풀업 드라이버(120)와 마찬가지로 다수의 병렬저항 을 포함해 구성될 수 있다. 다만, 풀다운 드라이버(130)는 내부의 저항들이 풀업 드라이버와는 달리 NMOS트랜지스터들로 구성된다.
도 3은 도 1의 프리드라이버(110)의 상세 구성도이다.
도 3은 프리드라이버(110)에서 풀업 드라이버(120)를 제어하는 부분을 도시한 도면으로, 풀다운 드라이버(130)를 제어하는 부분은 생략되어 있다. 비록 도면에는 도시되어 있지 않지만 풀다운 드라이버(130)를 제어하는 부분은 일부 신호의 논리 상태가 반대가 되는 것을 제외하고는 도 3과 동일하게 구성될 수 있다.
그 동작을 보면 프리드라이버는 인에이블 신호(OUTEN)가 인에이블 되고, POD모드인 경우(LVCMOS신호 디스에이블) 동작한다. 도면의 30, 40, 50은 각각 타겟저항값이 30, 40, 50Ω일 때 인에이블 되는 신호이며, 도 1의 DS는 이들 신호를 묶어서 나타낸 것이다.
프리드라이버는 출력하고자 하는 데이터가 하이 이며 타겟 저항값이 30일때는 A,B,C,D신호를 모두 로우로 인에이블해 출력한다. 또한 출력하고자 하는 데이터가 하이 이며 타겟 저항값이 40일때는 A,B 신호를 인에이블해 출력한다. 또한, 출력하고자 하는 데이터가 하이 이며 타겟 저항값이 50일때는 A,C신호를 인에이블해 출력한다.
A,B,C,D 신호의 출력단에 있는 저항과 캐패시터는 RC딜레이를 이용 풀업 드라이버(120)를 구동하는 A,B,C,D 신호의 슬루율(slew rate)을 POD규격에 맞게 조절한다.
도 4는 LVCMOS규격의 인터페이스에 맞는 출력드라이버를 도시한 도면이다
LVCMOS규격의 출력드라이버는, 프리드라이버(410), 풀업 드라이버(420), 및 풀다운 드라이버(430)를 포함하여 구성되며, LVCMOS 규격에서는 데이터 입력시에 도 1과 같은 터미네이션 저항부(140)는 구비하지 않는다.
프리드라이버(410)는 풀업 드라이버(420)와 풀다운 드라이버(430)를 제어해 데이터(DATA)를 출력하게 한다. 출력하고자하는 데이터(DATA)가 하이 데이터일 경우에는 풀업 드라이버(420)를 인에이블해 데이터(DATA)를 출력하게 하며, 출력하고자하는 데이터(DATA)가 로우 데이터일 경우에는 풀다운 드라이버(430)를 인에이블해 데이터를 출력하게 한다. 또한, 풀업 드라이버(420) 또는 풀다운 드라이버(430)가 인에이블 될 때 드라이버(420, 430)가 얼마의 저항값을 가질 것인지도 프리드라이버(410)에 의해 결정된다. 도면의 OUTEN 신호는 출력드라이버의 인에이블 신호, DS(Driver Strength)는 드라이버(120, 130)가 가져야 하는 타겟(target) 저항값에 대한 정보, LVCMOS는 LVCMOS모드인지 POD모드인지를 구별해주는 신호에 해당한다.(인에이블시 LVCMOS모드 디스에이블시 POD모드)
풀업 드라이버는(420) 내부에 병렬로 연결된 저항들을 포함하여 구성된다. 하이 데이터를 출력할 때 인에이블 되어, 출력패드(DQ)를 풀업으로 터미네이션(termination)시켜 하이 데이터를 출력한다. 인에이블의 여부 및 인에이블시 병렬저항 중 어느 저항이 온 될지는 프리드라이버(410)의 제어를 받아 결정된다.
풀다운 드라이버(430)는 내부에 병렬로 연결된 저항들을 포함하여 구성된다. 로우 데이터를 출력할 때 인에이블 되어, 출력노드(DQ)를 풀다운으로 터미네이션시켜 로우 데이터를 출력한다. 인에이블의 여부 및 인에이블시 병렬저항 중 어느 저 항이 온 될지는 프리드라이버(410)의 제어를 받아 결정된다.
도 5는 도 4의 풀업 드라이버(420)의 상세 회로도이다.
도면에 도시된 바와 같이, 풀업 드라이버(420)는 병렬 저항들을 포함해 구성되며, 병렬저항들은 프리드라이버로부터 출력되는 신호(E, F)의 제어를 받아 온/오프된다.
신호 E, F가 모두 (로우로)인에이블 되는 경우 병렬저항들(60Ω, 60Ω)의 합은 30Ω이 되고 그 결과 풀업 드라이버는 30Ω의 타겟 저항값을 만족시키게 된다. 타겟 저항값이 60Ω인 경우에는 신호 E만을 인에이블 된다.
풀다운 드라이버(430)도 풀업 드라이버(420)와 마찬가지로 다수의 병렬저항을 포함해 구성될 수 있다. 다만, 풀다운 드라이버(430)는 내부의 저항들이 풀업 드라이버와는 달리 NMOS트랜지스터들로 구성된다.
도 6은 도 4의 프리드라이버(410)의 상세 회로도이다.
도 6은 프리드라이버(410)에서 풀업 드라이버(420)를 제어하는 부분을 도시한 도면으로, 풀다운 드라이버(430)를 제어하는 부분은 생략되어 있다. 비록 도면에는 도시되어 있지 않지만 풀다운 드라이버(430)를 제어하는 부분은 일부 신호의 논리 상태가 반대가 되는 것을 제외하고는 도 6과 동일하게 구성될 수 있다.
그 동작을 보면 프리드라이버(410)는 인에이블 신호(OUTEN)가 인에이블 되고, LVCMOS모드인 경우(LVCMOS신호 인에이블) 동작한다. 도면의 30은 타겟저항값이 30Ω일 때 인에이블 되는 신호이며, 도 4의 DS는 이 신호를 나타낸 것이다.
프리드라이버는 출력하고자 하는 데이터가 하이 이며 타겟 저항값이 30일때 는 E,F신호를 모두 로우로 인에이블해 출력한다. 또한 출력하고자 하는 데이터가 하이 이며 타겟 저항값이 60일때는 E 신호를 인에이블해 출력한다.
E,F 신호의 출력단에 있는 저항과 캐패시터는 RC딜레이를 이용 풀업 드라이버(420)를 구동하는 A,B,C,D 신호의 슬루율(slew rate)을 POD규격에 맞게 조절한다.
POD 규격과 LVCMOS 규격의 2가지 인터페이스(interface)에 대응하는 종래의 반도체 메모리장치는, 두 규격의 타겟(target) 저항값 및 슬루율(slew rate) 등의 규정이 달라 데이터 출력단(DQ)에 두 가지 규격의 출력드라이버(도1, 도4)를 모두 구비하게 된다. 이렇게 2가지의 출력드라이버를 구비하는 경우 메모리장치의 면적이 늘어나는 문제점이 있으며, 점점 IO(DQ핀)의 갯수가 늘어나는 추세에 있어서 이러한 구조는 더욱 문제가 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 2가지 이상의 규격의 인터페이스에 적용가능한 출력드라이버를 제공하고자 함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 출력드라이버는, 출력할 데이터의 논리값과 타겟 저항값에 따라 풀업 제어신호와 풀다운 제어신호를 생성하며, 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호와 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 프리드라이버; 상기 풀업 제어신호에 응답하여 하이 데이터를 출력하는 풀업 드라이버; 및 상기 풀다운 제어신호에 응답하여 로우 데이터를 출력하는 풀다운 드라이버를 포함한다.
또한, 상기 프리드라이버는, 상기 데이터가 하이 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀업 제어신호를 생성하는 풀업 제어신호 생성부; 상기 데이터가 로우 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀다운 제어신호를 생성하는 풀다운 제어신호 생성부; 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호의 슬루율을 조절해 출력하는 풀업 출력부; 및 제1모드이냐 제2모드이냐에 따라 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 풀다운 출력부를 포함할 수 있다.
본 발명은 어느 모드이냐에 따라 프리드라이버에서 신호의 슬루율을 조절하기 때문에, 서로 다른 인터페이스의 규격을 하나의 출력드라이버로 만족시킬 수 있다.
본 발명은 제1모드(예 POD모드)이냐 제2모드(예 LVCMOS모드)이냐에 따라 출력드라이버의 프리드라이버에서 신호의 슬루율을 조절한다. 따라서 하나의 출력드라이버로 여러가지 규격의 인터페이스 규정을 만족시키는 것이 가능하다.
그러므로 출력드라이버가 적용된 반도체 장치가 여러가지 규격의 인터페이스 규격을 지원하더라도 출력드라이버의 갯수를 늘릴 필요가 없어지고, 이는 출력드라이버가 적용된 반도체장치의 면적을 크게 줄이게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 7은 본 발명의 일실시예에 따른 출력드라이버의 구성도이다.
도면에 도시된 바와 같이, 출력드라이버는, 출력할 데이터(DATA)의 논리값과 타겟 저항값(DS)에 따라 풀업 제어신호(A, B, C, D)와 풀다운 제어신호(A', B', C', D')를 생성하며, 제1모드이냐 제2모드이냐에 따라 풀업 제어신호(A, B, C, D) 와 풀다운 제어신호(A', B', C', D')의 슬루율(slew rate)을 조절해 출력하는 프리드라이버(710); 풀업 제어신호(A, B, C, D)에 응답하여 하이 데이터를 출력하는 풀업 드라이버(720); 및 풀다운 제어신호(A', B', C', D')에 응답하여 로우 데이터를 출력하는 풀다운 드라이버(730)를 포함하여 구성된다.
프리드라이버(710)는 데이터(DATA)가 하이 데이터인 경우 타겟 저항값(DS)에 따라 인에이블 되는 풀업 제어신호(A, B, C, D)를 생성하는 풀업 제어신호 생성부(711); 데이터가 로우 데이터인 경우 타겟 저항값(DS)에 따라 인에이블 되는 풀다운 제어신호(A', B', C', D)를 생성하는 풀다운 제어신호 생성부(712); 제1모드이냐 제2모드이냐에 따라 풀업 제어신호(A, B, C, D)의 슬루율을 조절해 출력하는 풀업 출력부(713); 및 제1모드이냐 제2모드이냐에 따라 풀다운 제어신호(A', B', C', D')의 슬루율을 조절해 출력하는 풀다운 출력부(714)를 포함해 구성될 수 있다.
종래에는 반도체장치가 2 이상의 인터페이스 규격을 만족시키기 위해 2가지의 서로 다른 출력드라이버를 따로 구비했다. 그 이유는 각 인터페이스 규격에 따라 요구되는 신호의 슬루율 및 타겟 저항값이 다르기 때문이다. 본 발명은 프리드라이버가 제1모드이냐 제2모드이냐에 따라 신호의 슬루율을 조절하게 함으로써 출력드라이버가 서로 다른 인터페이스 규격에 대응 가능하게 한다. 두 인터페이스간의 타겟 저항값의 차이는 출력드라이버가 지원하는 타겟 저항값의 갯수를 늘리는 것으로 대응 가능하다.
제1모드와 제2모드는 출력드라이버가 서로 다른 인터페이스 규격을 준수하게 동작하는 모드를 의미한다. 이하, 제1모드는 출력드라이버가 POD(Pseude Open Drain) 인터페이스 규격을 준수하도록 동작하는 모드, 제2모드는 출력드라이버가 LVCMOS(Low Voltage CMOS) 인터페이스 규격을 준수하도록 동작하는 모드인 경우를 예를 들어 설명한다.
도면의 터미네이션 저항부(740)는 POD 인터페이스 규격에서 데이터를 입력받을 때 온 되어 입/출력 패드를 터미네이션 하는 곳으로, POD 모드에서는 터미네이션 저항부(740)가 온된 상태에서 데이터 입력회로(도면에 미도시)를 통해 데이터를 입력받게 된다. 이는 데이터의 출력 즉 출력 드라이버와 직접적인 관련이 있는 부분은 아니므로 더 이상의 상세한 설명은 생략하기로 한다.
도 8는 도 7의 풀업 드라이버(720)와 풀다운 드라이버(730)의 일실시예 구성도이다.
도면을 보면 풀업 드라이버(720)는 풀업 드라이버 제어신호(A, B, C, D)를 입력받아 온/오프되는 병렬저항들로 구성된 것을 확인할 수 있다. 도면에 도시된 풀업 드라이버는 30, 40, 50, 60Ω의 타겟 저항값을 가질 수 있다. 즉, 종래기술에서 예시한 POD규격이 요구하는 30, 40, 50Ω과 LVCMOS규격이 요구하는 30, 60Ω의 타겟 저항값에 모두 대응 가능하다.
상세하게 풀업 드라이버(720)는 신호 A,B,C,D가 모두 (로우로)인에이블 되는 경우 병렬저항들(240Ω, 240Ω, 120Ω, 60Ω)의 합은 30Ω이 되고 그 결과 풀업 드라이버는 30Ω의 타겟 저항값을 만족시키게 된다. 타겟 저항값이 40Ω인 경우에는 신호 A,B만을 인에이블 하면 된다. 또한, 타겟 저항값이 50 Ω인 경우에는 신호 A,C를 인에이블하면 된다. 그리고 신호 A만이 인에이블 되는 경우에는 60의 타겟 저항값을 만족시키게 된다.
즉, 풀업 드라이버(720)는 제어신호(A, B, C, D)에 의해 정해지는 저항값을 가지면서 출력노드(메모리장치에 적용되는 경우 DQ핀에 연결된 노드)를 풀업으로 터미네이션해 하이 데이터를 출력한다.
풀다운 드라이버(730)는 풀다운 드라이버 제어신호를 입력받아 온/오프되는 병렬저항들로 구성된다. 풀다운 드라이버는 출력노드(DQ)를 풀다운으로 터미네이션해야 하기 때문에 풀업 드라이버와는 달리 NMOS트랜지스터들로 구성된다.
풀다운 드라이버는 풀업 드라이버의 경우와 비슷하게, 신호 A',B',C',D'가 모두 (하이로)인에이블 되는 경우 병렬저항들(240Ω, 240Ω, 120Ω, 60Ω)의 합은 30Ω이 되고 그 결과 풀업 드라이버는 30Ω의 타겟 저항값을 만족시키게 된다. 타겟 저항값이 40Ω인 경우에는 신호 A',B'만을 인에이블 하면 된다. 또한, 타겟 저항값이 50 Ω인 경우에는 신호 A',C'를 인에이블하면 된다. 그리고 신호 A'만이 인에이블 되는 경우에는 60의 타겟 저항값을 만족시키게 된다.
즉, 풀다운 드라이버(730)는 제어신호(A', B', C', D')에 의해 정해지는 저항값을 가지면서 출력노드(메모리장치에 적용되는 경우 DQ핀에 연결된 노드)를 풀다운으로 터미네이션해 로우 데이터를 출력한다.
도 9는 프리드라이버(710) 내에서 풀업 드라이버(720)와 관련있는 부분인 풀업 제어신호 생성부(711)와 풀업출력부(713)를 도시한 도면이다.
풀업 제어신호 생성부(711)는 데이터가 하이 데이터인 경우, 타겟 저항 값(DS, 상세하게 도면의 30, 40, 50 신호를 의미)에 따라 인에이블 되는 풀업 제어신호(A, B, C, D)를 생성한다. 출력하려는 데이터가 하이 데이터이고 타겟 저항값이 30인 경우(도면의 신호 30 인에이블)에는 풀업 제어신호 A, B, C, D를 모두 로우로 인에이블해 풀업 드라이버(720)가 30의 저항값을 갖게 한다. 타겟 저항값이 40인 경우에는 풀업 제어신호 A, B를 로우로 인에이블 하고, 타겟이 50인 경우(도면의 신호 50 인에이블)에는 풀업 제어신호 A, C를 로우로 인에이블 하며, 타겟이 60인 경우(30, 40, 50 모두 디스에이블)에는 풀업 제어신호 A를 로우로 인에이블해 풀업 드라이버(720)가 각각 알맞은 저항값을 갖게 한다.
풀업 출력부(713)는 출력드라이버가 POD규격에 맞게 동작하는 모드인 제1모드인지 LVCMOS규격에 맞게 동작하는 모드인 제2모드인지에 따라 풀업 제어신호(A, B, C, D)의 슬루율을 조절한다. 슬루율은 풀업 제어신호(A, B, C, D)의 딜레이값을 변화시킴으로써 조절하는 것이 가능하며, 변화시키는 딜레이로 RC딜레이를 사용할 수 있다.
도면에 도시된 바와 같이, 풀업 출력부는 풀업 제어신호의 슬루율을 조절하기 위한 저항(R1~R8) 및 캐패시터(C1~C4)를 포함하며, 저항(R1~R8), 캐패시터(C1~C4)의 소자값을 제1모드이냐 제2모드이냐에 따라 변화시키기 위한 스위칭 수단(PG1~PG4)을 포함하여 구성된다. 스위칭 수단(PG1~PG4)으로는 일반적인 패스게이트가 사용될 수 있으며, 패스게이트는 LVCMOS모드(제1모드)에서 인에이블 되고 POD모드(제2모드)에서 디스에이블 되는 신호인 LVCMOS신호를 입력받아 온/오프됨으로써 소자값을 변경시킨다.
도면의 경우에는 스위칭수단(PG1~PG4)이 제1모드(LVCMOS신호 인에이블) 제2모드(LVCMOS신호 디스에이블)에 따라 온/오프되며 스위칭 수단(PG1~PG4) 양단의 저항들(R1~R8)을 개방 또는 단락시키며 소자값을 변경하는 경우를 도시하였다. 그러나 스위칭수단(PG1~PG4)이 온/오프되며 저항(R1~R8)의 소자값만을 또는 캐패시터(C1~C4)의 소자값만을 변화시키게 또는 저항(R1~R8)과 캐패시터(C1~C4)의 소자값 모두를 변화시키게 구성하는 등 여러 가지의 형태로 RC딜레이값을 변화시키게 실시될 수 있음은 당연하다.
도 10은 프리드라이버(710) 내에서 풀다운 드라이버(730)와 관련있는 부분인 풀다운 제어신호 생성부(712)와 풀다운 출력부(714)를 도시한 도면이다.
풀다운 제어신호 생성부(712)는 데이터가 로우 데이터인 경우, 타겟 저항값(DS, 상세하게 도면의 30, 40, 50 신호를 의미)에 따라 인에이블 되는 풀다운 제어신호(A', B', C', D')를 생성한다. 출력하려는 데이터가 로우 데이터이고 타겟 저항값이 30인 경우(도면의 신호 30 인에이블)에는 풀다운 제어신호 A', B', C', D'를 모두 하이로 인에이블해 풀다운 드라이버(730)가 30의 저항값을 갖게 한다. 타겟 저항값이 40인 경우에는 풀다운 제어신호 A', B'를 하이로 인에이블 하고, 타겟이 50인 경우(도면의 신호 50 인에이블)에는 풀다운 제어신호 A', C'를 하이로 인에이블 하며, 타겟이 60인 경우(30, 40, 50 모두 디스에이블)에는 풀다운 제어신호 A'를 하이로 인에이블해 풀업 드라이버(720)가 각각 알맞은 저항값을 갖게 한다.
즉, 풀다운 제어신호 생성부(712)는 기본적으로 풀업 제어신호 생성부(711) 와 동일하지만 출력하려는 데이터가 로우 데이터 일 때 풀다운 제어신호(A', B', C', D')를 하이로 인에이블해 출력한다는 점이 상이하다.
풀다운 출력부(714)는 출력드라이버가 POD규격에 맞게 동작하는 모드인 제1모드인지 LVCMOS규격에 맞게 동작하는 모드인 제2모드인지에 따라 풀다운 제어신호(A', B', C', D')의 슬루율을 조절한다. 슬루율은 풀다운 제어신호(A', B', C', D')의 딜레이값을 변화시킴으로써 조절하는 것이 가능하며, 변화시키는 딜레이로 RC딜레이를 사용할 수 있다.
풀다운 출력부(714)는 슬루율을 조절하는 대상이 풀다운 제어신호(A' ,B' ,C' ,D')라는 점만이 풀업 출력부(713)와 다를 뿐 기본적으로는 풀업 출력부(713)와 동일하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
상술한, 본 발명에 따른 출력드라이버는 제1모드이냐 제2모드이냐에 따라 자체적으로 슬루율을 조절하는 것이 가능하다. 따라서 한가지의 출력드라이버를 서로 다른 슬루율 규정을 가진 인터페이스에 적용하는 것이 가능해지며, 이는 출력드라이버를 포함하는 반도체장치의 면적을 크게 줄여준다는 장점이 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상기 실시예에서는 제1모드 제2모드에 따라 출력드라이버가 슬루율을 조절하는 경우를 예로 들었지만, 제3, 제4의 모드에 따라 출력드라이버가 슬루율을 조절하게 설계할 수 있음은 당연하다.
도 1은 POD규격의 인터페이스에 맞는 출력드라이버를 도시한 도면.
도 2는 도 1의 풀업 드라이버(120)의 상세 구성도.
도 3은 도 1의 프리드라이버(110)의 상세 구성도.
도 4는 LVCMOS규격의 인터페이스에 맞는 출력드라이버를 도시한 도면.
도 5는 도 4의 풀업 드라이버(420)의 상세 회로도.
도 6은 도 4의 프리드라이버(410)의 상세 회로도.
도 7은 본 발명의 일실시예에 따른 출력드라이버의 구성도.
도 8는 도 7의 풀업 드라이버(720)와 풀다운 드라이버(730)의 일실시예 구성도.
도 9는 프리드라이버(710) 내에서 풀업 드라이버(720)와 관련있는 부분인 풀업 제어신호 생성부(711)와 풀업출력부(713)를 도시한 도면.
도 10은 프리드라이버(710) 내에서 풀다운 드라이버(730)와 관련있는 부분인 풀다운 제어신호 생성부(712)와 풀다운 출력부(714)를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명.
710: 프리드라이버 720: 풀업 드라이버
730: 풀다운 드라이버

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 출력할 데이터의 논리값과 타겟 저항값에 따라 풀업 제어신호와 풀다운 제어신호를 생성하며, 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호와 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 프리드라이버;
    상기 풀업 제어신호에 응답하여 하이 데이터를 출력하는 풀업 드라이버; 및
    상기 풀다운 제어신호에 응답하여 로우 데이터를 출력하는 풀다운 드라이버를 포함하고,
    상기 프리드라이버는
    상기 데이터가 하이 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀업 제어신호를 생성하는 풀업 제어신호 생성부;
    상기 데이터가 로우 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀다운 제어신호를 생성하는 풀다운 제어신호 생성부;
    제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호의 슬루율을 조절해 출력하는 풀업 출력부; 및
    제1모드이냐 제2모드이냐에 따라 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 풀다운 출력부를 포함하고,
    상기 풀업 출력부는
    상기 풀업 제어신호의 슬루율을 조절하기 위한 저항 및 캐패시터를 포함하며,
    상기 저항의 소자값은 제1모드이냐 제2모드이냐에 따라 온/오프되는 스위칭수단에 의해 조절되는 것을 특징으로 하는 출력드라이버.
  7. 출력할 데이터의 논리값과 타겟 저항값에 따라 풀업 제어신호와 풀다운 제어신호를 생성하며, 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호와 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 프리드라이버;
    상기 풀업 제어신호에 응답하여 하이 데이터를 출력하는 풀업 드라이버; 및
    상기 풀다운 제어신호에 응답하여 로우 데이터를 출력하는 풀다운 드라이버를 포함하고,
    상기 프리드라이버는
    상기 데이터가 하이 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀업 제어신호를 생성하는 풀업 제어신호 생성부;
    상기 데이터가 로우 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀다운 제어신호를 생성하는 풀다운 제어신호 생성부;
    제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호의 슬루율을 조절해 출력하는 풀업 출력부; 및
    제1모드이냐 제2모드이냐에 따라 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 풀다운 출력부를 포함하고,
    상기 풀업 출력부는
    상기 풀업 제어신호의 슬루율을 조절하기 위한 저항 및 캐패시터를 포함하며,
    상기 캐패시터의 소자값은 제1모드이냐 제2모드이냐에 따라 온/오프되는 스위칭수단에 의해 조절되는 것을 특징으로 하는 출력드라이버.
  8. 출력할 데이터의 논리값과 타겟 저항값에 따라 풀업 제어신호와 풀다운 제어신호를 생성하며, 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호와 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 프리드라이버;
    상기 풀업 제어신호에 응답하여 하이 데이터를 출력하는 풀업 드라이버; 및
    상기 풀다운 제어신호에 응답하여 로우 데이터를 출력하는 풀다운 드라이버를 포함하고,
    상기 프리드라이버는
    상기 데이터가 하이 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀업 제어신호를 생성하는 풀업 제어신호 생성부;
    상기 데이터가 로우 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀다운 제어신호를 생성하는 풀다운 제어신호 생성부;
    제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호의 슬루율을 조절해 출력하는 풀업 출력부; 및
    제1모드이냐 제2모드이냐에 따라 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 풀다운 출력부를 포함하고,
    상기 풀다운 출력부는
    상기 풀다운 제어신호의 슬루율을 조절하기 위한 저항 및 캐패시터를 포함하며,
    상기 저항의 소자값은 제1모드이냐 제2모드이냐에 따라 온/오프되는 스위칭수단에 의해 조절되는 것을 특징으로 하는 출력드라이버.
  9. 출력할 데이터의 논리값과 타겟 저항값에 따라 풀업 제어신호와 풀다운 제어신호를 생성하며, 제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호와 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 프리드라이버;
    상기 풀업 제어신호에 응답하여 하이 데이터를 출력하는 풀업 드라이버; 및
    상기 풀다운 제어신호에 응답하여 로우 데이터를 출력하는 풀다운 드라이버를 포함하고,
    상기 프리드라이버는
    상기 데이터가 하이 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀업 제어신호를 생성하는 풀업 제어신호 생성부;
    상기 데이터가 로우 데이터인 경우 타겟 저항값에 따라 인에이블 되는 풀다운 제어신호를 생성하는 풀다운 제어신호 생성부;
    제1모드이냐 제2모드이냐에 따라 상기 풀업 제어신호의 슬루율을 조절해 출력하는 풀업 출력부; 및
    제1모드이냐 제2모드이냐에 따라 상기 풀다운 제어신호의 슬루율을 조절해 출력하는 풀다운 출력부를 포함하고,
    상기 풀다운 출력부는
    상기 풀다운 제어신호의 슬루율을 조절하기 위한 저항 및 캐패시터를 포함하며,
    상기 캐패시터의 소자값은 제1모드이냐 제2모드이냐에 따라 온/오프되는 스위칭수단에 의해 조절되는 것을 특징으로 하는 출력드라이버.
  10. 제 6항에 있어서,
    상기 제1모드는 상기 출력드라이버가 POD(PSEUDO OPEN DRAIN) 규격에 맞게 동작하는 모드이며,
    상기 제2모드는 상기 출력드라이버가 LVCMOS(Low Voltage CMOS) 규격에 맞게 동작하는 모드인 것을 특징으로 하는 출력드라이버.
  11. 제 10항에 있어서,
    상기 풀업 드라이버는 칩외부로 연결되어 있는 데이터 출력노드를 풀업으로 터미네이션해 하이 데이터를 출력하며,
    상기 풀다운 드라이버는 상기 데이터 출력노드를 풀다운으로 터미네이션해 로우 데이터를 출력하는 것을 특징으로 하는 출력드라이버.
  12. 제 11항에 있어서,
    상기 출력드라이버는 반도체 메모리장치에 적용되며,
    상기 출력노드는 반도체 메모리장치의 DQ핀에 연결된 노드인 것을 특징으로 하는 출력드라이버.
KR1020070087097A 2007-08-29 2007-08-29 출력드라이버 KR100892337B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070087097A KR100892337B1 (ko) 2007-08-29 2007-08-29 출력드라이버
US12/165,154 US7999579B2 (en) 2007-08-29 2008-06-30 Output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087097A KR100892337B1 (ko) 2007-08-29 2007-08-29 출력드라이버

Publications (2)

Publication Number Publication Date
KR20090022059A KR20090022059A (ko) 2009-03-04
KR100892337B1 true KR100892337B1 (ko) 2009-04-08

Family

ID=40407252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087097A KR100892337B1 (ko) 2007-08-29 2007-08-29 출력드라이버

Country Status (2)

Country Link
US (1) US7999579B2 (ko)
KR (1) KR100892337B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391088B2 (en) 2010-11-09 2013-03-05 Samsung Electronics Co., Ltd. Pseudo-open drain type output driver having de-emphasis function, semiconductor memory device, and control method thereof
US11502881B2 (en) 2017-08-07 2022-11-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US11606229B2 (en) 2017-08-07 2023-03-14 Micron Technology, Inc. Method to vertically align multi-level cell
US11902060B2 (en) 2017-08-07 2024-02-13 Micron Technology, Inc. Programmable channel equalization for multi-level signaling

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471602B2 (en) * 2010-04-30 2013-06-25 SK Hynix Inc. Output driver and semiconductor apparatus having the same
KR101151102B1 (ko) 2010-10-26 2012-06-01 에스케이하이닉스 주식회사 데이터 출력 드라이버 및 이를 구비한 집적 회로
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8618843B2 (en) * 2011-12-21 2013-12-31 Ati Technologies Ulc High speed serial input/output bus voltage mode driver with tunable amplitude and resistance
US9306563B2 (en) * 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
US10277441B2 (en) * 2017-08-07 2019-04-30 Micron Technology, Inc. Uniformity between levels of a multi-level signal
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
KR102600000B1 (ko) 2018-08-06 2023-11-08 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템
KR20220006851A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치
CN114189239B (zh) * 2021-12-08 2023-04-18 上海爻火微电子有限公司 接口电路、信号传输电路与电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037803A (en) * 1997-12-12 2000-03-14 Micron Electronics, Inc. Integrated circuit having two modes of I/O pad termination
JP2002367376A (ja) 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置
KR20040010288A (ko) * 2002-07-22 2004-01-31 엔이씨 일렉트로닉스 코포레이션 2 개의 전송 모드를 갖는 데이터 전송 회로 및 데이터전송 방법
KR20050088862A (ko) * 2004-03-03 2005-09-07 주식회사 하이닉스반도체 슬루 레이트가 제어된 반도체 소자의 출력 드라이버

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653878B2 (en) * 2001-09-24 2003-11-25 Microchip Technology Inc. Low-power output controlled circuit
TWI236259B (en) * 2003-12-04 2005-07-11 Via Tech Inc Precise slew rate control line driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037803A (en) * 1997-12-12 2000-03-14 Micron Electronics, Inc. Integrated circuit having two modes of I/O pad termination
JP2002367376A (ja) 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置
KR20040010288A (ko) * 2002-07-22 2004-01-31 엔이씨 일렉트로닉스 코포레이션 2 개의 전송 모드를 갖는 데이터 전송 회로 및 데이터전송 방법
KR20050088862A (ko) * 2004-03-03 2005-09-07 주식회사 하이닉스반도체 슬루 레이트가 제어된 반도체 소자의 출력 드라이버

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391088B2 (en) 2010-11-09 2013-03-05 Samsung Electronics Co., Ltd. Pseudo-open drain type output driver having de-emphasis function, semiconductor memory device, and control method thereof
US11502881B2 (en) 2017-08-07 2022-11-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US11606229B2 (en) 2017-08-07 2023-03-14 Micron Technology, Inc. Method to vertically align multi-level cell
US11902060B2 (en) 2017-08-07 2024-02-13 Micron Technology, Inc. Programmable channel equalization for multi-level signaling

Also Published As

Publication number Publication date
US7999579B2 (en) 2011-08-16
US20090059712A1 (en) 2009-03-05
KR20090022059A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
KR100892337B1 (ko) 출력드라이버
US6218858B1 (en) Programmable input/output circuit for FPGA for use in TTL, GTL, GTLP, LVPECL and LVDS circuits
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US8717080B2 (en) Digital delay line driver
KR100904482B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
CN101779373A (zh) 用于输入/输出缓冲器的动态阻抗控制
KR20090114630A (ko) 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법
KR101006090B1 (ko) 반도체 메모리 장치
US20080054969A2 (en) Output driver with slew rate control
KR20080038773A (ko) 적은 전류를 소모하는 온 다이 터미네이션 장치.
US20060158224A1 (en) Output driver with feedback slew rate control
CN107919148B (zh) 使用校准电路的输出电路以及包括其的半导体器件和系统
US20150280712A1 (en) Data output circuit of semiconductor apparatus
US9362912B2 (en) Data output circuit of semiconductor apparatus
KR20110131368A (ko) 반도체 장치
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US7148725B1 (en) Voltage clamp
EP2464009B1 (en) Differential signal termination circuit
US6366520B1 (en) Method and system for controlling the slew rate of signals generated by open drain driver circuits
CN114826840A (zh) 用于预加重控制的设备和方法
CN114598316A (zh) 输出入模块
US10693436B2 (en) Impedance adjusting circuit and integrated circuit including the same
KR20110096845A (ko) 캘리브레이션 회로
US6552568B2 (en) Level shifter circuit for level adjustment
KR20100003029A (ko) 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee