CN114189239B

CN114189239B - 接口电路、信号传输电路与电子设备

Info

Publication number: CN114189239B
Application number: CN202111495991.1A
Authority: CN
Inventors: 罗勇进
Original assignee: Shanghai Yaohuo Microelectronics Co Ltd
Current assignee: Shanghai Yaohuo Microelectronics Co Ltd
Priority date: 2021-12-08
Filing date: 2021-12-08
Publication date: 2023-04-18
Anticipated expiration: 2041-12-08
Also published as: CN114189239A

Abstract

本发明提供了一种接口电路、信号传输电路与电子设备，其中的控制单元被配置为：在所述目标引脚需要输出高电平的输出信号时，控制所述第二通断单元、所述第一通断单元关断；在所述目标引脚需要输出低电平的逻辑状态信号时，控制所述第二通断单元导通，所述第一通断单元关断；在所述目标引脚需要输出低电平的数字通信信号时，控制所述第一通断单元导通，所述第二通断单元关断；其中的反馈单元能够：在所述目标引脚获取到高电平的输入信号时，响应于所述高电平的输入信号而向所述控制单元反馈第一信号；在所述目标引脚获取到低电平的输入信号时，响应于所述低电平的输入信号而向所述控制单元反馈第二信号。

Description

接口电路、信号传输电路与电子设备

技术领域

本发明涉及信号传输领域，尤其涉及一种接口电路、信号传输电路与电子设备。

背景技术

随着电子设备(例如真无线蓝牙耳机(TWS)、穿戴手表/手环、智能眼镜、物联网小设备等)的兴起，此类电子设备越来越希望内部芯片的尺寸尽量的小，对于小尺寸芯片，考虑到管脚间距不能更小比如晶圆级封装的芯片的管脚间距通常最小也就0.35mm了，因而实现芯片所有功能而需要的管脚数量成为了制约芯片面积的关键因素。

在电子设备的接口电路中，需要使用多个引脚(两个甚至更多引脚)实现数字通信(即数字通信信号的输入、输出)、逻辑控制信号的输入、逻辑状态信号的输出，可见，其中引脚数量较多，制约了芯片面积。

发明内容

本发明提供一种接口电路、信号传输电路与电子设备，以解决引脚数量较多，制约了芯片面积的问题。

根据本发明的第一方面，提供了一种接口电路，包括：目标引脚、上拉单元、第二通断单元、第一通断单元、控制单元与反馈单元；所述第二通断单元所形成的阻抗高于所述第一通断单元所形成的阻抗；

所述上拉单元连接于所述目标引脚与电压源之间，所述目标引脚还通过所述第二通断单元接地，所述第二通断单元的控制端连接所述控制单元，所述反馈单元连接于所述目标引脚与所述控制单元之间；所述第一通断单元连接于所述目标引脚与地之间，所述第一通断单元的控制端连接所述控制单元；

所述控制单元被配置为：

在所述目标引脚需要输出高电平的输出信号时，控制所述第二通断单元、所述第一通断单元关断；所述高电平的输出信号指：需经所述目标引脚输出至外部的高电平的逻辑状态信号或数字通信信号；

在所述目标引脚需要输出低电平的逻辑状态信号时，控制所述第二通断单元导通；

在所述目标引脚需要输出低电平的数字通信信号时，控制所述第一通断单元导通，所述第二通断单元关断；

所述反馈单元能够：

在所述目标引脚获取到高电平的输入信号时，响应于所述高电平的输入信号而向所述控制单元反馈第一信号；

在所述目标引脚获取到低电平的输入信号时，响应于所述低电平的输入信号而向所述控制单元反馈第二信号；

其中，所述输入信号指：外部输入至所述目标引脚的逻辑控制信号或数字通信信号。

可选的，所述电压源为可变电压源，所述上拉单元包括电流源，所述可变电压源的电压变化区间高于所述逻辑状态信号的高电平参考电压，所述可变电压源通过所述电流源连接所述目标引脚。

可选的，所述上拉单元包括上拉开关、上拉电阻、电压维持子单元，所述上拉开关的第一端连接所述电压源，所述上拉开关的第二端通过所述电压维持子单元连接所述上拉电阻的第一端，所述上拉电阻的第二端连接所述目标引脚，所述上拉开关的控制端连接所述控制单元；

所述控制单元还被配置为：在所述目标引脚需要传输所述数字通信信号时，控制所述上拉开关导通；

所述电压维持子单元被配置为：在所述上拉开关导通时，将所述上拉电阻的第一端的电压维持在目标电压。

所述电压维持子单元包括调压晶体管、调压电阻与稳压器；

所述调压晶体管的第一端连接所述上拉开关的第二端，所述调压晶体管的第二端连接所述上拉电阻的第一端，所述调压晶体管的控制端通过所述调压电阻连接所述电压源，还通过所述稳压器接地。

可选的，所述反馈单元包括比较器，所述比较器的第一输入端连接所述目标引脚，所述比较器的第二输入端接入基准电压，所述比较器的输出端连接所述控制单元；所述基准电压被配置为能够区分出所述逻辑控制信号和/或所述数字通信信号为高电平还是低电平。

可选的，所述第二通断单元包括第二下拉开关，所述第二下拉开关的第一端直接或间接连接所述目标引脚，所述第二下拉开关的第二端直接或间接接地，所述第二下拉开关的控制端连接所述控制单元。

可选的，所述第二通断单元还包括电阻，所述第二下拉开关的第一端经所述电阻连接所述目标引脚。

可选的，所述第一通断单元包括第一下拉开关，所述第一下拉开关的第一端连接所述目标引脚，所述第一下拉开关的第二端接地，所述第一下拉开关的控制端连接所述控制单元。

可选的，所述控制单元还被配置为：

通过控制所述第一通断单元导通指定时长，在所述目标引脚输出承认信号，所述承认信号表征了所述控制单元已接收完指定的数字通信信号或发送完指定的数字通信信号。

根据本发明的第二方面，提供了一种信号传输电路，包括第一方面及其可选方案涉及的接口电路。

可选的，所述的信号传输电路，还包括缓冲单元、驱动单元与操控开关；所述缓冲单元连接所述目标引脚，以形成所述数字通信信号与所述逻辑控制信号的输入通道，所述驱动单元连接所述目标引脚，以形成所述逻辑状态信号与所述数字通信信号的输出通道，所述目标引脚还经所述操控开关接地。

根据本发明的第三方面，提供了一种电子设备，包括第一方面及其可选方案的接口电路，第二方面的信号传输电路。

本发明提供的接口电路、信号传输电路与电子设备中，可通过第二通断单元、第一通断单元的关断而实现目标引脚在接口电路内的上拉，从而实现高电平的逻辑状态信号、数字通信信号的输出，通过第一通断单元的导通、第二通断单元的关断而实现目标引脚的一种下拉，进而满足低电平的逻辑状态信号的传输需求，还通过第二通断单元的导通，第一通断单元的关断而实现目标引脚的另一种下拉，进而满足数字通信信号的传输需求。可见，本发明通过目标引脚兼而实现了数字通信信号、逻辑状态信号与逻辑控制信号三种信号的传输，有效节约了引脚数量，有利于节约芯片的面积。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中接口电路的构造示意图；

图2是本发明一实施例中信号传输电路的构造示意图；

图3是本发明另一实施例中信号传输电路的构造示意图；

图4是本发明再一实施例中信号传输电路的构造示意图；

图5是本发明又一实施例中信号传输电路的构造示意图。

附图标记说明：

1-接口电路；

11-第一通断单元；

12-第二通断单元；

13-反馈单元；

14-控制单元；

15-上拉单元；

151-电压维持子单元；

2-驱动单元；

3-缓冲单元；

ISRC-电流源；

K1-上拉开关；

R1-电阻；

R2-上拉电阻；

R3-调节电阻；

N1-第一下拉开关；

N2-第二下拉开关；

N3-上拉开关；

C1-比较器；

Key-操控开关；

DR-驱动器；

BUF-缓冲器；

Z1-稳压二极管。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。

在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

请参考图1，接口电路1，包括：目标引脚(即STACMD引脚)、上拉单元15、形成指定阻抗的第二通断单元12、第一通断单元11、控制单元14与反馈单元13。

所述第二通断单元12所形成的阻抗高于所述第一通断单元11所形成的阻抗，第二通断单元12的阻抗，可以为配合于上拉单元而实现所需信号(例如低电平的逻辑状态信号)的任意阻值，第二通断单元12与第一通断单元11可通过开关器件实现，也可通过电阻与开关器件的组合实现，还可通过多个开关器件的组合实现。基于第二通断单元与第一通断单元的阻抗差异，可实现两种不同的下拉后的电压，从而满足不同信号的传输需求。

所述上拉单元15连接于所述目标引脚(即STACMD脚)与电压源VDD之间，所述目标引脚(即STACMD脚)还通过所述第二通断单元12接地，所述第二通断单元12的控制端(例如第二下拉开关N2的栅极)连接所述控制单元14，所述反馈单元13连接于所述目标引脚(即STACMD脚)与所述控制单元14之间；所述第一通断单元11连接于所述目标引脚(即STACMD脚)与地之间。

所述控制单元14被配置为：

在所述目标引脚需要输出高电平的输出信号时，控制所述第二通断单元、所述第一通断单元关断，进而，通过控制所述第二通断单元、所述第一通断单元关断，在所述目标引脚输出高电平的输出信号；此时，目标引脚(即STACMD脚)即被上拉至电压源VDD，对应的，所述高电平的输出信号指：需经所述目标引脚输出至外部的高电平的逻辑状态信号或数字通信信号。

所述控制单元14还被配置为：

在所述目标引脚需要输出低电平的逻辑状态信号时，控制所述第二通断单元导通，所述第一通断单元关断，进而，通过控制所述第二通断单元导通，所述第一通断单元关断，在所述目标引脚输出低电平的逻辑状态信号，此时，目标引脚(即STACMD脚)即被下拉至第二通断单元12的连接目标引脚的一端的电压，此时，该电压可被识别为低电平的逻辑状态信号。进而，第二通断单元12所形成的阻抗可根据该需求而进行电路设计与器件选型。

所述控制单元14还被配置为：

在所述目标引脚需要输出低电平的数字通信信号时，控制所述第一通断单元导通，所述第二通断单元关断；进而，通过控制所述第一通断单元导通，所述第二通断单元关断，在所述目标引脚输出低电平的数字通信信号；此时，该电压可被识别为低电平的数字通信信号，满足数字通信信号的传输需求。

通过控制单元14以上的控制过程，可实现高电平、低电平的逻辑状态信号与数字通信信号的输出。

所述反馈单元13能够：

在所述目标引脚获取到高电平的输入信号时，响应于所述高电平的输入信号而向所述控制单元反馈第一信号；在所述目标引脚获取到低电平的输入信号时，响应于所述低电平的输入信号而向所述控制单元反馈第二信号。

同时，以上第一信号、第二信号的输出可在第二通断单元、第一通断单元均导通时实现，也可在第二通断单元、第一通断单元任意之一导通时实现，还可在第二通断单元、第一通断单元均关断时实现，不论哪种情形，进而，可通过对第二通断单元、上拉单元等的电路搭建、器件选型来实现该功能。同时，本发明也不排除反馈单元13仅在部分情形下才被触发工作的实施方式，只要反馈单元13能实现以上功能，均不脱离本发明实施例的范围。

通过反馈单元13以及其他电路器件的以上的控制过程，可实现高电平、低电平的逻辑控制信号与数字通信信号的输入。

其中的反馈单元13，可以为任意能够基于目标引脚(即STACMD)的电压而对控制单元进行反馈的任意电路单元。

以上方案中，可通过第二通断单元、第一通断单元的关断而实现目标引脚在接口电路内的上拉，从而实现高电平的逻辑状态信号、数字通信信号的输出，通过第一通断单元的导通、第二通断单元的关断而实现目标引脚的一种下拉，进而满足低电平的逻辑状态信号的传输需求，还通过第二通断单元的导通，第一通断单元的关断而实现目标引脚的另一种下拉，进而满足数字通信信号的传输需求。可见，本发明通过目标引脚兼而实现了数字通信信号、逻辑状态信号与逻辑控制信号三种信号的传输，有效节约了引脚数量，有利于节约芯片的面积。

其中一种实施方式中，请参考图2与图3，所述电压源VDD为可变电压源，上拉单元15包括电流源ISRC，所述可变电压源通过所述电流源连接所述目标引脚(即STACMD脚)，所述电压源VDD的电压变化区间高于所述逻辑状态信号的高电平参考电压。

其中，逻辑状态信号的高电平参考电压，可理解为：令逻辑状态信号被识别为高电平的一种电压阈值，例如：若高于该高电平参考电压，则逻辑状态信号可被识别为高电平。

然而，逻辑状态信号可能需输出对接到不同的接口电压的外部电路，则逻辑状态信号、数字通信信号的高电平参考电压即会是不同的，例如可以为1.2V、1.8V、3.3V等不同的高电平参考电压，此时，若未采用可变电压源VDD与电流源ISRC，则需在接口电路之外，利用外接电阻上拉到不同的电压源，而本申请中，基于可变电压源VDD与电流源ISRC可适应于需求而变化。一种举例中，若接口电路所对接的外部电路需兼容1.2V、1.8V、3.3V三种不同高电平参考电压，可变电压源VDD的电压变化区间可高于3.3V，例如可以为3.3<VDD<5.5V的区间范围。

进而，以上方案中，可避免外接不同上拉电阻而满足不同高电平参考电压，有效节约了电路器件，有助于降低成本与电路面积。

其中一种实施方式中，请参考图3，所述反馈单元13包括比较器C1，所述比较器C1的第一输入端连接所述目标引脚，所述比较器C1的第二输入端接入基准电压Ref；所述比较器C1的输出端连接所述控制单元14。

其中，若比较器C1的第一输入端为同相输入端，则比较器C1的第二输入端为反相输入端；若比较器C1的第一输入端为反相输入端，则比较器C1的第二输入端为同相输入端。

所述基准电压被配置为能够区分出所述逻辑控制信号和/或所述数字通信信号为高电平还是低电平。进而，可有效向控制单元14反馈数字通信信号、逻辑控制信号的内容。

其他部分举例中，可采用输入缓冲电路实现反馈单元13的功能。

不过，利用比较器C1代替输入缓冲电路的情况下，基准电压Ref可便于选择更低的取值，从而实现较小的电流源电流，可以覆盖各种常见的外部电路的开漏电路或漏电电路的对地阻抗，进而不会被拉成低电平。此外，也有利于通过目标引脚跟外部IO电路做单线数字通信的时候兼容外部更低电压的逻辑高电平信号。

在图3、图5所示的举例中，第二通断单元12可以包括第二下拉开关N2，所述第二下拉开关N2的第一端直接或间接连接所述目标引脚(即STACMD脚)，所述第二下拉开关N2的第二端直接或间接接地，所述第二下拉开关N2的控制端连接所述控制单元。

一种举例中，如图3、图5所示，所述第二通断单元12还包括电阻R1，所述第二下拉开关N2的第一端经所述电阻R1连接所述目标引脚(即STACMD脚)；另一举例中，若第二下拉开关N2的阻抗满足需求，则第二下拉开关N2的第一端也可直接连接至目标引脚(即STACMD脚)。

其中一种实施方式中，所述第一通断单元11包括第一下拉开关N1，所述第一下拉开关N1的第一端连接所述目标引脚(即STACMD脚)，所述第一下拉开关N1的第二端接地，所述第一下拉开关N1的控制端连接所述控制单元。

具体的，在图3所示的举例中，第二下拉开关N2与第一下拉开关N1为NMOS管，其他举例中，第二下拉开关N2与第一下拉开关N1也可以为其他晶体管。

其中一种实施方式中，在数字通信的过程中，所述控制单元14元还被配置为：通过控制所述第一通断单元导通指定时长，在所述目标引脚输出承认信号，所述承认信号表征了所述控制单元已接收完指定的数字通信信号或发送完指定的数字通信信号。

例如，在收发数字通信信号时，控制单元14在确定指定的数字通信信号已发送完(或接收完)之后，可通过第一通断单元短时间(例如指定时长)的关断而输出短时间的一个低电平，从而给与外部电路一个及时的反馈。

其中一种实施方式中，请参考图4与图5，所述上拉单元15包括上拉开关SW1、上拉电阻R2、电压维持子单元151，所述上拉开关SW1的第一端连接所述电压源VDD，所述上拉开关SW1的第二端通过所述电压维持子单元151连接所述上拉电阻R2的第一端，所述上拉电阻R2的第二端连接所述目标引脚(即STACMD脚)，所述上拉开关SW1的控制端连接所述控制单元14。其中的上拉开关SW1可利用场效应管、三极管等晶体管实现，不论采用何种晶体管，均不脱离本发明实施例的范围。

所述控制单元14还被配置为：在所述目标引脚需要传输所述数字通信信号时(例如需要输入和/或输出数字通信信号时)，控制所述上拉开关导通；

所述电压维持子单元151被配置为：在所述上拉开关导通时，将所述上拉电阻的第一端的电压维持在目标电压。

此外，一种举例中，在不需要传输数字通信信号时，控制单元14可控制上拉开关保持关断。

其中的目标电压可例如3.3V或1.2V，进而，维持在目标电压可以指维持在目标电压，也可以指维持在以目标电压为中心的浮动范围内，其中，通过对电压维持子单元、上拉电阻R2的选型，可支持STACMD脚线上较高速度的数字信号通信。进而，通过以上方案，可有助于实现较高速度的数字通信。

一种举例中，请参考图5，所述电压维持子单元151包括调压晶体管N3、调压电阻R3与稳压器(例如包括稳压二极管Z1)；

所述调压晶体管N3的第一端连接所述上拉开关SW1的第二端，所述调压晶体管N3的第二端连接所述上拉电阻R2的第一端，所述调压晶体管N3的控制端通过所述调压电阻R3连接所述电压源VDD，还通过所述稳压器(例如包括稳压二极管Z1)接地。

其中的稳压器，可以采用稳压二极管(即齐纳二极管)实现，也可利用其他可实现稳压作用的器件或器件组合实现，通过稳压器，可实现调压晶体管N3控制端的稳压，进而，使得上拉电阻的第一端的电压稳定在目标电压(例如3.3V或1.2V)。

本发明实施例提供了一种信号传输电路，包括以上可选方案所涉及的接口电路1。

其中一种实施方式中，请参考图2与图4，所述的信号传输电路，还包括缓冲单元3、驱动单元2与操控开关Key；所述缓冲单元3连接所述目标引脚(即STACMD脚)，以形成所述数字通信信号与所述逻辑控制信号的输入通道，所述驱动单元2连接所述目标引脚(即STACMD脚)，以形成所述逻辑状态信号与所述数字通信信号的输出通道，所述目标引脚(即STACMD脚)还经所述操控开关Key接地。具体举例中，请参考图3，驱动单元2可以包括驱动器DR，缓冲单元3可以包括缓冲器BUF。

进而，通过针对操控开关Key的操控，控制单元14可及时获悉相应的控制结果，从而执行预设的相应处理(例如唤醒、复位等)。

以下将结合图3与图5对其电路工作过程进行详细描述：

接口电路可设于一个芯片，信号传输电路可以由一些分立的电子元器件组成，也可以是一颗集成的芯片或一颗集成芯片内部的一个功能模块。

图3所示的举例中，可变电压源VDD为给接口电路供电的电压，由于实际应用的需求，可变电压源VDD可以在一定范围内变化，例如可以在3.3<VDD<5.5V的范围内变化，可变电压源VDD通过一个电流源ISRC连接到STACMD脚，为了省电的极低功耗应用。其中的电流源ISRC可以取例如0.2uA(也可以是别的电流值，电流源ISRC需要既很小又能相对内部电路架构的ESD等电路的漏电流有几十倍的差距，这样的电流源ISRC的电流取值就有一定的精确度)。这样外部电路的输入输出不管是1.2V、1.8V或3.3V，可变电压源VDD通过电流源ISRC都可以很好的兼容，并且实现STACMD脚的逻辑高电平输出(此时第一下拉管N2和第二下拉管N1未导通)，这样的架构避免了外部通过额外加上拉电阻结合实际应用需求接到不同IO逻辑高电平参考电压(如1.2V、1.8V或3.3V)的麻烦。而且由于可变电压源VDD通过电流源ISRC赋予了STACMD脚逻辑高电平，外部IO脚没有上拉电阻的时候，IO上的操控开关Key(例如按键)被按下的时候也可以使得比较器C1的输出发生跳变(此时第二下拉开关N2和第一下拉开关N1不导通)，即该方案中可以通过长按操控开关Key几秒的时间来用于唤醒或复位系统等各种特殊应用。此外，以图5为例，操控开关Key还可串联电阻R4。

当需要STACMD脚输出逻辑低电平状态的时候，控制单元可以通过给G2置逻辑高电平来导通第一下拉管N2，第一下拉管N2通过电阻R1把STACMD脚的逻辑高电平拉低，电阻R1可以选一个不大不小的阻值比如R1＝5K欧姆。由于STACMD脚需要兼容单线数字通信，此时即使STACMD脚已经被第二下拉开关N2导通所拉低，但由于电阻R1的合适阻值的存在，外部IO电路较强的驱动器DR(即一种输出驱动电路)照样可以把STACMD脚拉高到外部IO电路的逻辑高电平基准。

如果此时第一下拉开关N1和第二下拉开关N2都未导通，STACMD脚为可变电压源VDD通过电流源ISRC赋予的逻辑高电平，由于电流源ISRC的电流比较小，外部IO电路较强的驱动器DR(即一种输出驱动电路)照样也可以把STACMD脚拉低到逻辑低电平。

STACMD脚在没有单线数字通信的时候实现了逻辑状态的输出，在需要单线数字通信的时候又能够被驱动得到逻辑高电平或逻辑低电平。

内部的第一下拉开关N1为导通电阻较小(比如20欧姆)的NMOS管，即设置为拉低驱动能力超过外部IO电路的驱动器DR(即一种输出驱动电路)的高电平维持能力。

当外部IO电路的驱动器DR(即一种输出驱动电路)发送完数据到STACMD脚并经过比较器C1的输出脚进入控制单元后，此时外部IO处于被驱动器DR(即一种输出驱动电路)的较强驱动设置为逻辑高电平的等待状态，控制单元可以通过给G1置高电平来导通第一下拉开关N1把IO脚拉低一个较短时间来给外部IO电路一个承认信号以确认收到DR驱动电路发送过来的所有数字信号。

当然控制单元也可以通过主动导通第一下拉开关N1来发送逻辑低电平信号给外部IO电路的缓冲器BUF(即一种输入缓冲电路)，进而，第二下拉开关N2和第一下拉开关N1未导通时可变电压源VDD通过电流源ISRC拉高STACMD脚给缓冲器BUF以逻辑高，第一下拉开关N1导通时给STACMD脚逻辑低，这样也实现了通过STACMD脚对外单线输出数字通信。

综合以上描述,通过STACMD和外部IO电路实现了半双工单线数字通信。

另外，比较器C1的基准电压Ref的选择方式可例如：为了电路的低功耗，电流源ISRC的电流值值取得很小比如0.2uA，但为了STACMD脚在缺省状态下为逻辑高电平，又不希望STACMD脚轻易被拉到基准电压Ref之下，进而被控制单元识别为逻辑低电平，所以基准电压Ref也尽量取得比较小，比如Ref＝0.8V，即STACMD脚电平低于0.8V被比较器C1作为低电平，高于0.8V被比较器C1识别为高电平，这样外部IO电路哪怕只有4M欧姆以上的对地电阻都可以被电流源ISRC驱动到0.8V以上进而使得比较器的输出为逻辑高，进而，图3所示的电路架构就可以更容易兼容更多的外部IO电路(外部IO电路的高阻态或开漏输出一般对地阻抗都会大于4M欧姆即不会把STACMD脚缺省的高电平拉低)。

图5所示的举例中，增加了上拉开关SW1(上拉开关SW1可以用PMOS管实现)，上拉开关SW1被控制单元14控制通断，关断上拉开关SW1时，用于降低上拉电阻R2和调压晶体管N3上的电流损耗，关断上拉开关SW1的时候可以避免上拉电阻N2被主动导通的时候不能拉低STACMD脚；

当需要数字通信的时候会导通上拉开关SW1，用于支持STACMD线上的较高速度的数字通信且此时可禁止第二下拉开关N2的导通，通过新增的调压晶体管管N3(例如NMOS管)、调压电阻R3(用于电路限流比如R3＝1M欧姆)、上拉电阻R2和稳压器，增加的这部分电路用于支持外接的IO电路为漏极开路的输入输出电路的时候的高速通信，通过选择较小阻值的上拉电阻R2(如R2＝10K欧姆)、稳压器设置调压晶体管N3(例如NMOS管)的栅极电压Vg(比如Vg＝2.8V)，以及选择合适调压晶体管N3(例如NMOS管)，可以使得上拉电阻R2上的工作电流在合理范围内(比如10uA到1mA)，此时，调压晶体管N3导通时候Vg-Vs的电压可以维持在大约1V，这时可以使得Vs＝1.8V(即上拉电阻第一端的电压在1.8V)，当然也可以通过调整调压晶体管N3的导通开启电压和稳压器(例如稳压二极管Z1)的稳压功能使得Vs稳定在3.3V或1.2V，这样Vs通过上拉一个合理电阻(即上拉电阻R2)实现对STACMD线上较高速度的数字信号通信的支持。总之，常开的极小的电流源ISRC可以实现STACMD状态逻辑电平的输出且兼容不同IO电压的外部IO接口，可控通断的电压维持子单元可实现快速拉高STACMD脚的逻辑电平来支持高速数字通信。图3、图5所示的方案中，通过合理的电路架构和合适的电路参数即可实现单一的输入输出接口对单线数字通信和逻辑状态输出及控制逻辑输入的兼容。

综合以上内容可知，本发明具体方案的改进尤其在于：

1.采用了内置的超小电流源上拉到内部接口电压来兼容外部不同的IO接口逻辑高电平(如1.2V、1.8V、3.3V电平逻辑接口)并减少了外部上拉电阻(的使用)到外部接口电压的电路；

2.第二下拉开关N2的通路增加串联合适阻值的电阻R1(或采用对应阻值的第二下拉开关N2)，以便STACMD脚电平被第二下拉开关N2导通后拉低成逻辑低电平后仍然不影响单线数字通信的逻辑高电平的建立；

3.增加导通阻抗相对很低的第一下拉开关N1(例如小于第二下拉开关N2)，使得外部被驱动的等待逻辑高电平也可以被拉低以便确认数字通信接收完成；

4.通过合适的配置电路参数实现外部逻辑高驱动力介于能被第一下拉开关下拉成逻辑低但不能被第二下拉开关N2+电阻R1下拉到逻辑低的目标。

5.用比较器C1代替输入缓冲电路，以便选择更低的基准电压Ref，从而实现较小的电流源ISRC可以覆盖各种常见的外部IO电路的开漏电路或漏电电路的对地阻抗(比如大于4M欧姆以上即可，而不是大于10M欧姆以上才行)而不被拉成逻辑低电平(OUT不变成低)。

6.用比较器C1代替输入缓冲电路，以便选择更低的基准电压Ref，也有利于通过STACMD脚跟外部IO电路做单线数字通信的时候兼容外部更低电压的逻辑高电平信号(比如外部是1.2V逻辑高电平接口)。

7.操控开关Key可以通过配合电流源ISRC电路赋予给STACMD脚的逻辑高电平，通过长按操控开关Key被比较器C1输出逻辑低到控制单元，控制单元可以做这样长时间的闭合操控开关Key导致的逻辑低、短时间的通信逻辑低和控制单元自己控制的状态输出逻辑低的区分，从而辨别操控开关Key的长按来实现唤醒或复位系统等各种特殊应用。

8.通过配置较强上拉能力的电压维持子单元、上拉开关与上拉电阻(Vs可以配置为1.2V、1.8V、3.3V或其他合理的电压)来支持STACMD脚上外接别的处理器的开漏IO的时候的较快速度的数字通信。

本发明实施例还提供了一种电子设备，包括以上所涉及的接口电路，或者：所述的信号传输电路。

该电子设备可例如以下任意之一(也不限于此)：手机、智能手表、智能手环、智能眼镜、无线蓝牙耳机等。

在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种接口电路，其特征在于，包括：目标引脚、上拉单元、第一通断单元、第二通断单元、控制单元与反馈单元；所述第二通断单元所形成的阻抗高于所述第一通断单元所形成的阻抗；

所述上拉单元连接于所述目标引脚与电压源之间，所述目标引脚还通过所述第二通断单元接地，所述反馈单元连接于所述目标引脚与所述控制单元之间；所述第一通断单元连接于所述目标引脚与地之间；

其中，所述上拉单元包括上拉开关、上拉电阻、电压维持子单元，所述上拉开关的第一端连接所述电压源，所述上拉开关的第二端通过所述电压维持子单元连接所述上拉电阻的第一端，所述上拉电阻的第二端连接所述目标引脚，所述上拉开关的控制端连接所述控制单元；

所述控制单元被配置为：

在所述目标引脚需要输出低电平的逻辑状态信号时，控制所述第二通断单元导通，所述第一通断单元关断；

在所述目标引脚需要传输所述数字通信信号时，控制所述上拉开关导通；

所述电压维持子单元被配置为：在所述上拉开关导通时，将所述上拉电阻的第一端的电压维持在目标电压；

所述反馈单元能够：

2.根据权利要求1所述的接口电路，其特征在于，所述电压源为可变电压源，所述上拉单元包括电流源，所述可变电压源的电压变化区间高于所述逻辑状态信号的高电平参考电压，以及所述数字通信信号的高电平参考电压，所述可变电压源通过所述电流源连接所述目标引脚。

3.根据权利要求1所述的接口电路，其特征在于，所述电压维持子单元包括调压晶体管、调压电阻与稳压器；

4.根据权利要求1所述的接口电路，其特征在于，所述反馈单元包括比较器，所述比较器的第一输入端连接所述目标引脚，所述比较器的第二输入端接入基准电压，所述比较器的输出端连接所述控制单元；所述基准电压被配置为能够区分出所述逻辑控制信号和/或所述数字通信信号为高电平还是低电平。

5.根据权利要求1所述的接口电路，其特征在于，所述第二通断单元包括第二下拉开关，所述第二下拉开关的第一端直接或间接连接所述目标引脚，所述第二下拉开关的第二端直接或间接接地，所述第二下拉开关的控制端连接所述控制单元。

6.根据权利要求5所述的接口电路，其特征在于，所述第二通断单元还包括电阻，所述第二下拉开关的第一端经所述电阻连接所述目标引脚。

7.根据权利要求1至6任一项所述的接口电路，其特征在于，所述第一通断单元包括第一下拉开关，所述第一下拉开关的第一端连接所述目标引脚，所述第一下拉开关的第二端接地，所述第一下拉开关的控制端连接所述控制单元。

8.根据权利要求1至6任一项所述的接口电路，其特征在于，

所述控制单元还被配置为：

9.一种信号传输电路，其特征在于，包括权利要求1至7任一项所述的接口电路。

10.根据权利要求9所述的信号传输电路，其特征在于，还包括缓冲单元、驱动单元与操控开关；所述缓冲单元连接所述目标引脚，以形成所述数字通信信号与所述逻辑控制信号的输入通道，所述驱动单元连接所述目标引脚，以形成所述逻辑状态信号与所述数字通信信号的输出通道，所述目标引脚还经所述操控开关接地。

11.一种电子设备，其特征在于，包括权利要求1至7任一项所述的接口电路，或者：权利要求9所述的信号传输电路。