CN114047704A - 一种双向自适应接口电路 - Google Patents
一种双向自适应接口电路 Download PDFInfo
- Publication number
- CN114047704A CN114047704A CN202111467739.XA CN202111467739A CN114047704A CN 114047704 A CN114047704 A CN 114047704A CN 202111467739 A CN202111467739 A CN 202111467739A CN 114047704 A CN114047704 A CN 114047704A
- Authority
- CN
- China
- Prior art keywords
- circuit
- interface
- resistor
- interface circuit
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
- G05B13/042—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators in which a parameter or coefficient is automatically adjusted to optimise the performance
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种双向自适应接口电路，包括半双工接口电路；半双工接口电路包括共用对外接口的发送电路和接收电路；发送电路和接收电路的输入端均与控制器电性连接；发送电路包括NMOS管Q1、PMOS管Q2和NMOS管Q3；NMOS管Q1依次与PMOS管Q2和NMOS管Q3电性连接；接收电路包括与控制器电性相连的比较器COMP1。本发明相对于传统的自适应接口芯片的IO接口电平范围，本发明电路拓展了IO接口的电平范围，使输入输出接口的电平范围达到60V甚至更高，构建的双向自适应接口电路即可替换常规的自适应接口芯片使用，也可作为离散量IO接口使用，应用场景丰富，适配性较高，具有较强的实用性和适用性。
Description
技术领域
本发明属于接口电路的技术领域，具体涉及一种双向自适应接口电路。
背景技术
输入/输出接口是一种电子电路，通常为IC芯片或接口板，内部由一些专用寄存器和相应的控制逻辑电路组成。它是CPU与输入/输出设备之间进行信息交换的媒介和桥梁。CPU与外部设备、存储器的连接和数据交换都需要通过一个接口设备来完成，前者称为I/O接口，后者称为存储器接口。内存一般都是由CPU进行同步控制，接口电路比较简单；与I/O设备种类不同，其相应的接口电路也不同。
但现有的自适应接口芯片的IO接口电平范围偏低，无法满足某些特殊场景的使用需求。
发明内容
本发明的目的在于针对现有技术中的上述不足，提供一种双向自适应接口电路，以解决现有的自适应接口芯片的IO接口电平范围偏低的问题。
为达到上述目的，本发明采取的技术方案是：
一种双向自适应接口电路，其包括半双工接口电路；半双工接口电路包括共用对外接口的发送电路和接收电路；发送电路和接收电路的输入端均与控制器电性连接；
发送电路包括NMOS管Q1、PMOS管Q2和NMOS管Q3；NMOS管Q1依次与PMOS管Q2和NMOS管Q3电性连接；接收电路包括与控制器电性相连的比较器COMP1。
优选地，NMOS管Q1的栅极G与控制器信号输出端相连，且NMOS管Q1的栅极G通过电阻R1下拉至GND；NMOS管Q1的源极S接GND，NMOS管Q1的漏极D与PMOS管Q2的栅极G相连。
优选地，电阻R1的阻值为1K。
优选地，PMOS管Q2的栅极G通过电阻R2与电源VCC电连接，PMOS管Q2的源极S与电源VCC相连，PMOS管Q2的漏极D通过电阻R4与发送端输出接口OUTPUT连接。
优选地，电阻R2的阻值为10K，电阻R4的阻值为3.3K。
优选地，述NMOS管Q3的栅极G通过电阻R3下拉至GND，NMOS管Q3的源极S接GND，NMOS管Q3的漏极D作为发送端输出接口OUTPUT。
优选地，电阻R3的阻值为1K。
优选地，比较器COMP1的正端通过反向二极管D1与接收信号INPUT相连，且比较器COMP1的正端通过电阻R6上拉至电压。
优选地，比较器COMP1负端与比较电压电连接。
优选地，比较器COMP1输出端为开漏输出，并通过电阻R5上拉至电压。
本发明提供的双向自适应接口电路，具有以下有益效果：
本发明通过共用对外接口的发送电路和接收电路组成半双工接口电路，并具体采用NMOS管、PMOS管和比较器进行电路的构建，相对于传统的自适应接口芯片的IO接口电平范围，本发明电路拓展了IO接口的电平范围，使输入输出接口的电平范围达到60V甚至更高。
本发明构建的双向自适应接口电路即可替换常规的自适应接口芯片使用，也可作为离散量IO接口使用，应用场景丰富，适配性较高，具有较强的实用性和适用性。
附图说明
图1为双向自适应接口电路图。
图2为双向自适应接口电路中的发送接口电路图。
图3为双向自适应接口电路中的接收接口电路图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
根据本申请的一个实施例，参考图1，本方案的双向自适应接口电路，包括半双工接口电路，半双工接口电路包括发送电路和接收电路，发送电路和接收电路共用对外接口，且发送电路和接收电路的输入端均与控制器电性连接。
参考图2，发送电路包括NMOS管Q1、PMOS管Q2和NMOS管Q3；NMOS管Q1依次与PMOS管Q2和NMOS管Q3电性连接；接收电路包括与控制器电性相连的比较器COMP1。
具体的，控制器输出的PU_EN信号作为上拉使能信号，为LVTTL电平信号，LVTTL电平信号连接NMOS管Q1的栅极G，用于控制NMOS管Q1的通断；NMOS管的Q1栅极G通过1K的电阻R1下拉到GND，NMOS管Q1的源极S直接接GND，NMOS管Q1的漏极D连接PMOS管Q2的栅极G。
PMOS管Q2的栅极G通过10K的电阻R2连接电源VCC，PMOS管Q2的源极S直接接电源VCC，PMOS管Q2的漏极D通过3.3K的电阻R4连接发送端输出接口OUTPUT。
参考图2，PU_EN信号作为上拉使能信号时的NMOS管Q1和PMOS管Q2的工作原理为：
控制器输出的PU_EN信号作为LVTTL电平信号，当PU_EN信号输出高电平时，NMOS管Q1导通，PMOS管Q2的栅极G为低电平，PMOS管导通，此时电源VCC与3.3K电阻R4连接。
当PU_EN信号输出低电平时，NMOS管Q1截止，PMOS管Q2的栅极G电压为VCC，PMOS管截止，此时电源VCC与3.3K电阻R4断开。
控制器输出的TTL_OUT信号为LVTTL电平信号，LVTTL电平信号连接NMOS管Q3的栅极G，用于控制NMOS管Q3的通断；NMOS管Q3的栅极G通过1K的电阻R3下拉到GND，NMOS管Q3的源极S直接接GND，NMOS管Q3的漏极D作为发送端输出接口OUTPUT。
参考图2，TTL_OUT信号时的NMOS管Q3的作用原理为：
TTL_OUT信号作为LVTTL电平信号，当TTL_OUT信号输出高电平时，NMOS管Q3导通，OUTPUT信号与GND短接，电压为0V。
当TTL_OUT信号输出低电平时，NMOS管Q3截止，此时，若PU_EN信号为高电平，则上拉使能功能开启，NMOS管Q3的漏极D输出OUTPUT电压为VCC，其中，VCC电压可调，最大值根据所选的PMOS管最大耐压值决定，驱动电流为(VCC/3.3)mA。
若PU_EN信号为低电平，则上拉使能功能关闭，NMOS管Q3的漏极D输出OUTPUT作为开漏(OC)输出接口。
参考图3，比较器COMP1的正端通过反向二极管D1与接收信号INPUT相连，且比较器COMP1的正端通过电阻R6上拉至电压。比较器COMP1负端与比较电压电连接。
具体的，接收信号INPUT经反向二极管D1连接比较器COMP1的正端(VIN+)；比较器COMP1正端(VIN+)通过阻值为4.7K的电阻R6上拉到电压2.0V，比较器COMP1负端(VIN-)接比较电压1.8V，比较器COMP1输出端(OUT)为开漏(OC)输出，通过4.7K的电阻R5上拉到3.3V。
参考图3，接收电路的工作原理为：
反向二极管D1的导通压降为0.7V，当信号INPUT电压≤1.3V时，二极管D1导通，比较器COMP1正端(VIN+)的电压小于负端(VIN-)的电压(1.8V)，此时比较器输出信号TTL_IN为低电平；
当信号INPUT电压＞1.3V时，二极管D1截止，比较器COMP1正端(VIN+)的电压为2.0V，大于负端(VIN-)的电压(1.8V)，此时比较器输出信号TTL_IN为高电平。
本发明基于共用对外接口的发送电路和接收电路构建半双工接口电路，并具体采用NMOS管、PMOS管和比较器进行电路的构建，相对于传统的自适应接口芯片的IO接口电平范围，本发明电路拓展了IO接口的电平范围，使输入输出接口的电平范围达到60V甚至更高，且本发明的双向自适应接口电路即可替换常规的自适应接口芯片使用，也可作为离散量IO接口使用，应用场景丰富，适配性较高，具有较强的实用性和适配性。
虽然结合附图对发明的具体实施方式进行了详细地描述，但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内，本领域技术人员不经创造性劳动即可做出的各种修改和变形仍属本专利的保护范围。
Claims (10)
1.一种双向自适应接口电路，其特征在于：包括半双工接口电路；所述半双工接口电路包括共用对外接口的发送电路和接收电路；所述发送电路和接收电路的输入端均与控制器电性连接；
所述发送电路包括NMOS管Q1、PMOS管Q2和NMOS管Q3；所述NMOS管Q1依次与PMOS管Q2和NMOS管Q3电性连接；所述接收电路包括与控制器电性相连的比较器COMP1。
2.根据权利要求1所述的双向自适应接口电路，其特征在于：所述NMOS管Q1的栅极G与控制器信号输出端相连，且NMOS管Q1的栅极G通过电阻R1下拉至GND；所述NMOS管Q1的源极S接GND，NMOS管Q1的漏极D与PMOS管Q2的栅极G相连。
3.根据权利要求2所述的双向自适应接口电路，其特征在于：所述电阻R1的阻值为1K。
4.根据权利要求1所述的双向自适应接口电路，其特征在于：所述PMOS管Q2的栅极G通过电阻R2与电源VCC电连接，PMOS管Q2的源极S与电源VCC相连，PMOS管Q2的漏极D通过电阻R4与发送端输出接口OUTPUT连接。
5.根据权利要求4所述的双向自适应接口电路，其特征在于：所述电阻R2的阻值为10K，电阻R4的阻值为3.3K。
6.根据权利要求1所述的双向自适应接口电路，其特征在于：所述NMOS管Q3的栅极G通过电阻R3下拉至GND，NMOS管Q3的源极S接GND，NMOS管Q3的漏极D作为发送端输出接口OUTPUT。
7.根据权利要求6所述的双向自适应接口电路，其特征在于：所述电阻R3的阻值为1K。
8.根据权利要求1所述的双向自适应接口电路，其特征在于：所述比较器COMP1的正端通过反向二极管D1与接收信号INPUT相连，且比较器COMP1的正端通过电阻R6上拉至电压。
9.根据权利要求1所述的双向自适应接口电路，其特征在于：所述比较器COMP1负端与比较电压电连接。
10.根据权利要求1所述的双向自适应接口电路，其特征在于：所述比较器COMP1输出端为开漏输出，并通过电阻R5上拉至电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111467739.XA CN114047704A (zh) | 2021-12-03 | 2021-12-03 | 一种双向自适应接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111467739.XA CN114047704A (zh) | 2021-12-03 | 2021-12-03 | 一种双向自适应接口电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114047704A true CN114047704A (zh) | 2022-02-15 |
Family
ID=80212493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111467739.XA Pending CN114047704A (zh) | 2021-12-03 | 2021-12-03 | 一种双向自适应接口电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114047704A (zh) |
-
2021
- 2021-12-03 CN CN202111467739.XA patent/CN114047704A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160190794A1 (en) | Overvoltage protection circuit for usb interface | |
| US8018264B2 (en) | Interface circuit | |
| US8952725B2 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
| JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
| CN114448418B (zh) | 复用芯片管脚电路和通信芯片 | |
| TWI715498B (zh) | 連接埠控制裝置 | |
| CN102480282A (zh) | 稳定导通电阻开关电路 | |
| CN113395063A (zh) | 电平移位电路 | |
| JP3400294B2 (ja) | プル・アップ回路及び半導体装置 | |
| US20150280712A1 (en) | Data output circuit of semiconductor apparatus | |
| CN114047704A (zh) | 一种双向自适应接口电路 | |
| KR100759775B1 (ko) | 입출력 버퍼 회로 | |
| US9362912B2 (en) | Data output circuit of semiconductor apparatus | |
| CN101459424B (zh) | 输出单元、输入单元以及输入输出元件 | |
| TWI812013B (zh) | 應用於USB Type-C通訊埠之過電壓保護電路和相關過電壓保護方法 | |
| US10250260B2 (en) | Data communication system and semiconductor device | |
| CN114189239B (zh) | 接口电路、信号传输电路与电子设备 | |
| KR20200018998A (ko) | 전자 장치 및 그의 동작 방법 | |
| CN215300609U (zh) | 一种电平转换电路、主板及计算机设备 | |
| CN211606793U (zh) | 一种接口电路与电子设备 | |
| US11770151B2 (en) | Signal receiver and signal transceiver | |
| CN219304820U (zh) | 上拉控制电路、i/o总线、芯片、芯片系统及相关设备 | |
| CN217935589U (zh) | Iic总线的电平转换电路及电子设备 | |
| TWI792840B (zh) | Usb晶片及其操作方法 | |
| CN219778212U (zh) | 一种信号传输电路以及闪存控制器信号传输系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |