CN211606793U - 一种接口电路与电子设备 - Google Patents

Abstract

本实用新型实施例提供了一种接口电路与电子设备，用以降低麦克风的功耗。该电路连接于数字麦克风与主控芯片之间，包括：第一供电单元、第二供电单元、以及连接于数字麦克风数据输出端与主控芯片数据接收端之间的数据线电平转换模块，其中，第一供电单元，用于为数字麦克风供电，第一供电单元的供电电压大于第一预设电压阈值且小于第二预设电压阈值；第二供电单元，通过第一上拉电阻与主控芯片的数据接收端连接，用于为主控芯片供电；数据线电平转换模块，用于对数字麦克风输出的第一电平信号进行电平转换，使第一电平信号能够被主控芯片识别，或者传输数字麦克风输出的第二电平信号。

Description

一种接口电路与电子设备

技术领域

本实用新型涉及电力电子技术领域，尤其涉及一种接口电路与电子设备。

背景技术

数字麦克风在一定的工作电压范围内进行工作，例如，型号为SPH0644LM4H-1的麦克风的工作电压范围为1.6V-3.6V，麦克风本身的功耗与其工作电压有关，工作电压越高，则麦克风的功耗越大。

现有麦克风接口电路要求麦克风的工作电压受与其连接的主控芯片的控制，无法一直保持在较低的工作电压下工作，因此会导致麦克风工作时功耗较大。

实用新型内容

本实用新型实施例提供了一种接口电路与电子设备，用以降低麦克风的功耗。

第一方面，本实用新型实施例提供一种接口电路，连接于数字麦克风与主控芯片之间，该电路包括：第一供电单元、第二供电单元、以及连接于数字麦克风数据输出端与主控芯片数据接收端之间的数据线电平转换模块，其中，

第一供电单元，用于为数字麦克风供电，第一供电单元的供电电压大于第一预设电压阈值且小于第二预设电压阈值；

第二供电单元，通过第一上拉电阻与主控芯片的数据接收端连接，用于为主控芯片供电；

数据线电平转换模块，用于对数字麦克风输出的第一电平信号进行电平转换，使第一电平信号能够被主控芯片识别，或者传输数字麦克风输出的第二电平信号。

在一种可能的实施方式中，接口电路还包括：开关模块，连接在主控芯片的通用输入输出端口与第一供电单元之间，用于在主控芯片的通用输入输出端口输出第一控制信号时，控制第一供电单元对数字麦克风供电，以及在主控芯片的通用输入输出端口输出第二控制信号时，控制第一供电单元停止对数字麦克风供电。

在一种可能的实施方式中，开关模块，包括：第一电阻、第二电阻、第三电阻、三极管、以及第一金属-氧化物半导体场效应晶体MOS管，其中，

第一电阻的第一端与主控芯片的通用输入输出端口连接，第一电阻的第二端与三极管的基极连接；

三极管的发射极与地线连接，三极管的集电极与第二电阻的第一端和第三电阻的第一端连接；

第二电阻的第二端与第一MOS管的源极连接，第三电阻的第二端与第一MOS管的栅极连接；

第一MOS管的源极与外部供电电源连接，第一MOS管的漏极与第一供电单元连接。

在一种可能的实施方式中，开关模块，还包括：第一电容，连接在第一MOS管的栅极与第一MOS管的源极之间。

在一种可能的实施方式中，开关模块，还包括：第二电容，连接在第一MOS管的漏极与地线之间。

在一种可能的实施方式中，数据线电平转换模块，包括：第四电阻和第二MOS管，其中，

第四电阻的第一端与数字麦克风的数据输出端连接，第四电阻的第二端与第二MOS管的源极连接，第二MOS管的栅极与第一供电单元连接，第二MOS管的漏极与主控芯片的数据接收端连接。

在一种可能的实施方式中，接口电路还包括：时钟线电平转换模块，连接在数字麦克风的时钟端口和主控芯片的时钟端口之间，用于对数字麦克风和主控芯片之间进行时钟同步的时钟信号进行电平转换。

在一种可能的实施方式中，时钟线电平转换模块，包括：第五电阻、第三MOS管、第二上拉电阻，其中，

第五电阻的第一端与数字麦克风的时钟端口连接，第五电阻的第二端与第三MOS管的源极连接，第三MOS管的栅极与第一供电单元连接，第三MOS管的漏极与主控芯片的时钟端口连接，主控芯片的时钟端口通过第二上拉电阻与第二供电单元连接。

在一种可能的实施方式中，接口电路，还包括第三电容，连接在第一供电单元与地线之间。

第二方面，本实用新型实施例提供一种电子设备，该电子设备包括主控芯片、数字麦克风、以及如本实用新型实施例第一方面提供的接口电路，接口电路连接于数字麦克风和主控芯片之间。

与现有技术相比，本实用新型的有益效果为：

本实用新型实施例提供的接口电路，一方面，通过设置第一供电单元，使得数字麦克风能够使用较低的工作电平，降低数字麦克风的功耗，同时设置电平转换模块，使得数字麦克风的工作电平自动适配主控芯片不同的工作电平；另一方面，通过设置开关模块，使得数字麦克风在需要工作的时候接通电源，在不需要工作的时候断开电源，从而进一步降低数字麦克风的功耗。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的接口电路的结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述。

需要说明的是，本实用新型的说明书和权利按要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以出了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本实用新型相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

有鉴于现有技术中数字麦克风的工作电压受与其连接的主控芯片的控制，无法一直保持在较低的工作电压下工作，因此会导致麦克风工作时功耗较大的问题，本实用新型实施例提供了一种接口电路，用以降低麦克风的功耗。

下面结合附图以及实施例，对本实用新型提供的接口电路进行详细说明。

本实用新型实施例提供一种接口电路，如图1所示，该接口电路，连接于数字麦克风与主控芯片之间，包括：第一供电单元101、第二供电单元102、以及连接于数字麦克风数据输出端与主控芯片数据接收端之间的数据线电平转换模块103。

第一供电单元101，用于为数字麦克风供电，第一供电单元101的供电电压大于第一预设电压阈值且小于第二预设电压阈值。

具体实施时，第一预设电压阈值和第二预设电压阈值均可以根据经验值自由设定，例如，假设数字麦克风的正常工作电压范围为1.8伏(V)-3.3V，则第一预设电压阈值可以设置为1.8V，第二预设电压阈值可以设置为2.0V。

第二供电单元102，通过第一上拉电阻R6与主控芯片的数据接收端连接，用于为主控芯片供电。

数据线电平转换模块103，用于对数字麦克风输出的第一电平信号进行电平转换，使第一电平信号能够被主控芯片识别，或者传输数字麦克风输出的第二电平信号。其中，第一电平信号可以是高电平信号，第二电平信号可以是低电平信号。

在一个示例中，数据线电平转换模块103，包括：第四电阻R4和第二MOS管Q2，其中，第四电阻R4的第一端与数字麦克风的数据输出端连接，第四电阻R4的第二端与第二MOS管Q2的源极S连接，第二MOS管Q2的栅极G与第一供电单元101连接，第二MOS管Q2的漏极D与主控芯片的数据接收端连接。

假设主控芯片的工作电压为2.5V，则当数字麦克风的输出电平高于2.5V时，才会被视为高电平，为了降低数字麦克风的使用功耗，本实用新型提供的接口电路中的数字麦克风固定工作在一个较低的工作电压下，因此，需要数据线电平转换模块103对数字麦克风的输出电平进行电平转换，使得数字麦克风输出的高电平信号能够被主控芯片识别，也即数字麦克风的输出电平可以适配于主控芯片不同的工作电压。

具体实施时，当数字麦克风的数据输出端的输出数据为“1”，即数字麦克风输出高电平时，第二MOS管Q2的栅极G为高电平VCC_MIC，源极S也为高电平VCC_MIC，因此栅极G的电压为0，第二MOS管Q2不导通，因此漏极D的电压为第二供电单元的供电电压VCC_CPU，即主控芯片的数据接收端接收高电平；当数字麦克风的数据输出端的输出数据为“0”，即数字麦克风输出低电平时，第二MOS管Q2的栅极G为高电平VCC_MIC，源极S为低电平，因此第二MOS管Q2导通，第二MOS管Q2的漏极D的电压为低电平电压，即主控芯片的数据接收端接收低电平。

在一种可能的实施方式中，该接口电路还包括：开关模块104，连接在主控芯片的通用输入输出端口GPIO与第一供电单元101之间，用于在主控芯片的通用输入输出端口GPIO输出第一控制信号时，控制第一供电单元101对数字麦克风供电，以及在主控芯片的通用输入输出端口GPIO输出第二控制信号时，控制第一供电单元101停止对数字麦克风供电。其中，第一控制信号和第二控制信号可以是电平信号，例如，第一控制信号为高电平信号，第二控制信号为低电平信号，当然，也可以第一控制信号为低电平信号，第二控制信号为高电平信号，本发明实施例对此不做限定。

在一个示例中，开关模块104，包括：第一电阻R1、第二电阻R2、第三电阻R3、三极管Q4、以及第一金属-氧化物半导体场效应晶体MOS管Q1，其中，

第一电阻R1的第一端与主控芯片的通用输入输出端口GPIO连接，第一电阻R1的第二端与三极管Q4的基极B连接；

三极管Q4的发射极E与地线连接，三极管Q4的集电极C与第二电阻R2的第一端和第三电阻R3的第一端连接；

第二电阻R2的第二端与第一MOS管Q1的源极S连接，第三电阻R3的第二端与第一MOS管的栅极G连接；

第一MOS管Q1的源极S与外部供电电源连接，第一MOS管Q1的漏极D与第一供电单元101连接。

其中，开关模块104，还包括：第一电容C1，连接在第一MOS管Q1的栅极G与第一MOS管Q1的源极S之间；第二电容C2，连接在第一MOS管Q1的漏极D与地线之间。

具体实施时，当主控芯片的通用输入输出端口GPIO输出高电平时，三极管Q4导通，进而第一MOS管Q1导通，第一供电单元101对数字麦克风进行供电；当主控芯片的通用输入输出端口GPIO输出低电平时，三极管Q4截止，进而第一MOS管Q1截止，第一供电单元101停止对数字麦克风进行供电。

在一种可能的实施方式中，该接口电路还包括：时钟线电平转换模块105，连接在数字麦克风的时钟端口和主控芯片的时钟端口之间，用于对数字麦克风和主控芯片之间进行时钟同步的时钟信号进行电平转换。

在一个示例中，时钟线电平转换模块105，包括：第五电阻R5、第三MOS管Q2、第二上拉电阻R6，其中，

第五电阻R5的第一端与数字麦克风的时钟端口连接，第五电阻R5的第二端与第三MOS管Q3的源极S连接，第三MOS管Q4的栅极G与第一供电单元101连接，第三MOS管Q3的漏极D与主控芯片的时钟端口连接，主控芯片的时钟端口通过第二上拉电阻R6与第二供电单元102连接。

具体实施时，当数字麦克风的时钟端口输出高电平时，第三MOS管Q3的栅极G为高电平VCC_MIC，源极S也为高电平VCC_MIC，因此栅极G的电压为0，第三MOS管Q3不导通，因此漏极D的电压为第二供电单元的供电电压VCC_CPU，即主控芯片的时钟端口接收高电平；当数字麦克风的时钟端口输出低电平时，第三MOS管Q3的栅极G为高电平VCC_MIC，源极S为低电平，因此第三MOS管Q3导通，第三MOS管Q3的漏极D的电压为低电平电压，即主控芯片的时钟端口接收低电平。

在一种可能的实施方式中，该接口电路还包括：第三电容C3，连接在第一供电单元101与地线之间。

基于相同的构思，本实用新型实施例还提供一种电子设备，该电子设备包括主控芯片、数字麦克风、以及如本实用新型实施例第一方面提供的接口电路，接口电路连接于数字麦克风和主控芯片之间。

本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅有所附的权利要求来限制。

Claims (10)

1.一种接口电路，连接于数字麦克风与主控芯片之间，其特征在于，所述接口电路，包括：第一供电单元(101)、第二供电单元(102)、以及连接于所述数字麦克风数据输出端与所述主控芯片数据接收端之间的数据线电平转换模块(103)，其中，

所述第一供电单元(101)，用于为所述数字麦克风供电，所述第一供电单元(101)的供电电压大于第一预设电压阈值且小于第二预设电压阈值；

所述第二供电单元(102)，通过第一上拉电阻与所述主控芯片的数据接收端连接，用于为所述主控芯片供电；

所述数据线电平转换模块(103)，用于对所述数字麦克风输出的第一电平信号进行电平转换，使所述第一电平信号能够被所述主控芯片识别，或者传输所述数字麦克风输出的第二电平信号。

2.根据权利要求1所述的电路，其特征在于，所述接口电路还包括：开关模块(104)，连接在所述主控芯片的通用输入输出端口与所述第一供电单元(101)之间，用于在所述主控芯片的通用输入输出端口输出第一控制信号时，控制所述第一供电单元(101)对所述数字麦克风供电，以及在所述主控芯片的通用输入输出端口输出第二控制信号时，控制所述第一供电单元(101)停止对所述数字麦克风供电。

3.根据权利要求2所述的电路，其特征在于，所述开关模块(104)，包括：第一电阻、第二电阻、第三电阻、三极管、以及第一MOS管，其中，

所述第一电阻的第一端与所述主控芯片的通用输入输出端口连接，所述第一电阻的第二端与所述三极管的基极连接；

所述三极管的发射极与地线连接，所述三极管的集电极与所述第二电阻的第一端和所述第三电阻的第一端连接；

所述第二电阻的第二端与所述第一MOS管的源极连接，所述第三电阻的第二端与所述第一MOS管的栅极连接；

所述第一MOS管的源极与外部供电电源连接，所述第一MOS管的漏极与所述第一供电单元(101)连接。

4.根据权利要求3所述的电路，其特征在于，所述开关模块(104)，还包括：第一电容，连接在所述第一MOS管的栅极与所述第一MOS管的源极之间。

5.根据权利要求3所述的电路，其特征在于，所述开关模块(104)，还包括：第二电容，连接在所述第一MOS管的漏极与所述地线之间。

6.根据权利要求1所述的电路，其特征在于，所述数据线电平转换模块(103)，包括：第四电阻和第二MOS管，其中，

所述第四电阻的第一端与所述数字麦克风的数据输出端连接，所述第四电阻的第二端与所述第二MOS管的源极连接，所述第二MOS管的栅极与所述第一供电单元(101)连接，所述第二MOS管的漏极与所述主控芯片的数据接收端连接。

7.根据权利要求1所述的电路，其特征在于，所述接口电路还包括：时钟线电平转换模块(105)，连接在所述数字麦克风的时钟端口和所述主控芯片的时钟端口之间，用于对所述数字麦克风和所述主控芯片之间进行时钟同步的时钟信号进行电平转换。

8.根据权利要求7所述的电路，其特征在于，所述时钟线电平转换模块(105)，包括：第五电阻、第三MOS管、第二上拉电阻，其中，

所述第五电阻的第一端与所述数字麦克风的时钟端口连接，所述第五电阻的第二端与所述第三MOS管的源极连接，所述第三MOS管的栅极与所述第一供电单元(101)连接，所述第三MOS管的漏极与所述主控芯片的时钟端口连接，所述主控芯片的时钟端口通过所述第二上拉电阻与所述第二供电单元(102)连接。

9.根据权利要求1所述的电路，其特征在于，所述接口电路，还包括第三电容，连接在所述第一供电单元(101)与地线之间。

10.一种电子设备，其特征在于，所述电子设备包括主控芯片、数字麦克风、以及如权利要求1-9中任一项所述的接口电路，所述接口电路连接于所述数字麦克风和所述主控芯片之间。

Images