CN116718898A - 芯片、芯片的输入输出多态检测方法及相关设备 - Google Patents

芯片、芯片的输入输出多态检测方法及相关设备 Download PDF

Info

Publication number
CN116718898A
CN116718898A CN202311012060.0A CN202311012060A CN116718898A CN 116718898 A CN116718898 A CN 116718898A CN 202311012060 A CN202311012060 A CN 202311012060A CN 116718898 A CN116718898 A CN 116718898A
Authority
CN
China
Prior art keywords
pull
current source
output
resistor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311012060.0A
Other languages
English (en)
Inventor
文浩飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Siyuan Semiconductor Co ltd
Original Assignee
Shenzhen Siyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Siyuan Semiconductor Co ltd filed Critical Shenzhen Siyuan Semiconductor Co ltd
Priority to CN202311012060.0A priority Critical patent/CN116718898A/zh
Publication of CN116718898A publication Critical patent/CN116718898A/zh
Priority to CN202322630516.1U priority patent/CN221103324U/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明适用于芯片多态检测技术领域，尤其涉及一种芯片、芯片的输入输出多态检测方法及相关设备；芯片包括电源端、接地端、可调上拉电流源、可调下拉电流源、比较器、逻辑控制单元以及IO口；IO口连接一个电阻节点，电阻节点为按顺序串接在外部电源与地之间的外部上拉电阻及外部下拉电阻的连接点；可调上拉电流源用于使不同电流值的电流流过外部下拉电阻，以在IO口得到对应的第一电压；可调下拉电流源用于使不同电流值的电流流过外部上拉电阻，以在IO口得到对应的第二电压；比较器用于将第一电压和第二电压分别与预设阈值电压进行比较；逻辑控制单元用于结合电压比较结果。本发明的芯片检测状态识别数量多，节约资源，检测精度高。

Description

芯片、芯片的输入输出多态检测方法及相关设备
技术领域
本发明适用于芯片多态检测技术领域，尤其涉及一种芯片、芯片的多态检测方法、计算机设备及计算机可读存储介质。
背景技术
在芯片的方案应用中，会需要芯片有不同的参数配置。有主控的方案可以在主控中写不同的软件，让主控通过通信接口来配置芯片的不同参数。在没有主控的方案上，每种参数配置都使用一个新的芯片料号，会给原厂和方案厂商带来极大的管理负担。因此，在芯片内部内置多套参数，让客户可以通过在设计PCB时给予GPIO不同输入来选择不同的参数配置，成为一种主流做法。
相关技术的芯片包括比较器、逻辑单元、上拉电阻及下拉电阻；通过芯片可以识别IO口是上拉还是下拉，在上拉电阻和下拉电阻都不接的时候，芯片也可以识别出浮空。
然而，相关技术的芯片在两态识别时只有两种输入，可配置数量少，对于多配置组合来说不够用；三态识别输入数量稍多，但是在VIO偏差时容易造成识别错误；当增加到五种状态，数量有增加但还是不够多，且需要两个比较器，更加占用资源。
发明内容
本发明提供一种芯片、芯片的多态检测方法及相关设备，旨在解决现有技术对于芯片的多态检测方法状态识别数量少、占用资源及检测精度低的技术问题。
第一方面，本发明实施例提供一种芯片，所述芯片包括用于连接外部电源的电源端及用于接地的接地端，所述芯片还包括可调上拉电流源、可调下拉电流源、比较器、逻辑控制单元以及IO口；
所述IO口用于连接一个电阻节点，所述电阻节点为按顺序串接在所述外部电源与地之间的外部上拉电阻及外部下拉电阻的连接点；
所述可调上拉电流源设有对应不同电流值的至少两个档位，所述可调上拉电流源的正负极分别连接至所述电源端及所述IO口，用于使不同电流值的电流流过所述外部下拉电阻，以在所述IO口得到对应的第一电压；
所述可调下拉电流源设有对应不同电流值的至少两个档位，所述可调下拉电流源的正负极分别连接至所述IO口及地，用于使不同电流值的电流流过所述外部上拉电阻，以在所述IO口得到对应的第二电压；
所述比较器的第一输入端连接至所述IO口，所述比较器的第二输入端连接至一个预设阈值电压，所述比较器的输出端连接至所述逻辑控制端元；所述比较器用于将所述第一电压和所述第二电压分别与所述预设阈值电压进行比较，并将电压比较结果输出至所述逻辑控制单元；
所述逻辑控制单元用于分别控制所述可调上拉电流源和所述可调下拉电流源的开与关以及输出的电流大小，并结合所述电压比较结果，判断外部电阻是上拉状态还是下拉状态，以及上拉状态或下接状态时的电阻阻值。
优选的，所述逻辑控制单元还用于控制所述可调下拉电流源关闭，控制所述可调上拉电流源输出最小档位电流，获得所述比较器的第一结果；
所述逻辑控制单元还用于控制所述可调上拉电流源关闭，控制所述可调下拉电流源输出最小档位电流，获得所述比较器的第二结果；根据所述第一结果和所述第二结果判断检测状态，所述检测状态包括IO口为浮空、接入上拉电阻和接入下拉电阻三种。
优选的，在所述检测状态为接入下拉电阻时，所述逻辑控制单元还用于控制所述可调上拉电流源从最小档位开始逐级增大输出电流至所述外部下拉电阻，直至所述比较器的输出发生翻转，并在翻转后计算所述外部下拉电阻的阻值并保存。
优选的，所述可调上拉电流源相邻较大档位的电流值是较小档位的电流值的10或以上的倍数。
优选的，在所述检测状态为接入上拉电阻时，所述逻辑控制单元还用于控制所述可调下拉电流源从最小档位开始逐级增大输出电流至所述外部上拉电阻，直至所述比较器的输出发生翻转，并在翻转后计算所述外部上拉电阻的阻值并保存。
优选的，所述可调下拉电流源相邻较大档位的电流值是较小档位的电流值的10或以上的倍数。
第二方面，本发明实施例提供一种芯片的输入输出多态检测方法，所述输入输出多态检测方法基于上述的芯片，所述输入输出多态检测方法包括以下步骤：
S11、在芯片的逻辑控制单元控制可调下拉电流源关闭，控制可调上拉电流源输出最小档位电流，读取比较器的第一结果；
S12、所述逻辑控制单元控制所述可调上拉电流源关闭，控制所述可调下拉电流源输出最小档位电流，读取所述比较器的第二结果；
S13、根据所述第一结果和所述第二结果判断检测状态；
若所述检测状态为浮空，则直接结束；
若所述检测状态为接入外部下拉电阻，所述逻辑控制单元关闭所述可调下拉电流源，打开所述可调上拉电流源，并将所述可调上拉电流源的档位电流调到最小，所述比较器输出所述第一结果为0；所述逻辑控制单元逐步调大所述可调上拉电流源的档位电流，观测所述比较器输出结果，当所述比较器输出的所述第一结果由0变为1时，所述逻辑控制单元根据所述可调上拉电流源的档位电流判定所述外部下拉电阻的阻值；
若所述检测状态为接入外部上拉电阻，所述逻辑控制单元关闭所述可调上拉电流源，打开所述可调下拉电流源，并将所述可调下拉电流源的档位电流调到最小，所述比较器输出的所述第二结果为1；所述逻辑控制单元逐步调大所述可调下拉电流源的档位电流，观测所述比较器输出结果，当所述比较器输出的所述第二结果由1变为0时，所述逻辑控制单元根据所述可调下拉电流源的档位电流判定所述外部上拉电阻的阻值；其中，1和0表示判定真值；
S14、完成全部检测，关闭所述可调上拉电流源和所述可调下拉电流源，并将检测结果进行保存。
优选的，所述S14中，将所述检测结果保存于寄存器。
第三方面，本发明实施例提供一种计算机设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的芯片的输入输出多态检测程序，所述处理器执行所述芯片的输入输出多态检测程序时实现上述的芯片的输入输出多态检测方法中的步骤。
第四方面，本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有芯片的输入输出多态检测程序，所述芯片的输入输出多态检测程序被处理器执行时实现如上述的芯片的输入输出多态检测方法中的步骤。
本发明所达到的有益效果，在于提出了一种芯片、芯片的多态检测方法、计算机设备及计算机可读存储介质，芯片包括用于连接外部电源的电源端及用于接地的接地端，通过将可调上拉电流源、可调下拉电流源、比较器、逻辑控制单元以及IO口连接；逻辑控制单元用于分别控制可调上拉电流源和可调下拉电流源的开与关以及输出的电流大小，并结合电压比较结果，判断外部电阻是上拉状态还是下拉状态，以及上拉状态或下接状态时的电阻阻值；使得外部可以挂多种阻值的上拉或下拉电阻，内部自动检测外部挂的是上拉还是下拉以及外挂电阻的阻值，从而实现一个IO口有多种输入状态；对于芯片的多态检测方法状态识别数量多、节约资源及检测精度高。
附图说明
图1是本发明实施例提供的芯片的结构示意图；
图2是本发明实施例提供的芯片的输入输出多态检测方法的步骤流程图；
图3是本发明实施例提供的计算机设备的结构示意图。
图中，100、芯片，1、可调上拉电流源，2、可调下拉电流源，3、比较器，4、逻辑控制单元，5、IO口，6、外部上拉电阻，7、外部下拉电阻，8、电源端，9、接地端。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
如图1所示，本发明实施例提供一种芯片100，所述芯片100包括用于连接外部电源的电源端8及用于接地的接地端9，所述芯片100还包括可调上拉电流源1、可调下拉电流源2、比较器3、逻辑控制单元4以及IO口5。
所述IO口5用于连接一个电阻节点，所述电阻节点为按顺序串接在所述外部电源与地之间的外部上拉电阻6及外部下拉电阻7的连接点。
所述可调上拉电流源1设有对应不同电流值的至少两个档位，所述可调上拉电流源1的正负极分别连接至所述电源端8及所述IO口5，用于使不同电流值的电流流过所述外部下拉电阻7，以在所述IO口5得到对应的第一电压。
所述可调下拉电流源2设有对应不同电流值的至少两个档位，所述可调下拉电流源2的正负极分别连接至所述IO口5及地，用于使不同电流值的电流流过所述外部上拉电阻6，以在所述IO口5得到对应的第二电压。
可选的，可调上拉电流源1和可调下拉电流源2也可以换成相互匹配的电阻块，产生的效果相同。
所述比较器3的第一输入端连接至所述IO口5，所述比较器3的第二输入端连接至一个预设阈值电压，所述比较器3的输出端连接至所述逻辑控制端元；所述比较器3用于将所述第一电压和所述第二电压分别与所述预设阈值电压进行比较，并将电压比较结果输出至所述逻辑控制单元4。
其中，通过预设一个阈值电压的单阈值检测方式，能够降低发生检测错误的概率。同时，单一的比较器3设置，可以降低芯片100的设计成本。
所述逻辑控制单元4用于分别控制所述可调上拉电流源1和所述可调下拉电流源2的开与关以及输出的电流大小，并结合所述电压比较结果，判断外部电阻是上拉状态还是下拉状态，以及上拉状态或下接状态时的电阻阻值。
具体的，通过将可调上拉电流源1的正负极分别连接至电源端8及IO口5，使不同电流值的电流流过外部下拉电阻7，以在IO口5得到对应的第一电压；通过可调下拉电流源2的正负极分别连接至IO口5及地，使不同电流值的电流流过外部上拉电阻6，以在IO口5得到对应的第二电压；将比较器3的第一输入端连接至IO口5，比较器3的第二输入端连接至一个预设阈值电压，比较器3的输出端连接至逻辑控制端元；比较器3用于将第一电压和第二电压分别与预设阈值电压进行比较，并将电压比较结果输出至逻辑控制单元4；通过逻辑控制单元4分别控制可调上拉电流源1和可调下拉电流源2的开与关以及输出的电流大小，并结合电压比较结果，判断外部电阻是上拉状态还是下拉状态，以及上拉状态或下接状态时的电阻阻值。从而使得外部可以挂多种阻值的上拉或下拉电阻，内部自动检测外部挂的是上拉还是下拉以及外挂电阻的阻值，从而实现一个IO口5有多种输入状态；对于芯片100的多态检测方法状态识别数量多、节约资源及检测精度高。
本实施例中，所述逻辑控制单元4还用于控制所述可调下拉电流源2关闭，控制所述可调上拉电流源1输出最小档位电流，获得所述比较器3的第一结果。
所述逻辑控制单元4还用于控制所述可调上拉电流源1关闭，控制所述可调下拉电流源2输出最小档位电流，获得所述比较器3的第二结果；根据所述第一结果和所述第二结果判断检测状态，所述检测状态包括IO口5为浮空、接入上拉电阻和接入下拉电阻三种。
其中，第一结果为通过第一电压和预设阈值电压通过比较器3进行比较得到。第二结果为通过第二电压和预设阈值电压通过比较器3进行比较得到。
可选的，第一电压和第二电压分别与预设阈值电压进行比较，以确定它们是否相等，或确定它们之间的大小关系及排列顺序等。
本实施例中，在所述检测状态为接入下拉电阻时，所述逻辑控制单元4还用于控制所述可调上拉电流源1从最小档位开始逐级增大输出电流至所述外部下拉电阻7，直至所述比较器3的输出发生翻转，并在翻转后计算所述外部下拉电阻7的阻值并保存。
本实施例中，所述可调上拉电流源1相邻较大档位的电流值是较小档位的电流值的10或以上的倍数。
可选的，大大增多IO口5的输入状态，可以完成上拉到供电电源VDD、百欧姆级上拉、千欧姆级上拉、10千欧姆级上拉、100千欧姆级上拉及兆欧姆级上拉等。
本实施例中，在所述检测状态为接入上拉电阻时，所述逻辑控制单元4还用于控制所述可调下拉电流源2从最小档位开始逐级增大输出电流至所述外部上拉电阻6，直至比较器3的输出发生翻转，并在翻转后计算所述外部上拉电阻6的阻值并保存。
本实施例中，所述可调下拉电流源2相邻较大档位的电流值是较小档位的电流值的10或以上的倍数。
可选的，大大增多IO口5的输入状态，可以完成下拉到地、百欧姆级下拉、千欧姆级下拉、10千欧姆级下拉、100千欧姆级下拉、兆欧姆级下拉、浮空等13种IO状态的判定。
本实施例中，当可调上拉电流源1和可调下拉电流源2分别仅有1个档位时，该芯片100能够实现出错率更低的检测三态GPIO。
实施例二
如图1-图2所示，本发明实施例提供一种芯片的输入输出多态检测方法，所述输入输出多态检测方法基于上述的芯片100，所述输入输出多态检测方法包括以下步骤：
S11、在芯片100的逻辑控制单元4控制可调下拉电流源2关闭，控制可调上拉电流源1输出最小档位电流，读取比较器3的第一结果。
S12、所述逻辑控制单元4控制所述可调上拉电流源1关闭，控制所述可调下拉电流源2输出最小档位电流，读取所述比较器3的第二结果。
其中，步骤S11-S12用于进行初次检测，初次检测的目的是区分挂接外部上拉电阻6、外部下拉电阻7还是浮空。通过逻辑单元控制下拉电流源关闭，控制可调上拉电流源1输送出最小档位电流。读取比较器3的第一结果R1。之后控制可调上拉电流源1关闭，控制可调下拉电流源2送出最小档位电流，读取比较器3的第二结果R2。其判定真值表如下：
根据上述第一结果R1和第二结果R2的判断真值表，可以获得相应的判定状态。
S13、根据所述第一结果和所述第二结果判断检测状态；
若所述检测状态为浮空，则直接结束。
若所述检测状态为接入外部下拉电阻7，所述逻辑控制单元4关闭所述可调下拉电流源2，打开所述可调上拉电流源1，并将所述可调上拉电流源1的档位电流调到最小，所述比较器3输出所述第一结果为0；所述逻辑控制单元4逐步调大所述可调上拉电流源1的档位电流，观测所述比较器3输出结果，当所述比较器3输出的所述第一结果由0变为1时，所述逻辑控制单元4根据所述可调上拉电流源1的档位电流判定所述外部下拉电阻7的阻值。
若所述检测状态为接入外部上拉电阻6，所述逻辑控制单元4关闭所述可调上拉电流源1，打开所述可调下拉电流源2，并将所述可调下拉电流源2的档位电流调到最小，所述比较器3输出的所述第二结果为1；所述逻辑控制单元4逐步调大所述可调下拉电流源2的档位电流，观测所述比较器3输出结果，当所述比较器3输出的所述第二结果由1变为0时，所述逻辑控制单元4根据所述可调下拉电流源2的档位电流判定所述外部上拉电阻6的阻值；其中，1和0表示判定真值。
S14、完成全部检测，关闭所述可调上拉电流源1和所述可调下拉电流源2，并将检测结果进行保存。
具体的，通过上述的步骤S11-S14，本发明的芯片的输入输出多态检测方法可以使得外部可以挂多种阻值的上拉或下拉电阻，内部自动检测外部挂的是上拉还是下拉以及外挂电阻的阻值，从而实现一个IO口5有多种输入状态；对于芯片100的多态检测方法状态识别数量多、节约资源及检测精度高。
本实施例中，通过芯片的输入输出多态检测方法所实现的技术效果及原理与本发明上述实施例一提供的芯片100所实现的技术效果和原理相同，在此不再赘述。
本实施例中，所述S14中，将所述检测结果保存于寄存器。寄存器的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，通过将检测结果保存在寄存器内，检测结果保存效果好。
实施例三
如图3所示，本发明实施例提供一种计算机设备300，包括：存储器301、处理器302及存储在所述存储器301上并可在所述处理器302上运行的芯片的输入输出多态检测程序，所述处理器302执行所述芯片的输入输出多态检测程序时实现上述的芯片的输入输出多态检测方法中的步骤；
S11、在芯片的逻辑控制单元控制可调下拉电流源关闭，控制可调上拉电流源输出最小档位电流，读取比较器的第一结果；
S12、所述逻辑控制单元控制所述可调上拉电流源关闭，控制所述可调下拉电流源输出最小档位电流，读取所述比较器的第二结果；
S13、根据所述第一结果和所述第二结果判断检测状态；
若所述检测状态为浮空，则直接结束；
若所述检测状态为接入外部下拉电阻，所述逻辑控制单元关闭所述可调下拉电流源，打开所述可调上拉电流源，并将所述可调上拉电流源的档位电流调到最小，所述比较器输出所述第一结果为0；所述逻辑控制单元逐步调大所述可调上拉电流源的档位电流，观测所述比较器输出结果，当所述比较器输出的所述第一结果由0变为1时，所述逻辑控制单元根据所述可调上拉电流源的档位电流判定所述外部下拉电阻的阻值；
若所述检测状态为接入外部上拉电阻，所述逻辑控制单元关闭所述可调上拉电流源，打开所述可调下拉电流源，并将所述可调下拉电流源的档位电流调到最小，所述比较器输出的所述第二结果为1；所述逻辑控制单元逐步调大所述可调下拉电流源的档位电流，观测所述比较器输出结果，当所述比较器输出的所述第二结果由1变为0时，所述逻辑控制单元根据所述可调下拉电流源的档位电流判定所述外部上拉电阻的阻值；其中，1和0表示判定真值；
S14、完成全部检测，关闭所述可调上拉电流源和所述可调下拉电流源，并将检测结果进行保存。
实施例四
本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有芯片的输入输出多态检测程序，所述芯片的输入输出多态检测程序被处理器执行时实现如上述的芯片的输入输出多态检测方法中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存取存储器（Random AccessMemory，简称RAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，所揭露的仅为本发明较佳实施例而已，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式用等同变化，均属于本发明的保护之内。

Claims (10)

1.一种芯片，所述芯片包括用于连接外部电源的电源端及用于接地的接地端，其特征在于，所述芯片还包括可调上拉电流源、可调下拉电流源、比较器、逻辑控制单元以及IO口；
所述IO口用于连接一个电阻节点，所述电阻节点为按顺序串接在所述外部电源与地之间的外部上拉电阻及外部下拉电阻的连接点；
所述可调上拉电流源设有对应不同电流值的至少两个档位，所述可调上拉电流源的正负极分别连接至所述电源端及所述IO口，用于使不同电流值的电流流过所述外部下拉电阻，以在所述IO口得到对应的第一电压；
所述可调下拉电流源设有对应不同电流值的至少两个档位，所述可调下拉电流源的正负极分别连接至所述IO口及地，用于使不同电流值的电流流过所述外部上拉电阻，以在所述IO口得到对应的第二电压；
所述比较器的第一输入端连接至所述IO口，所述比较器的第二输入端连接至一个预设阈值电压，所述比较器的输出端连接至所述逻辑控制端元；所述比较器用于将所述第一电压和所述第二电压分别与所述预设阈值电压进行比较，并将电压比较结果输出至所述逻辑控制单元；
所述逻辑控制单元用于分别控制所述可调上拉电流源和所述可调下拉电流源的开与关以及输出的电流大小，并结合所述电压比较结果，判断外部电阻是上拉状态还是下拉状态，以及上拉状态或下接状态时的电阻阻值。
2.如权利要求1所述的芯片，其特征在于，所述逻辑控制单元还用于控制所述可调下拉电流源关闭，控制所述可调上拉电流源输出最小档位电流，获得所述比较器的第一结果；
所述逻辑控制单元还用于控制所述可调上拉电流源关闭，控制所述可调下拉电流源输出最小档位电流，获得所述比较器的第二结果；根据所述第一结果和所述第二结果判断检测状态，所述检测状态包括IO口为浮空、接入上拉电阻和接入下拉电阻三种。
3.如权利要求2所述的芯片，其特征在于，在所述检测状态为接入下拉电阻时，所述逻辑控制单元还用于控制所述可调上拉电流源从最小档位开始逐级增大输出电流至所述外部下拉电阻，直至所述比较器的输出发生翻转，并在翻转后计算所述外部下拉电阻的阻值并保存。
4.如权利要求3所述的芯片，其特征在于，所述可调上拉电流源相邻较大档位的电流值是较小档位的电流值的10或以上的倍数。
5.如权利要求2所述的芯片，其特征在于，在所述检测状态为接入上拉电阻时，所述逻辑控制单元还用于控制所述可调下拉电流源从最小档位开始逐级增大输出电流至所述外部上拉电阻，直至所述比较器的输出发生翻转，并在翻转后计算所述外部上拉电阻的阻值并保存。
6.如权利要求5所述的芯片，其特征在于，所述可调下拉电流源相邻较大档位的电流值是较小档位的电流值的10或以上的倍数。
7.一种芯片的输入输出多态检测方法，其特征在于，所述输入输出多态检测方法基于权利要求1-6任一项所述的芯片，所述输入输出多态检测方法包括以下步骤：
S11、在芯片的逻辑控制单元控制可调下拉电流源关闭，控制可调上拉电流源输出最小档位电流，读取比较器的第一结果；
S12、所述逻辑控制单元控制所述可调上拉电流源关闭，控制所述可调下拉电流源输出最小档位电流，读取所述比较器的第二结果；
S13、根据所述第一结果和所述第二结果判断检测状态；
若所述检测状态为浮空，则直接结束；
若所述检测状态为接入外部下拉电阻，所述逻辑控制单元关闭所述可调下拉电流源，打开所述可调上拉电流源，并将所述可调上拉电流源的档位电流调到最小，所述比较器输出所述第一结果为0；所述逻辑控制单元逐步调大所述可调上拉电流源的档位电流，观测所述比较器输出结果，当所述比较器输出的所述第一结果由0变为1时，所述逻辑控制单元根据所述可调上拉电流源的档位电流判定所述外部下拉电阻的阻值；
若所述检测状态为接入外部上拉电阻，所述逻辑控制单元关闭所述可调上拉电流源，打开所述可调下拉电流源，并将所述可调下拉电流源的档位电流调到最小，所述比较器输出的所述第二结果为1；所述逻辑控制单元逐步调大所述可调下拉电流源的档位电流，观测所述比较器输出结果，当所述比较器输出的所述第二结果由1变为0时，所述逻辑控制单元根据所述可调下拉电流源的档位电流判定所述外部上拉电阻的阻值；其中，1和0表示判定真值；
S14、完成全部检测，关闭所述可调上拉电流源和所述可调下拉电流源，并将检测结果进行保存。
8.如权利要求7所述的输入输出多态检测方法，其特征在于，所述S14中，将所述检测结果保存于寄存器。
9.一种计算机设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的芯片的输入输出多态检测程序，所述处理器执行所述芯片的输入输出多态检测程序时实现如权利要求7-8任一项所述的芯片的输入输出多态检测方法中的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有芯片的输入输出多态检测程序，所述芯片的输入输出多态检测程序被处理器执行时实现如权利要求7-8任一项所述的芯片的输入输出多态检测方法中的步骤。
CN202311012060.0A 2023-08-11 2023-08-11 芯片、芯片的输入输出多态检测方法及相关设备 Pending CN116718898A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311012060.0A CN116718898A (zh) 2023-08-11 2023-08-11 芯片、芯片的输入输出多态检测方法及相关设备
CN202322630516.1U CN221103324U (zh) 2023-08-11 2023-09-26 芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311012060.0A CN116718898A (zh) 2023-08-11 2023-08-11 芯片、芯片的输入输出多态检测方法及相关设备

Publications (1)

Publication Number Publication Date
CN116718898A true CN116718898A (zh) 2023-09-08

Family

ID=87866572

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311012060.0A Pending CN116718898A (zh) 2023-08-11 2023-08-11 芯片、芯片的输入输出多态检测方法及相关设备
CN202322630516.1U Active CN221103324U (zh) 2023-08-11 2023-09-26 芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202322630516.1U Active CN221103324U (zh) 2023-08-11 2023-09-26 芯片

Country Status (1)

Country Link
CN (2) CN116718898A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442716B1 (en) * 1999-01-18 2002-08-27 Hyundai Electronics Industries Co., Ltd. Data output buffer
KR20100104473A (ko) * 2009-03-18 2010-09-29 주식회사 아이티엔티 Ｏｄｔ 저항 테스트 시스템
CN103675461A (zh) * 2013-12-20 2014-03-26 北京航天测控技术有限公司 基于可调电流源的电阻测量方法及装置
US20140097911A1 (en) * 2011-10-04 2014-04-10 Elpida Memory, Inc. Semiconductor device
CN104901679A (zh) * 2015-06-12 2015-09-09 长沙景嘉微电子股份有限公司 一种新型输入检测电路
CN105955912A (zh) * 2016-05-16 2016-09-21 芯海科技（深圳）股份有限公司 一种用于usb type-c接口的设备检测方法
CN106291210A (zh) * 2015-05-22 2017-01-04 快捷半导体(苏州)有限公司 Usb接口检测器、检测方法、usb连接器及电子设备
JP2019040858A (ja) * 2017-08-24 2019-03-14 ローム株式会社 スイッチ監視装置、スイッチ状態検出回路及び車載用スイッチシステム
CN112652350A (zh) * 2019-10-10 2021-04-13 美光科技公司 使用电流源的zq校准
CN114189239A (zh) * 2021-12-08 2022-03-15 上海爻火微电子有限公司 接口电路、信号传输电路与电子设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442716B1 (en) * 1999-01-18 2002-08-27 Hyundai Electronics Industries Co., Ltd. Data output buffer
KR20100104473A (ko) * 2009-03-18 2010-09-29 주식회사 아이티엔티 Ｏｄｔ 저항 테스트 시스템
US20140097911A1 (en) * 2011-10-04 2014-04-10 Elpida Memory, Inc. Semiconductor device
CN103675461A (zh) * 2013-12-20 2014-03-26 北京航天测控技术有限公司 基于可调电流源的电阻测量方法及装置
CN106291210A (zh) * 2015-05-22 2017-01-04 快捷半导体(苏州)有限公司 Usb接口检测器、检测方法、usb连接器及电子设备
CN104901679A (zh) * 2015-06-12 2015-09-09 长沙景嘉微电子股份有限公司 一种新型输入检测电路
CN105955912A (zh) * 2016-05-16 2016-09-21 芯海科技（深圳）股份有限公司 一种用于usb type-c接口的设备检测方法
JP2019040858A (ja) * 2017-08-24 2019-03-14 ローム株式会社 スイッチ監視装置、スイッチ状態検出回路及び車載用スイッチシステム
CN112652350A (zh) * 2019-10-10 2021-04-13 美光科技公司 使用电流源的zq校准
CN114189239A (zh) * 2021-12-08 2022-03-15 上海爻火微电子有限公司 接口电路、信号传输电路与电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梁廷贵 等: "OC 和OD 门上拉电阻阻值的计算技巧", 唐山学院学报, vol. 20, no. 2, pages 33 - 34 *

Also Published As

Publication number Publication date
CN221103324U (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
CN104852439B (zh) 电子设备以及双电池充放电切换方法
US20110140533A1 (en) Assigning addresses to multiple cascade battery modules in electric or electric hybrid vehicles
CN109905115B (zh) 一种可逆逻辑电路及其操作方法
CN111352014B (zh) 一种检测并定位异常mosfet的方法、系统、设备及介质
US8817521B2 (en) Control method for memory cell
CN115394330A (zh) 用于存储和搜索任意范围段的模拟内容可寻址存储器
US10122185B2 (en) Battery management system
CN112084459A (zh) 电池充放电循环寿命的预测方法、装置、电子终端、及存储介质
CN110445489B (zh) 一种数位比较电路及其操作方法
CN106409335B (zh) 内容寻址存储单元电路及其搜索和写操作方法、存储器
CN116718898A (zh) 芯片、芯片的输入输出多态检测方法及相关设备
CN105741870A (zh) 一种基于忆阻的非易失性d触发器电路
US10453529B2 (en) Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof
US9772365B2 (en) Detection circuit
CN113156244B (zh) 充电装置的测试方法、装置、电子设备及存储介质
CN107196389B (zh) 一种终端充电器的处理方法和装置
CN111565490B (zh) 汽车led信号灯用升压芯片的启动方法、系统、介质及设备
CN110867920B (zh) 电池系统的充电控制方法、装置、电子设备及电池系统
CN115219930A (zh) 车辆蓄电池老化预警方法、装置、电子设备以及存储介质
US7872984B2 (en) Discovering parameters for a communications link
CN115728652A (zh) 一种标称电压的检测方法及检测装置
CN107995000B (zh) 一种供电检测方法及设备
CN110659290A (zh) 数据处理方法及装置以及相关产品
CN106960686B (zh) 一种读取方法及闪存存储器装置
CN112349326A (zh) 存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20230908

WD01 Invention patent application deemed withdrawn after publication