JP5574722B2 - データ出力回路 - Google Patents
データ出力回路 Download PDFInfo
- Publication number
- JP5574722B2 JP5574722B2 JP2010014014A JP2010014014A JP5574722B2 JP 5574722 B2 JP5574722 B2 JP 5574722B2 JP 2010014014 A JP2010014014 A JP 2010014014A JP 2010014014 A JP2010014014 A JP 2010014014A JP 5574722 B2 JP5574722 B2 JP 5574722B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- data
- emphasis
- turned
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004913 activation Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
Description
Claims (7)
- 複数のプルアップ抵抗を用いて出力ノードをプルアップ駆動するプルアップ駆動部と、
複数のプルダウン抵抗を用いて前記出力ノードをプルダウン駆動するプルダウン駆動部と、
「ハイ」データの出力時に、複数の前記プルアップ抵抗をプルアップインピーダンスコードによってオン・オフさせ、プリエンファシス期間の間には、前記プルアップインピーダンスコードによってターンオフされた前記プルアップ抵抗の全部または一部を改めてターンオンさせるプルアップ制御部と、
「ロー」データの出力時に、複数の前記プルダウン抵抗をプルダウンインピーダンスコードによってオン・オフさせ、プリエンファシス期間の間には、前記プルダウンインピーダンスコードによってターンオフされた前記プルダウン抵抗の全部または一部を改めてターンオンさせるプルダウン制御部と、を備え、
前記プルアップ制御部が、
前記プルアップインピーダンスコードに応じて、出力データまたはプルアッププリエンファシス活性化信号を前記プルアップ抵抗に伝達する複数の選択部を備える
ことを特徴とするデータ出力回路。 - 複数のプルアップ抵抗を用いて出力ノードをプルアップ駆動するプルアップ駆動部と、
複数のプルダウン抵抗を用いて前記出力ノードをプルダウン駆動するプルダウン駆動部と、
「ハイ」データの出力時に、複数の前記プルアップ抵抗をプルアップインピーダンスコードによってオン・オフさせ、プリエンファシス期間の間には、前記プルアップインピーダンスコードによってターンオフされた前記プルアップ抵抗の全部または一部を改めてターンオンさせるプルアップ制御部と、
「ロー」データの出力時に、複数の前記プルダウン抵抗をプルダウンインピーダンスコードによってオン・オフさせ、プリエンファシス期間の間には、前記プルダウンインピーダンスコードによってターンオフされた前記プルダウン抵抗の全部または一部を改めてターンオンさせるプルダウン制御部と、を備え、
前記プルダウン制御部が、
前記プルダウンインピーダンスコードに応じて、出力データまたはプルダウンプリエンファシス活性化信号を前記プルダウン抵抗に伝達する複数の選択部を備える
ことを特徴とするデータ出力回路。 - 前記プルアップ制御部が前記プリエンファシス期間の間に、前記プルアップ抵抗のうちのいくつを改めてターンオンさせるかは、プルアッププリエンファシスコードによって決定され、
前記プルダウン制御部が前記プリエンファシス期間の間に、前記プルダウン抵抗のうちのいくつを改めてターンオンさせるかは、プルダウンプリエンファシスコードによって決定されることを特徴とする請求項1または2に記載のデータ出力回路。 - 前記選択部が、
自身の出力信号が伝達される前記プルアップ抵抗が前記プルアップインピーダンスコードによってターンオンされるように設定される場合には、前記出力データを選択して出力し、
自身の出力信号が伝達される前記プルアップ抵抗が前記プルアップインピーダンスコードによってターンオフされるように設定される場合には、前記プルアッププリエンファシス活性化信号を選択して出力することを特徴とする請求項1に記載のデータ出力回路。 - 前記プルアッププリエンファシス活性化信号が、
プルアッププリエンファシスデータとプルアッププリエンファシスコードとを組み合わせて生成された信号であることを特徴とする請求項1に記載のデータ出力回路。 - 前記選択部が、
自身の出力信号が伝達される前記プルダウン抵抗が前記プルダウンインピーダンスコードによってターンオンされるように設定される場合には、前記出力データを選択して出力し、
自身の出力信号が伝達される前記プルダウン抵抗が前記プルダウンインピーダンスコードによってターンオフされるように設定される場合には、前記プルダウンプリエンファシス活性化信号を選択して出力することを特徴とする請求項2に記載のデータ出力回路。 - 前記プルダウンプリエンファシス活性化信号が、
プルダウンプリエンファシスデータとプルダウンプリエンファシスコードとを組み合わせて生成された信号であることを特徴とする請求項2に記載のデータ出力回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0117388 | 2009-11-30 | ||
KR1020090117388A KR101045071B1 (ko) | 2009-11-30 | 2009-11-30 | 데이터 출력회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011120193A JP2011120193A (ja) | 2011-06-16 |
JP5574722B2 true JP5574722B2 (ja) | 2014-08-20 |
Family
ID=43981561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014014A Active JP5574722B2 (ja) | 2009-11-30 | 2010-01-26 | データ出力回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7944233B1 (ja) |
JP (1) | JP5574722B2 (ja) |
KR (1) | KR101045071B1 (ja) |
CN (1) | CN102081957B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8669792B2 (en) * | 2011-09-02 | 2014-03-11 | Kool Chip, Inc. | Voltage mode driver using pre-emphasis and de-emphasis signals |
WO2013033622A1 (en) * | 2011-09-02 | 2013-03-07 | Rambus Inc. | On -chip regulator with variable load compensation |
KR20130033698A (ko) | 2011-09-27 | 2013-04-04 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR101839884B1 (ko) * | 2011-11-08 | 2018-03-20 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP2013201667A (ja) | 2012-03-26 | 2013-10-03 | Toshiba Corp | 出力ドライバ回路、および、半導体記憶装置 |
KR101874584B1 (ko) | 2012-04-03 | 2018-07-04 | 삼성전자주식회사 | 전압 방식 구동기 |
US9048824B2 (en) * | 2012-12-12 | 2015-06-02 | Intel Corporation | Programmable equalization with compensated impedance |
US9152257B2 (en) * | 2012-12-28 | 2015-10-06 | Intel Corporation | Low swing voltage mode driver |
JP6007843B2 (ja) * | 2013-03-26 | 2016-10-12 | 富士通株式会社 | 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法 |
WO2015094198A1 (en) * | 2013-12-17 | 2015-06-25 | Intel Corporation | Low power electrostatic discharge robust linear driver |
KR102125470B1 (ko) * | 2014-03-25 | 2020-06-24 | 에스케이하이닉스 주식회사 | 반도체 장치의 데이터 출력 회로 |
KR102163263B1 (ko) * | 2014-03-27 | 2020-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치의 데이터 출력 회로 |
KR20150134002A (ko) * | 2014-05-21 | 2015-12-01 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9337807B2 (en) * | 2014-09-30 | 2016-05-10 | Qualcomm Incorporated | Output driver circuit with auto-equalization based on drive strength calibration |
US9473142B2 (en) * | 2014-12-12 | 2016-10-18 | Mediatek Inc. | Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus |
CN104821815A (zh) * | 2015-05-14 | 2015-08-05 | 中国科学技术大学先进技术研究院 | 一种预加重功能的电压型驱动电路 |
CN104935325B (zh) * | 2015-06-26 | 2018-02-27 | 灿芯半导体(上海)有限公司 | 接口电路中的输出电路 |
KR102672957B1 (ko) * | 2017-02-13 | 2024-06-10 | 에스케이하이닉스 주식회사 | 데이터 출력 버퍼 |
CN109308922B (zh) * | 2017-07-28 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种存储器及其数据读出驱动电路 |
KR20190063876A (ko) * | 2017-11-30 | 2019-06-10 | 에스케이하이닉스 주식회사 | 신호 드라이버 회로 및 이를 이용하는 반도체 장치 |
KR102568650B1 (ko) | 2018-10-18 | 2023-08-23 | 삼성디스플레이 주식회사 | 통신 장치, 그것을 이용한 표시 장치 검사 시스템 및 검사 방법 |
JP6916929B1 (ja) * | 2020-05-25 | 2021-08-11 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | インピーダンスキャリブレーション回路 |
JP2021185650A (ja) * | 2020-05-25 | 2021-12-09 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | インピーダンスキャリブレーション回路 |
KR20220005813A (ko) | 2020-07-07 | 2022-01-14 | 삼성전자주식회사 | 캘리브레이션 제어 회로 및 이를 포함하는 메모리 장치 |
KR20220128126A (ko) | 2021-03-12 | 2022-09-20 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 이를 위한 인터페이스 회로 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3573701B2 (ja) * | 2000-09-14 | 2004-10-06 | Necエレクトロニクス株式会社 | 出力バッファ回路 |
JP2006140548A (ja) * | 2004-11-10 | 2006-06-01 | Renesas Technology Corp | 半導体集積回路装置 |
US7227382B1 (en) * | 2005-02-01 | 2007-06-05 | Advanced Micro Devices, Inc. | Transmit based equalization using a voltage mode driver |
JP4872228B2 (ja) * | 2005-03-28 | 2012-02-08 | 日本電気株式会社 | 出力バッファ回路 |
KR100753123B1 (ko) * | 2005-09-29 | 2007-08-29 | 주식회사 하이닉스반도체 | 출력 드라이빙 장치 |
KR100656470B1 (ko) * | 2006-02-07 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 드라이버 제어장치 및 방법 |
KR100879783B1 (ko) * | 2007-06-26 | 2009-01-22 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치 |
KR20090039295A (ko) * | 2007-10-18 | 2009-04-22 | 주식회사 하이닉스반도체 | 데이터 전송회로 |
JP4990123B2 (ja) * | 2007-12-28 | 2012-08-01 | 株式会社日立製作所 | 出力バッファ回路及び伝送方法 |
-
2009
- 2009-11-30 KR KR1020090117388A patent/KR101045071B1/ko active IP Right Grant
- 2009-12-24 US US12/647,114 patent/US7944233B1/en active Active
-
2010
- 2010-01-26 JP JP2010014014A patent/JP5574722B2/ja active Active
- 2010-01-28 CN CN201010105820.9A patent/CN102081957B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US7944233B1 (en) | 2011-05-17 |
CN102081957A (zh) | 2011-06-01 |
KR101045071B1 (ko) | 2011-06-29 |
KR20110060713A (ko) | 2011-06-08 |
JP2011120193A (ja) | 2011-06-16 |
US20110128037A1 (en) | 2011-06-02 |
CN102081957B (zh) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5574722B2 (ja) | データ出力回路 | |
US9722582B2 (en) | Semiconductor device with output driver pre-emphasis scheme | |
US7906986B2 (en) | Data output driving circuit for a semiconductor apparatus | |
JP5053656B2 (ja) | 半導体記憶装置のデータ出力ドライブ回路 | |
US7999579B2 (en) | Output driver | |
US7786753B2 (en) | Output driver circuit, semiconductor memory device including the output driver circuit, and method for operating the semiconductor memory device | |
US7508232B2 (en) | Data output driver | |
US8482311B2 (en) | Output buffer circuit and integrated circuit including same | |
US9467145B2 (en) | Data output circuit | |
CN101136238A (zh) | 半导体器件的输出电路 | |
US7576560B2 (en) | Apparatus for measuring on-die termination (ODT) resistance and semiconductor memory device having the same | |
KR20050019453A (ko) | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 | |
KR101204674B1 (ko) | 반도체집적회로 | |
US7919988B2 (en) | Output circuit and driving method thereof | |
US20140055162A1 (en) | On-die termination circuit | |
US9391594B2 (en) | Semiconductor device | |
US8907698B2 (en) | On-die termination circuit and termination method | |
CN110390966B (zh) | 终结电路、半导体器件及其操作方法 | |
US11388032B1 (en) | Apparatuses and methods for pre-emphasis control | |
KR20100040423A (ko) | 온 다이 터미네이션 회로 | |
KR102310508B1 (ko) | 임피던스 조절 회로 및 이를 포함하는 집적 회로 | |
US8638152B2 (en) | Signal transmission circuits | |
US7719308B2 (en) | Semiconductor apparatus, on-die termination circuit, and control method of the same | |
KR20090087550A (ko) | 반도체 메모리 장치의 입/출력 드라이버 | |
KR20100076761A (ko) | 출력드라이버 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5574722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |