CN104821815A - 一种预加重功能的电压型驱动电路 - Google Patents
一种预加重功能的电压型驱动电路 Download PDFInfo
- Publication number
- CN104821815A CN104821815A CN201510246836.4A CN201510246836A CN104821815A CN 104821815 A CN104821815 A CN 104821815A CN 201510246836 A CN201510246836 A CN 201510246836A CN 104821815 A CN104821815 A CN 104821815A
- Authority
- CN
- China
- Prior art keywords
- output
- voltage
- drive circuit
- type drive
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种预加重功能的电压型驱动电路，其特征是在电压型驱动电路的输入端和输出端之间连接电容阵列，以电容阵列构成电压型驱动电路在输入端和输出端之间的高通通路，并由mos管在电压型驱动电路的输入端和输出端之间构成低通通路，使电压型驱动电路输出波形为高通通路信号和低通通路信号的叠加，在高通通路输出的信号幅度大于低通通路的输出信号幅度时得到预加重输出波形。本发明有效降低了预加重功能电路的复杂度，提高抗电源电压噪声的能力。
Description
技术领域
本发明涉及电压型输入输出IO接口驱动电路，尤其是应用于但不限于输入输出IO接口的发送机。
背景技术
高速接口驱动电路分为电压型和电流型两种。电压型驱动器相对电流型驱动器具有低功耗的优点，所以在高速短距离接口电路中电压型驱动器被广泛使用。传统的电压模式驱动电路分为高摆幅结构和低摆幅结构。高摆幅结构如图1所示，使用反相器作为驱动电路，pmos管1和nmos管3，或是pmos管2和nmos管4的漏端与输出端连接，此时输出端电压能够大范围变化；低摆幅结构如图2所示，nmos管7和nmos管8的接法与高摆幅结构中的nmos管3和nmos管4一致，不同点在于，使用nmos管5和nmos管6代替高摆幅结构中的pmos管1和pmos管2，由于输出端与nmos管5和nmos管6的源端相连，输出电压摆幅受nmos管5和nmos管6的Vth限制，输出摆幅变小。同时由于高摆幅电压型和低摆幅电压型都存在mos管的源端与电源或地连接的情况，那么电源和地的噪声直接影响mos管VGS电压变化，使输出信号幅度变化。
随着信号在信道中的衰减,尤其是高频分量的衰减,信号的传输会出现码间干扰，这样为接收器的接收带来了很大的困难。为了减小信号在传输通路中高频分量的衰减，会在发射端进行预加重。R.Sredojevic等人提出一种如图3所示的具有预加重功能的电压型驱动器，其是数据信号传递到逻辑选择单元9中，从中选择一路后，经过缓冲器10和缓冲器11缓冲后，传递到由nmos管12、nmos管13、nmos管14和nmos管15组成的低摆幅结构驱动器，最后信号输出至芯片外。通过改变输出阻抗，实现预加重功能。与输出端相连的为多个电压低摆幅型驱动器，当数据跳变时，所有的驱动器都工作，此时输出阻抗小，输出电压幅度大；一段时间后，一部分驱动器关闭，此时输出阻抗变大，输出电压幅度变小，从而获得预加重波形。但是此种电路结构复杂，特别是逻辑选择单元9的复杂度随驱动器数目增加而增加。
发明目的
本发明是为避免上述现有技术所存在的不足之处，提供一种预加重功能的电压型驱动电路，以降低预加重功能电路的复杂度，提高抗电源电压噪声的能力。
本发明预加重功能的电压型驱动电路的结构特点是：在所述电压型驱动电路的输入端和输出端之间连接电容阵列，以所述电容阵列构成所述电压型驱动电路在输入端和输出端之间的高通通路，并由mos管在所述电压型驱动电路的输入端和输出端之间构成低通通路，使所述电压型驱动电路的输出波形为高通通路信号和低通通路信号的叠加，在高通通路输出的信号幅度大于低通通路的输出信号幅度时得到预加重输出波形。
本发明预加重功能的电压型驱动电路的结构特点也在于：所述电压型驱动电路是由第一nmos管、第二nmos管、第一pmos管、第二pmos管、第一电容阵列和第二电容阵列组成；
所述第一nmos管和第二nmos管的栅端分别与输入端Din+和输入端Din-连接，源端分别与输出端Out+和输出端Out-连接，漏端共同与电源VDD连接；
所述第一pmos管、第二pmos管的栅端分别与输入端Din+和输入端Din-连接，源端分别与输出端Out+和输出端Out-连接，漏端共同与地GND连接；
所述第一电容阵列和第二电容阵列由选择信号Cselect控制，一端分别与输入端Din+和输入端Din-相连，另一端分别与输出端Out+和输出端Out-连接。
本发明预加重功能的电压型驱动电路的结构特点也在于：调整所述电容阵列中电容元件的容值，实现调节输出波形预加重增益的功能。
与已有技术相比，本发明有益效果体现在：
1、本发明驱动电路只在输入端和输出端接入电容阵列或是电容，即可实现预加重功能，其结构简单。
2、本发明中同时与电源电压相连的为mos管漏端，因此mos管电流受电源电压噪声变化小，因此具有较高的抗电源电压噪声能力。
附图说明
图1为高摆幅电压型驱动器结构示意图；
图2为低摆幅电压型驱动器结构示意图；
图3为预加重电压型驱动器结构示意图；
图4为本发明预加重电压型驱动器的结构示意图；
图5为图4中所示电路中电容阵列的示意图；
图6为本发明预加重电压型驱动器在不同电容阵列值下输出仿真波形；
具体实施方式
参见图4，本实施例中预加重功能的电压型驱动电路是在所述电压型驱动电路的输入端和输出端之间连接电容阵列，以所述电容阵列构成所述电压型驱动电路在输入端和输出端之间的高通通路，并由mos管在所述电压型驱动电路的输入端和输出端之间构成低通通路，该低通通路是由上连电源的nmos和下连地的pmos组成。使所述电压型驱动电路输出波形为高通通路信号和低通通路信号的叠加，在高通通路输出的信号幅度大于低通通路的输出信号幅度时得到预加重输出波形；调整所述电容阵列中电容元件的容值，实现调节输出波形预加重增益的功能。
本实施例中，预加重功能的电压型驱动电路是由第一nmos管16、第二nmos管17、第一pmos管20、第二pmos管21、第一电容阵列18、第二电容阵列19组成，包括：
第一nmos管16和第二nmos管17的栅端分别与输入端Din+和输入端Din-连接，源端分别与输出端Out+和输出端Out-连接，漏端共同与电源VDD连接；
第一pmos管20、第二pmos管21的栅端分别与输入端Din+和输入端Din-连接，源端分别与输出端Out+和输出端Out-连接，漏端共同与地GND连接；
第一电容阵列18和第二电容阵列19由Cselect信号控制，一端分别与输入端Din+和输入端Din-相连，另一端分别与输出端Out+和输出端Out-连接。
本实施例中的输入信号为数字信号，输出信号为模拟信号。当输入信号Din+\Din-为VDD\GND时，第一nmos管16和第二pmos管21导通，第二nmos管17和第一pmos管20截止，此时输出信号Out+\Out-为V+\V-；当输入信号Din+\Din-为GND\VDD时，第一nmos管16和第二pmos管21截止，第二nmos管17和第一pmos管20导通，此时输出信号Out+\Out-为V-\V+。
为了实现预加重，在电路的输入端和输出端用电容阵列相连，从而在输入端和输出端搭建了两个信号通路，一个是由电容阵列形成的高通通路，另一个为mos管组成的低通通路。当输入信号发生翻转时，由于低通通路存在传输延迟，高频信号经过高通通路先传递到输出端，使输出电压发生变化；而后经过一定延迟，低通信号传递到输出端。根据叠加定理，输出波形为高通通路信号和低通通路的叠加，只要高通通路输出的信号幅度大于低通通路的输出信号幅度，即可得到预加重输出波形。
本实施例中由于与电源VDD端和地GND端连接的都为mos管的漏端，根据mos管电流公式如式(1)：
式(1)中：I为mos管电流，μ为载流子迁移率，Cox为单位面积的栅氧化层电容，W为mos管的宽度，L为mos管的长度，Vgs为mos管栅源电压差，Vth为mos管的阈值电压，λ为沟道长度调制系数，Vds为mos管的漏源电压差。电源和地噪声只会影响mos管的VDS；电源和地噪声对传统反相器驱动器的影响相当于VGS变化，与电流成平方关系，因此本发明结构与传统反相器驱动器相比，mos管电流受电源和地噪声变化较小，驱动电路抗电源地噪声能力大大增强。
图5所示为本实施例中电容阵列结构示意，其中，输入信号in分别与电容22和电容23的一端相连接，电容22和电容23的另一端分别与mos管24和mos管25的漏端相连接，mos管24和mos管25的栅端与Cselect信号连接，mos管24mos管25的源端与输出端out相连接。
图6所示为本实施例在不同电容阵列值下的输出仿真波形。由于电容值越大，高通通路的带宽越宽，所以高通通路输出的信号幅度越大，根据叠加定理可知，输出预加重波形的预加重力度越大。图6中虚线所示为电容阵列电容值小的预加重输出波形；实线所示为电容阵列电容值大的预加重输出波形。实线的预加重输出幅度最大\小值Vh++\Vl--要比虚线的预加重输出幅度最大\小值Vh+\Vl-大。
Claims (3)
1.一种预加重功能的电压型驱动电路，其特征是在所述电压型驱动电路的输入端和输出端之间连接电容阵列，以所述电容阵列构成所述电压型驱动电路在输入端和输出端之间的高通通路，并由mos管在所述电压型驱动电路的输入端和输出端之间构成低通通路，使所述电压型驱动电路的输出波形为高通通路信号和低通通路信号的叠加，在高通通路输出的信号幅度大于低通通路的输出信号幅度时得到预加重输出波形。
2.根据权利要求1所述的预加重功能的电压型驱动电路，其特征是所述电压型驱动电路是由第一nmos管(16)、第二nmos管(17)、第一pmos管(20)、第二pmos管(21)、第一电容阵列(18)和第二电容阵列(19)组成；
所述第一nmos管(16)和第二nmos管(17)的栅端分别与输入端Din+和输入端Din-连接，源端分别与输出端Out+和输出端Out-连接，漏端共同与电源VDD连接；
所述第一pmos管(20)、第二pmos管(21)的栅端分别与输入端Din+和输入端Din-连接，源端分别与输出端Out+和输出端Out-连接，漏端共同与地GND连接；
所述第一电容阵列(18)和第二电容阵列(19)由选择信号Cselect控制，一端分别与输入端Din+和输入端Din-相连，另一端分别与输出端Out+和输出端Out-连接。
3.根据权利要求1或2所述的预加重功能的电压型驱动电路，其特征是：调整所述电容阵列中电容元件的容值，实现调节输出波形预加重增益的功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510246836.4A CN104821815A (zh) | 2015-05-14 | 2015-05-14 | 一种预加重功能的电压型驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510246836.4A CN104821815A (zh) | 2015-05-14 | 2015-05-14 | 一种预加重功能的电压型驱动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104821815A true CN104821815A (zh) | 2015-08-05 |
Family
ID=53732005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510246836.4A Pending CN104821815A (zh) | 2015-05-14 | 2015-05-14 | 一种预加重功能的电压型驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104821815A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发（上海）有限公司 | 用于高频信号的功效推挽式缓冲电路、系统和方法 |
| CN102081957A (zh) * | 2009-11-30 | 2011-06-01 | 海力士半导体有限公司 | 数据输出电路 |
| CN104579378A (zh) * | 2015-01-15 | 2015-04-29 | 中国科学技术大学先进技术研究院 | 一种电容实现预加重电路的低压差分发送器 |
-
2015
- 2015-05-14 CN CN201510246836.4A patent/CN104821815A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发（上海）有限公司 | 用于高频信号的功效推挽式缓冲电路、系统和方法 |
| CN102081957A (zh) * | 2009-11-30 | 2011-06-01 | 海力士半导体有限公司 | 数据输出电路 |
| CN104579378A (zh) * | 2015-01-15 | 2015-04-29 | 中国科学技术大学先进技术研究院 | 一种电容实现预加重电路的低压差分发送器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5969605B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
| CN104135272B (zh) | 节省功耗的预加重lvds驱动电路 | |
| US7233165B2 (en) | High speed driver for serial communications | |
| US20070124518A1 (en) | Transmitter driver circuit in high-speed serial communications system | |
| CN104333524B (zh) | 一种高速串行接口发射机 | |
| US8749269B2 (en) | CML to CMOS conversion circuit | |
| CN103166627B (zh) | 一种带有共模反馈的低电压差分信号驱动器 | |
| JP6250839B2 (ja) | スキュー補正を有するｓｅｒｄｅｓ電圧モードドライバ | |
| CN101740097A (zh) | 数据传输系统 | |
| CN103066988A (zh) | 一种限制输出端电压摆率的接口电路及其实现方法 | |
| CN101394377A (zh) | 预加重装置和低压差分信号发射器 | |
| CN103297036B (zh) | 低功耗电流模式逻辑电路 | |
| CN104796092A (zh) | 均衡电路 | |
| CN104102264A (zh) | 一种连续时间预加重电流模驱动器 | |
| CN205961074U (zh) | 一种可调谐触发式超宽带窄脉冲产生装置 | |
| CN102412809A (zh) | 基于多输入浮栅mos管的阈值可调型施密特触发器电路 | |
| CN101924539B (zh) | 低边到高边的信号传输电路 | |
| CN104821815A (zh) | 一种预加重功能的电压型驱动电路 | |
| CN104170257A (zh) | 基于源极跟随器的电压模式发送器 | |
| CN106130524B (zh) | 自适应振铃淬灭栅极驱动电路和驱动器 | |
| CN107979366A (zh) | 差分信号发生电路及电子系统 | |
| KR101697358B1 (ko) | 출력버퍼 | |
| CN202261207U (zh) | 死区增强保护高速互补开关驱动电路 | |
| CN105991125A (zh) | 反相器电路、输出稳定的动态比较器及比较方法 | |
| CN205792493U (zh) | 一种连续时间信号的去加重处理电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150805 |