CN205792493U - 一种连续时间信号的去加重处理电路 - Google Patents
一种连续时间信号的去加重处理电路 Download PDFInfo
- Publication number
- CN205792493U CN205792493U CN201620490653.7U CN201620490653U CN205792493U CN 205792493 U CN205792493 U CN 205792493U CN 201620490653 U CN201620490653 U CN 201620490653U CN 205792493 U CN205792493 U CN 205792493U
- Authority
- CN
- China
- Prior art keywords
- signal
- continuous time
- circuit
- input
- input transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种连续时间信号的去加重处理电路，电路包括：输入信号缓冲器,用于对输入信号进行放大、均衡等处理，同时具有较高的驱动能力以驱动后级电路；第一可变增益放大器,用于对信号进行增益控制，放大或缩小输入信号；第二可变增益放大器,用于对信号进行增益控制，放大或缩小输入信号；有源电平转换器,用于交流信号的缓冲，直流电平转换和直流电平平移；连续时间延时单元,用于对连续时间信号进行延时处理；连续时间求和电路,用于实现模拟信号的去加重。本实用新型提供的一种连续时间信号的去加重处理电路，通过控制电压摆幅去实现去加重系数，对高速数据信号进行去加重处理，以提高数据传输的准确度。
Description
技术领域
本实用新型涉及数据通信系统，特别是涉及非满摆幅数据通信系统的一种连续时间信号的去加重处理电路。
背景技术
在常用的高速数据信号去加重电路中，都会有时钟对数据的发射顺序进行控制，并且数据通常为满摆幅的数字信号，满摆幅数字信号对输出级的电流模电路进行控制，通过输入管的开关动作和负载端电阻，对输出负载电容进行充放电。由于满摆幅信号可以保证输入管开关的完全导通和关断，因此电流模电路的尾电流基本可以保证完全加于负载电阻之上，在电流模去加重电路中，去加重运算系数由尾电流源控制。但是，当输入信号不是满摆幅，无法使输入管完全导通和关断时，此时就需要考虑电流模电路的带宽问题，由于不同尾电流大小与输入开关管、负载端电阻形成的宽带放大器的带宽不同，如果数据频率低于所有带宽，则不影响信号的去加重运算，但是如果数据速率介于各带宽之间甚至高于各带宽，此时的去加重运算输出就会错误，无法达到准确的去加重目的。
发明内容
本实用新型目的在于解决上述问题，提出一种连续时间信号的去加重处理电路，通过控制电压摆幅去实现去加重系数，主要应用于高速接口电路发射端，对高速数据信号进行去加重处理，以提高数据传输的准确度。
为了实现上述目的本实用新型提供一种连续时间信号的去加重处理电路，该电路包括：该电路包括：输入信号缓冲器，用于对输入信号进行放大处理、均衡处理，以及驱动后级电路；第一可变增益放大器,与所述输入信号缓冲器连接，用于对输入信号缓冲器输出的信号进行增益控制；第二可变增益放大器，与输入信号缓冲器连接，用于对输入信号缓冲器输出的信号进行增益控制；有源电平转换器，与第一可变增益放大器连接，用于对第一可变增益放大器输出的信号进行共模电平的平移；连续时间延时单元，与有源电平转换器连接，用于对有源电平转换器输出的连续时间信号进行延时处理；连续时间求和电路，用于将连续时间延时单元输出的延时信号与第二可变增益放大器输出的增益信号进行去加重求和运算。
本实用新型提供的一种连续时间信号的去加重处理电路，通过控制电压摆幅去实现去加重系数，主要应用于高速接口电路发射端，对高速数据信号进行去加重处理，以提高数据传输的准确度。
附图说明
图1是本实用新型实施例提供的一种连续时间信号的去加重处理电路的结构示意图；
图2是实用新型实施例提供的一种连续时间信号的去加重处理电路的可变增益放大器的原理图；
图3是实用新型实施例提供的一种连续时间信号的去加重处理电路的连续时间求和电路的原理图；
具体实施方式
下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
图1是本实用新型实施例提供的一种连续时间信号的去加重处理电路的结构示意图。如图1所示，该电路包括：输入信号缓冲器101、第一可变增益放大器A102、第二可变增益放大器B103、有源电平转换器104、连续时间延时单元105和连续时间求和电路106。输入信号缓冲器101，用于对输入信号进行放大处理、均衡处理，以及驱动后级电路；
输入信号缓冲器101用于对输入信号进行放大处理、均衡处理，以及驱动后级电路。
第一可变增益放大器A102，与所述输入信号缓冲器101连接，用于对输入信号缓冲器101输出的信号进行增益控制，实现输入信号的放大或缩小。
第二可变增益放大器B103，与输入信号缓冲器101连接，用于对输入信号缓冲器101输出的信号进行增益控制。
有源电平转换器104，与第一可变增益放大器A102连接，用于对第一可变增益放大器A102输出的信号进行共模电平的平移，以保证后级电路工作在正常的共模输入范围之内。
有源电平转换电路104主要用于实现电平转换功能，保证交流信号不变的前提下，实现电平移位功能，为后级电路提供合适的直流共模输入电压。
连续时间延时单元105，与有源电平转换器104连接，用于对有源电平转换器104输出的连续时间信号进行延时处理，在保证不改变输入信号幅值的前提下，实现信号延时功能。
连续时间求和电路106，用于将连续时间延时单元105输出的延时信号与所述第二可变增益放大器B103输出的增益信号进行去加重求和运算。
本实用新型实施例能够通过控制电压摆幅去实现去加重系数，主要应用于高速接口电路发射端，对高速数据信号进行去加重处理，以提高数据传输的准确度。
图2是实用新型实施例提供的一种连续时间信号的去加重处理电路的可变增益放大器的原理图。
如图2所示，第一可变增益放大器A102包括：第一输入晶体管202'、第二输入晶体管202”、第一负载电阻203'和第二负载电阻203”；其中，第一输入晶体管202'与第二输入晶体管202”分别通过第一负载电阻203'和第二负载电阻203”并联，并经由尾电流源201接地。
其中，第一输入晶体管202'和第二输入晶体管202”的第三端与输入信号缓冲器101输出端相连接，第一负载电阻203'和第二负载电阻203”并联后与有源电平转换器104的输入端连接。
可变增益放大器对输入信号缓冲器的输出信号进行放大或缩小处理，在保证带宽足够的前提下，通过调整可变增益放大器的负载电阻，从而对两个可变增益放大器进行增益设置，实现不同的放大系数，完成去加重运算前的幅值处理。
优选地，第二可变增益放大器B103与第一可变增益放大器A102的电路结构相同。
图3是实用新型实施例提供的一种连续时间信号的去加重处理电路的连续时间求和电路的原理图。
如图3所示，连续时间求和电路106包括：第一电流源501'，第二电流源501”、输入晶体管M1、输入晶体管M2、输入晶体管M3、输入晶体管M4、第一负载电阻503'和第二负载电阻503”；其中，输入晶体管M1和输入晶体管M3一端与第一负载电阻503'连接，另一端分别与第一电流源501'和第二电流源501”连接；输入晶体管M2和输入晶体管M4一端与第二负载电阻503”连接，另一端分别与第一电流源501'和第二电流源501”连接。
其中，输入晶体管M1和输入晶体管M3与输入晶体管M2和输入晶体管M4的第三端分别与连续时间延时单元105的输出端和第二可变增益放大器B103的输出端相连。
优选地，连续时间求和电路106中第一电流源(501')和第二电流源(501”)相同；输入晶体管(M1)、输入晶体管(M2)、输入晶体管(M3)和输入晶体管(M4)彼此相同。
本实用新型实施例提供的一种连续时间信号的去加重处理电路，通过控制电压摆幅去实现去加重系数，主要应用于高速接口电路发射端，对高速数据信号进行去加重处理，以提高数据传输的准确度。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种连续时间信号的去加重处理电路，其特征在于，包括：
输入信号缓冲器(101)，用于对输入信号进行放大处理、均衡处理，以及驱动后级电路；
第一可变增益放大器A(102),与所述输入信号缓冲器(101)连接，用于对所述输入信号缓冲器(101)输出的信号进行增益控制；
第二可变增益放大器B(103)，与所述输入信号缓冲器(101)连接，用于对所述输入信号缓冲器(101)输出的信号进行增益控制；
有源电平转换器(104)，与所述第一可变增益放大器A(102)连接，用于对所述第一可变增益放大器A(102)输出的信号进行共模电平的平移；
连续时间延时单元(105)，与所述有源电平转换器(104)连接，用于对所述有源电平转换器(104)输出的连续时间信号进行延时处理；
连续时间求和电路(106)，用于将所述连续时间延时单元(105)输出的延时信号与所述第二可变增益放大器B(103)输出的增益信号进行去加重求和运算。
2.根据权利要求1所述的电路，其特征在于，所述第一可变增益放大器A(102)或所述第二可变增益放大器B(103)包括：第一输入晶体管(202')、第二输入晶体管(202”)、第一负载电阻(203')和第二负载电阻(203”)；其中，第一输入晶体管(202')与第二输入晶体管(202”)分别通过第一负载电阻(203')和第二负载电阻(203”)并联，并经由尾电流源(201)接地。
3.根据权利要求1所述的电路，其特征在于，所述连续时间求和电路(106)包括：第一电流源(501')，第二电流源(501”)、输入晶体管(M1)、输入晶体管(M2)、输入晶体管(M3)、输入晶体管(M4)、第一负载电阻(503')和第二负载电阻(503”)；其中，输入晶体管(M1)和输入晶体管(M3)一端与第一负载电阻(503')连接，另一端分别与第一电流源(501')和第二电流源(501”)连接；输入晶体管(M2)和输入晶体管(M4)一端与第二负载电阻(503”)连接，另一端分别与第一电流源(501')和第二电流源(501”)连接。
4.根据权利要求3所述的电路，其特征在于，所述第一电流源(501')和所述第二电流源(501”)相同；输入晶体管(M1)、输入晶体管(M2)、输入晶体管(M3)和输入晶体管(M4)彼此相同。
5.根据权利要求1所述的电路，其特征在于，所述连续时间延时单元(105)的基本结构由可变增益放大器电路单元级联实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620490653.7U CN205792493U (zh) | 2016-05-26 | 2016-05-26 | 一种连续时间信号的去加重处理电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620490653.7U CN205792493U (zh) | 2016-05-26 | 2016-05-26 | 一种连续时间信号的去加重处理电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205792493U true CN205792493U (zh) | 2016-12-07 |
Family
ID=58109954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620490653.7U Withdrawn - After Issue CN205792493U (zh) | 2016-05-26 | 2016-05-26 | 一种连续时间信号的去加重处理电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205792493U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105978540A (zh) * | 2016-05-26 | 2016-09-28 | 英特格灵芯片(天津)有限公司 | 一种连续时间信号的去加重处理电路及其方法 |
| CN109213623A (zh) * | 2017-06-30 | 2019-01-15 | 慧荣科技股份有限公司 | 降低快闪储存介面中传收数据错误方法及装置 |
-
2016
- 2016-05-26 CN CN201620490653.7U patent/CN205792493U/zh not_active Withdrawn - After Issue
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105978540A (zh) * | 2016-05-26 | 2016-09-28 | 英特格灵芯片(天津)有限公司 | 一种连续时间信号的去加重处理电路及其方法 |
| CN105978540B (zh) * | 2016-05-26 | 2018-09-18 | 英特格灵芯片(天津)有限公司 | 一种连续时间信号的去加重处理电路及其方法 |
| CN109213623A (zh) * | 2017-06-30 | 2019-01-15 | 慧荣科技股份有限公司 | 降低快闪储存介面中传收数据错误方法及装置 |
| CN109213623B (zh) * | 2017-06-30 | 2022-02-22 | 慧荣科技股份有限公司 | 降低快闪储存介面中传收数据错误方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183672A (ja) | 増幅回路 | |
| CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
| JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
| CN205792493U (zh) | 一种连续时间信号的去加重处理电路 | |
| CN111313851B (zh) | 一种lvds用高速数据传输预加重电路及其控制方法 | |
| JPH0870224A (ja) | 出力緩衝増幅器 | |
| CN105071806A (zh) | 应用于高速模数转换器的高线性度输入信号缓冲器 | |
| CN101783580B (zh) | 采样保持电路中抑制衬底偏置效应的高频开关电路 | |
| CN104734714A (zh) | 辐射探测中单极性快脉冲的信号调理方法及信号调理系统 | |
| CN105183061A (zh) | 一种电压缓冲器电路 | |
| US6633191B2 (en) | Clock buffer with DC offset suppression | |
| CN203674964U (zh) | 一种采样反馈电路以及电源电路 | |
| CN105978540A (zh) | 一种连续时间信号的去加重处理电路及其方法 | |
| CN106898285A (zh) | 输出缓冲器及包括输出缓冲器的源极驱动电路 | |
| KR102540570B1 (ko) | 출력 버퍼 및 이를 포함하는 소스 구동 회로 | |
| CN106992772B (zh) | 一种负压自偏置pin开关驱动器及其负电压产生方法 | |
| WO2024021538A1 (zh) | 高低电平转换电路 | |
| CN105991125A (zh) | 反相器电路、输出稳定的动态比较器及比较方法 | |
| US20040232945A1 (en) | Current mode logic driver that employs a level shifting mechanism | |
| CN204376880U (zh) | 高速高带宽采样保持电路 | |
| CN103916106A (zh) | 跟踪保持电路 | |
| CN104539292B (zh) | 一种低电压高速采样保持电路 | |
| CN105680841A (zh) | 开关模块及其控制方法 | |
| CN106936415A (zh) | 一种低功耗应用延时电路 | |
| CN103296985B (zh) | 用于通信装置的信号放大模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20161207 Effective date of abandoning: 20180918 |