KR20050019453A - 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 - Google Patents
단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 Download PDFInfo
- Publication number
- KR20050019453A KR20050019453A KR1020030057245A KR20030057245A KR20050019453A KR 20050019453 A KR20050019453 A KR 20050019453A KR 1020030057245 A KR1020030057245 A KR 1020030057245A KR 20030057245 A KR20030057245 A KR 20030057245A KR 20050019453 A KR20050019453 A KR 20050019453A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- impedance
- termination
- impedance control
- control codes
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Abstract
Description
Claims (36)
- 외부 기준 저항기에 연결되며, 상기 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 임피던스 제어 회로와;입력 신호 전송 라인을 통해 외부 신호를 입력받고, 상기 입력된 신호를 내부 회로로 출력하는 입력 회로와;상기 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 입력 신호 전송 라인을 종결시키는 종결 회로와; 그리고상기 내부 회로로부터 출력되는 신호에 따라 출력 신호 전송 라인을 구동하며, 임피던스가 상기 임피던스 제어 코드들에 따라 가변되는 출력 회로를 포함하는 반도체 집적 회로 장치.
- 제 1 항에 있어서,상기 종결 회로는 상기 입력 신호 전송 라인에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 임피던스 제어 코드들 중 어느 하나에 의해서 제어되는 반도체 집적 회로 장치.
- 제 1 항에 있어서,상기 종결 회로는 상기 입력 신호 전송 라인에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 임피던스 제어 코드들에 의해서 제어되는 반도체 집적 회로 장치.
- 제 1 항에 있어서,상기 구동 회로는 상기 출력 신호 전송 라인에 병렬 연결된 복수 개의 구동기들을 포함하며, 상기 구동기들 각각의 임피던스는 상기 임피던스 제어 코드들에 따라 조정되는 반도체 집적 회로 장치.
- 제 1 항에 있어서,상기 임피던스 제어 회로는상기 외부 가변 저항기와 연결되는 패드와;상기 패드에 연결되며, 상기 외부 가변 저항기와 동일한 임피던스를 갖도록 상기 임피던스 제어 코드들 중 제 1 임피던스 제어 코드에 의해서 제어되는 제 1 가변 임피던스 회로와;상기 패드의 전압을 기준 전압과 비교하는 제 1 비교기와;상기 제 1 비교기의 출력에 응답하여 상기 제 1 임피던스 제어 코드를 발생하는 제 1 업/다운 카운터와;내부 노드에 연결되며, 상기 외부가변 저항기와 동일한 임피던스를 갖도록 상기 제 1 임피던스 제어 코드에 의해서 제어되는 제 2 가변 임피던스 회로와;상기 내부 노드에 연결되며, 상기 외부 가변 저항기와 동일한 임피던스를 갖도록 상기 임피던스 제어 코드들 중 제 2 임피던스 제어 코드에 의해서 제어되는 제 3 가변 임피던스 회로와;상기 내부 노드의 전압과 상기 패드의 전압을 비교하는 제 2 비교기와; 그리고상기 제 2 비교기의 출력에 응답하여 상기 제 2 임피던스 제어 코드를 발생하는 제 2 업/다운 카운터를 포함하는 반도체 집적 회로 장치.
- 제 5 항에 있어서,상기 제 1 내지 제 3 가변 임피던스 회로들 각각은 이진 가중치 저항기들과 이진 가중치 트랜지스터들을 포함하는 반도체 집적 회로 장치.
- 제 6 항에 있어서,상기 종결 회로는 이진 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 상기 종결 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 제 1 내지 제 3 가변 임피던스 회로들 각각의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 집적 회로 장치.
- 제 1 항에 있어서,상기 임피던스 제어 회로는 선택 신호에 응답하여 상기 외부 기준 저항기의 임피던스에 관계없이 일정하게 유지되는 상기 임피던스 제어 코드들을 발생하는 반도체 집적 회로 장치.
- 제 6 항에 있어서,상기 출력 회로는 이진 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 상기 출력 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 제 1 내지 제 3 가변 임피던스 회로들 각각의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 집적 회로 장치.
- 행들과 열들로 배열된 메모리 셀들의 어레이와;메모리 셀들로부터/에 데이터를 읽고/쓰는 감지 증폭 회로와;고정 임피던스 제어 코드들을 발생하는 제 1 코드 발생 회로와;외부 기준 저항기에 연결되며, 상기 외부 기준 저항기의 임피던스에 따라 가변되는 가변 임피던스 제어 코드들을 발생하는 제 2 코드 발생 회로와;코드 선택 신호에 응답하여 상기 고정 임피던스 제어 코드들 또는 상기 가변 임피던스 제어 코드들을 선택하는 선택 회로와;상기 감지 증폭 회로로부터 출력되는 데이터 및 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들에 응답하여 풀업 및 풀다운 제어 신호들을 발생하는 구동 제어 회로와;읽기 동작 동안 상기 풀업 및 풀다운 제어 신호들에 응답하여 데이터 전송 라인들을 구동하며, 임피던스가 상기 풀업 및 풀다운 제어 신호들에 의해서 가변되는 오프-칩 구동 회로와;쓰기 동작 동안 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 데이터 전송 라인들을 종결시키는 제 1 종결 회로를 포함하는 반도체 메모리 장치.
- 제 10 항에 있어서,상기 쓰기 동작 동안 상기 데이터 전송 라인들 상의 데이터를 상기 감지 증폭 회로로 전달하는 데이터 입력 회로를 더 포함하는 반도체 메모리 장치.
- 제 10 항에 있어서,상기 제 1 종결 회로는 상기 데이터 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들 중 어느 하나에 의해서 제어되는 반도체 메모리 장치.
- 제 10 항에 있어서,상기 제 1 종결 회로는 상기 데이터 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들에 의해서 제어되는 반도체 메모리 장치.
- 제 10 항에 있어서,상기 오프-칩 구동 회로는 상기 데이터 전송 라인들 각각에 병렬 연결된 복수 개의 구동기들을 포함하며, 상기 구동기들 각각의 임피던스는 상기 풀업 및 풀다운 제어 신호들에 의해서 조정되는 반도체 메모리 장치.
- 제 10 항에 있어서,입력 전송 라인들을 통해 입력되는 어드레스 및 제어 신호들을 입력받는 입력 버퍼 회로와;상기 입력 버퍼 회로로부터 출력되는 행 어드레스에 응답하여 상기 행들을 선택하는 행 디코더 회로와;상기 입력 버퍼 회로로부터 출력되는 열 어드레스에 응답하여 상기 열들을 선택하는 열 디코더 회로와; 그리고상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 입력 전송 라인들을 종결시키는 제 2 종결 회로를 더 포함하는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 2 종결 회로는 상기 입력 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들 중 어느 하나에 의해서 제어되는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 2 종결 회로는 상기 입력 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들에 의해서 제어되는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 2 코드 발생 회로는상기 외부 가변 저항기와 연결되는 패드와;상기 패드에 연결되며, 상기 외부 가변 저항기와 동일한 임피던스를 갖도록 상기 가변 임피던스 제어 코드들 중 제 1 가변 임피던스 제어 코드에 의해서 제어되는 제 1 가변 임피던스 회로와;상기 패드의 전압을 기준 전압과 비교하는 제 1 비교기와;상기 제 1 비교기의 출력에 응답하여 상기 제 1 가변 임피던스 제어 코드를 발생하는 제 1 업/다운 카운터와;내부 노드에 연결되며, 상기 외부 가변 저항기와 동일한 임피던스를 갖도록 상기 제 1 가변 임피던스 제어 코드에 의해서 제어되는 제 2 가변 임피던스 회로와;상기 내부 노드에 연결되며, 상기 외부 가변 저항기와 동일한 임피던스를 갖도록 상기 가변 임피던스 제어 코드들 중 제 2 가변 임피던스 제어 코드에 의해서 제어되는 제 3 가변 임피던스 회로와;상기 내부 노드의 전압과 상기 패드의 전압을 비교하는 제 2 비교기와; 그리고상기 제 2 비교기의 출력에 응답하여 상기 제 2 가변 임피던스 제어 코드를 발생하는 제 2 업/다운 카운터를 포함하는 반도체 메모리 장치.
- 제 18 항에 있어서,상기 제 1 내지 제 3 가변 임피던스 회로들 각각은 이진 가중치 트랜지스터들 및 이진 가중치 저항기들로 구성되는 반도체 메모리 장치.
- 제 19 항에 있어서,상기 제 1 종결 회로는 이진 가중치 트랜지스터들 및 이진 가중치 저항기들로 구성되며, 상기 제 1 종결 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 제 1 내지 제 3 가변 임피던스 회로들 각각의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 메모리 장치.
- 제 19 항에 있어서,상기 제 2 종결 회로는 이진 가중치 트랜지스터들 및 이진 가중치 저항기들로 구성되며, 상기 제 2 종결 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 제 1 내지 제 3 가변 임피던스 회로들 각각의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 메모리 장치.
- 제 15 항에 있어서,제어 신호들에 응답하여 상기 코드 선택 신호 및 오프셋 선택 신호들을 발생하는 선택 신호 발생 회로를 더 포함하는 반도체 메모리 장치.
- 제 22 항에 있어서,상기 오프-칩 구동 회로의 임피던스와 상기 제 1 및 제 2 종결 회로들의 임피던스는 상기 오프셋 선택 신호들에 의해서 가변되는 반도체 메모리 장치.
- 제 22 항에 있어서,상기 선택 신호 발생 회로는 모드 레지스터 세트 (MRS)인 반도체 메모리 장치.
- 입력 신호 전송 라인을 통해 외부 신호를 입력받고, 상기 입력된 신호를 내부 회로로 출력하는 입력 회로와;이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 임피던스 제어 회로와;이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 상기 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 입력 신호 전송 라인을 종결시키는 종결 회로와; 그리고이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 상기 내부 회로로부터 출력되는 신호에 따라 출력 신호 전송 라인을 구동하되, 임피던스가 상기 임피던스 제어 코드들에 따라 가변되는 출력 회로를 포함하며,상기 종결 회로 및 상기 출력 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 임피던스 제어 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 집적 회로 장치.
- 행들과 열들로 배열된 메모리 셀들의 어레이와;메모리 셀들로부터/에 데이터를 읽고/쓰는 감지 증폭 회로와;고정 임피던스 제어 코드들을 발생하는 제 1 코드 발생 회로와;이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 외부 기준 저항기의 임피던스에 따라 가변되는 가변 임피던스 제어 코드들을 발생하는 제 2 코드 발생 회로와;코드 선택 신호에 응답하여 상기 고정 임피던스 제어 코드들 또는 상기 가변 임피던스 제어 코드들을 선택하는 선택 회로와;상기 감지 증폭 회로로부터 출력되는 데이터 및 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들에 응답하여 풀업 및 풀다운 제어 신호들을 발생하는 구동 제어 회로와;이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 읽기 동작 동안 상기 풀업 및 풀다운 제어 신호들에 응답하여 데이터 전송 라인들을 구동하되, 임피던스가 상기 풀업 및 풀다운 제어 신호들에 의해서 가변되는 오프-칩 구동 회로와;이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 쓰기 동작 동안 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 데이터 전송 라인들을 종결시키는 제 1 종결 회로를 포함하며,상기 제 1 종결 회로 및 상기 출력 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 제 2 코드 발생 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 메모리 장치.
- 제 26 항에 있어서,입력 전송 라인들을 통해 입력되는 어드레스 및 제어 신호들을 입력받는 입력 버퍼 회로와;상기 입력 버퍼 회로로부터 출력되는 행 어드레스에 응답하여 상기 행들을 선택하는 행 디코더 회로와;상기 입력 버퍼 회로로부터 출력되는 열 어드레스에 응답하여 상기 열들을 선택하는 열 디코더 회로와; 그리고이중 가중치 트랜지스터들 및 이진 가중치 저항기들을 포함하며, 상기 선택 회로에 의해서 선택된 고정 또는 가변 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 입력 전송 라인들을 종결시키는 제 2 종결 회로를 더 포함하는 반도체 메모리 장치.
- 제 27 항에 있어서,상기 제 2 종결 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들은 상기 제 2 코드 발생 회로의 이중 가중치 트랜지스터들 및 이중 가중치 저항기들의 선형적으로 축소된 크기 및 저항값을 갖는 반도체 메모리 장치.
- 행들과 열들로 배열된 메모리 셀들의 어레이와;메모리 셀들로부터/에 데이터를 읽고/쓰는 감지 증폭 회로와;외부 기준 저항기에 연결되며, 상기 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 코드 발생 회로와;상기 감지 증폭 회로로부터 출력되는 데이터 및 임피던스 제어 코드들에 응답하여 풀업 및 풀다운 제어 신호들을 발생하는 구동 제어 회로와;읽기 동작 동안 상기 풀업 및 풀다운 제어 신호들에 응답하여 데이터 전송 라인들을 구동하며, 임피던스가 상기 풀업 및 풀다운 제어 신호들에 의해서 가변되는 오프-칩 구동 회로와; 그리고쓰기 동작 동안 상기 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 데이터 전송 라인들을 종결시키는 제 1 종결 회로를 포함하는 반도체 메모리 장치.
- 제 29 항에 있어서,상기 쓰기 동작 동안 상기 데이터 전송 라인들 상의 데이터를 상기 감지 증폭 회로로 전달하는 데이터 입력 회로를 더 포함하는 반도체 메모리 장치.
- 제 29 항에 있어서,상기 제 1 종결 회로는 상기 데이터 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 임피던스 제어 코드들 중 어느 하나에 의해서 제어되는 반도체 메모리 장치.
- 제 29 항에 있어서,상기 제 1 종결 회로는 상기 데이터 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 임피던스 제어 코드들에 의해서 제어되는 반도체 메모리 장치.
- 제 29 항에 있어서,상기 오프-칩 구동 회로는 상기 데이터 전송 라인들 각각에 병렬 연결된 복수 개의 구동기들을 포함하며, 상기 구동기들 각각의 임피던스는 상기 풀업 및 풀다운 제어 신호들에 의해서 조정되는 반도체 메모리 장치.
- 제 29 항에 있어서,입력 전송 라인들을 통해 입력되는 어드레스 및 제어 신호들을 입력받는 입력 버퍼 회로와;상기 입력 버퍼 회로로부터 출력되는 행 어드레스에 응답하여 상기 행들을 선택하는 행 디코더 회로와;상기 입력 버퍼 회로로부터 출력되는 열 어드레스에 응답하여 상기 열들을 선택하는 열 디코더 회로와; 그리고상기 임피던스 제어 코드들 중 적어도 하나에 응답하여 상기 입력 전송 라인들을 종결시키는 제 2 종결 회로를 더 포함하는 반도체 메모리 장치.
- 제 34 항에 있어서,상기 제 2 종결 회로는 상기 입력 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 임피던스 제어 코드들 중 어느 하나에 의해서 제어되는 반도체 메모리 장치.
- 제 34 항에 있어서,상기 제 2 종결 회로는 상기 입력 전송 라인들 각각에 병렬 연결된 복수 개의 종결 회로들을 포함하며, 상기 종결 회로들 각각은 상기 임피던스 제어 코드들에 의해서 제어되는 반도체 메모리 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030057245A KR100583636B1 (ko) | 2003-08-19 | 2003-08-19 | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 |
JP2004218834A JP4532195B2 (ja) | 2003-08-19 | 2004-07-27 | 半導体集積回路装置及び半導体メモリ装置 |
US10/912,942 US7148721B2 (en) | 2003-08-19 | 2004-08-05 | Semiconductor integrated circuit device capable of controlling impedance |
DE102004041023A DE102004041023B4 (de) | 2003-08-19 | 2004-08-17 | Integrierte Schaltung und zugehöriger Halbleiterspeicherbaustein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030057245A KR100583636B1 (ko) | 2003-08-19 | 2003-08-19 | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050019453A true KR20050019453A (ko) | 2005-03-03 |
KR100583636B1 KR100583636B1 (ko) | 2006-05-26 |
Family
ID=34192132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030057245A KR100583636B1 (ko) | 2003-08-19 | 2003-08-19 | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7148721B2 (ko) |
JP (1) | JP4532195B2 (ko) |
KR (1) | KR100583636B1 (ko) |
DE (1) | DE102004041023B4 (ko) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100771868B1 (ko) * | 2006-02-28 | 2007-11-01 | 삼성전자주식회사 | 다이내믹 출력버퍼회로 |
KR100772533B1 (ko) * | 2006-09-27 | 2007-11-01 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로 및 그의 구동 방법 |
KR100838366B1 (ko) * | 2007-04-02 | 2008-06-13 | 주식회사 하이닉스반도체 | 오프셋 보상이 가능한 온 다이 터미네이션 장치의캘리브래이션 회로. |
KR100842204B1 (ko) * | 2005-07-26 | 2008-06-30 | 엔이씨 일렉트로닉스 가부시키가이샤 | 임피던스 조정 회로와 방법 |
US7408379B2 (en) | 2006-12-18 | 2008-08-05 | Samsung Electronics Co., Ltd. | Impedance calibration circuit and semiconductor device including the same |
US7692446B2 (en) | 2006-08-24 | 2010-04-06 | Hynix Semiconductor, Inc. | On-die termination device |
KR101020299B1 (ko) * | 2009-09-28 | 2011-03-07 | 주식회사 하이닉스반도체 | 임피던스 매칭장치 |
US10491216B2 (en) | 2018-04-17 | 2019-11-26 | SK Hynix Inc. | Termination circuit, semiconductor device and operating method thereof |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870419B1 (en) * | 1997-08-29 | 2005-03-22 | Rambus Inc. | Memory system including a memory device having a controlled output driver characteristic |
US6646953B1 (en) | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
EP1416289B1 (en) * | 2002-10-30 | 2005-11-09 | Agilent Technologies Inc. | Providing a controllable impedance at a reference plane in a circuit |
US6924660B2 (en) | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
GB0324516D0 (en) * | 2003-10-21 | 2003-11-26 | Ibm | A low power digital adaptive termination network |
US7019553B2 (en) * | 2003-12-01 | 2006-03-28 | Micron Technology, Inc. | Method and circuit for off chip driver control, and memory device using same |
US6980020B2 (en) * | 2003-12-19 | 2005-12-27 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
KR100585128B1 (ko) * | 2004-02-16 | 2006-05-30 | 삼성전자주식회사 | 입력 신호들의 주파수에 따라 다른 타입의 터미네이션장치들을 가지는 반도체 메모리 장치 및 이를 구비하는반도체 메모리 시스템 |
KR100539252B1 (ko) | 2004-03-08 | 2005-12-27 | 삼성전자주식회사 | 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템 |
US7164600B2 (en) * | 2004-12-10 | 2007-01-16 | Micron Technology Inc | Reducing DQ pin capacitance in a memory device |
US7196567B2 (en) * | 2004-12-20 | 2007-03-27 | Rambus Inc. | Systems and methods for controlling termination resistance values for a plurality of communication channels |
US7996590B2 (en) | 2004-12-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
US8335115B2 (en) | 2004-12-30 | 2012-12-18 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
JP4159553B2 (ja) * | 2005-01-19 | 2008-10-01 | エルピーダメモリ株式会社 | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
US20060202710A1 (en) * | 2005-03-12 | 2006-09-14 | Peng-Fei Lin | Transmission line termination impedance compensation circuit |
US20080246511A1 (en) * | 2005-04-28 | 2008-10-09 | Satoshi Miura | Differential Drive Circuit and Electronic Apparatus Incorporating the Same |
KR100655083B1 (ko) * | 2005-05-11 | 2006-12-08 | 삼성전자주식회사 | 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법 |
DE102005036528B4 (de) * | 2005-07-29 | 2012-01-26 | Qimonda Ag | Speicherbaustein und Verfahren zum Betreiben eines Speicherbausteins |
US7679397B1 (en) * | 2005-08-05 | 2010-03-16 | Altera Corporation | Techniques for precision biasing output driver for a calibrated on-chip termination circuit |
US7479800B1 (en) * | 2005-09-29 | 2009-01-20 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
JP4618600B2 (ja) * | 2005-10-17 | 2011-01-26 | エルピーダメモリ株式会社 | キャリブレーション回路及びこれを備えた半導体装置 |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
JP4916699B2 (ja) | 2005-10-25 | 2012-04-18 | エルピーダメモリ株式会社 | Zqキャリブレーション回路及びこれを備えた半導体装置 |
US7414426B2 (en) | 2005-12-07 | 2008-08-19 | Intel Corporation | Time multiplexed dynamic on-die termination |
US7495467B2 (en) * | 2005-12-15 | 2009-02-24 | Lattice Semiconductor Corporation | Temperature-independent, linear on-chip termination resistance |
KR100849065B1 (ko) * | 2005-12-15 | 2008-07-30 | 주식회사 하이닉스반도체 | 동기식 메모리 장치의 드라이버 및 오디티 임피던스 조절방법 |
US7439760B2 (en) | 2005-12-19 | 2008-10-21 | Rambus Inc. | Configurable on-die termination |
US7525337B2 (en) * | 2005-12-27 | 2009-04-28 | Hynix Semiconductor Inc. | On-die termination circuit and method for semiconductor memory apparatus |
KR100656470B1 (ko) * | 2006-02-07 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 드라이버 제어장치 및 방법 |
KR100738961B1 (ko) | 2006-02-22 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 출력 드라이빙 장치 |
JP4832128B2 (ja) * | 2006-03-20 | 2011-12-07 | 富士通セミコンダクター株式会社 | 終端抵抗調整方法、半導体集積回路及び半導体装置 |
US7486104B2 (en) * | 2006-06-02 | 2009-02-03 | Rambus Inc. | Integrated circuit with graduated on-die termination |
KR100776750B1 (ko) * | 2006-06-08 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리의 기준전압 발생장치 및 방법 |
WO2008079911A1 (en) | 2006-12-21 | 2008-07-03 | Rambus Inc. | Dynamic on-die termination of address and command signals |
KR100875673B1 (ko) * | 2007-05-14 | 2008-12-24 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법 |
US7646213B2 (en) * | 2007-05-16 | 2010-01-12 | Micron Technology, Inc. | On-die system and method for controlling termination impedance of memory device data bus terminals |
TW200910373A (en) * | 2007-06-08 | 2009-03-01 | Mosaid Technologies Inc | Dynamic impedance control for input/output buffers |
KR100911865B1 (ko) * | 2007-06-27 | 2009-08-11 | 주식회사 하이닉스반도체 | 입력장치를 구비하는 반도체메모리소자 |
KR100861308B1 (ko) * | 2007-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 |
WO2009042236A1 (en) * | 2007-09-27 | 2009-04-02 | Cypress Semiconductor Corporation | Circuits and methods for programming integrated circuit input and output impedance |
JP5465376B2 (ja) * | 2007-10-18 | 2014-04-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置、およびドライバ制御方法 |
US7973552B2 (en) * | 2007-12-04 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-die terminators formed of coarse and fine resistors |
KR100904482B1 (ko) * | 2007-12-11 | 2009-06-24 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치의 캘리브래이션 회로 |
JP5059580B2 (ja) * | 2007-12-20 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 終端回路 |
JP2009246725A (ja) * | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | インピーダンスの調整が可能な出力バッファを備えた半導体装置 |
KR20090121470A (ko) | 2008-05-22 | 2009-11-26 | 주식회사 하이닉스반도체 | 임피던스 교정 회로를 포함하는 반도체 메모리 장치 |
JP5272576B2 (ja) * | 2008-08-21 | 2013-08-28 | 株式会社リコー | 出力回路 |
US8344704B2 (en) * | 2008-12-31 | 2013-01-01 | Advanced Energy Industries, Inc. | Method and apparatus for adjusting the reference impedance of a power generator |
JP2010178262A (ja) | 2009-02-02 | 2010-08-12 | Fujitsu Semiconductor Ltd | ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法 |
KR101045086B1 (ko) * | 2009-06-08 | 2011-06-29 | 주식회사 하이닉스반도체 | 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치 |
US20100327902A1 (en) * | 2009-06-25 | 2010-12-30 | Uniram Technology, Inc. | Power saving termination circuits for dram modules |
KR101666192B1 (ko) * | 2010-02-02 | 2016-10-14 | 삼성전자 주식회사 | 반도체 칩 및 이를 포함하는 반도체 모듈 |
JP2011182378A (ja) * | 2010-02-05 | 2011-09-15 | Elpida Memory Inc | 半導体装置及びこれを搭載する回路基板 |
JP2011234157A (ja) * | 2010-04-28 | 2011-11-17 | Elpida Memory Inc | 半導体装置 |
KR101065336B1 (ko) * | 2010-04-29 | 2011-09-16 | 주식회사 하이닉스반도체 | 반도체장치, 메모리시스템 및 메모리장치의 터미네이션 제어방법 |
KR101047062B1 (ko) * | 2010-04-30 | 2011-07-06 | 주식회사 하이닉스반도체 | 임피던스 조정 회로 및 이를 이용한 반도체 장치 |
KR101143468B1 (ko) | 2010-05-31 | 2012-05-11 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 |
WO2011159465A2 (en) | 2010-06-17 | 2011-12-22 | Rambus Inc. | Balanced on-die termination |
KR101168337B1 (ko) * | 2010-07-08 | 2012-07-24 | 에스케이하이닉스 주식회사 | 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법 |
KR101086884B1 (ko) | 2010-09-30 | 2011-11-25 | 주식회사 하이닉스반도체 | 임피던스 제어신호 발생 회로 및 반도체 회로의 임피던스 제어 방법 |
JP5569381B2 (ja) * | 2010-12-15 | 2014-08-13 | 富士通株式会社 | 半導体装置、回路基板装置及び情報処理装置 |
US8451021B1 (en) | 2012-05-10 | 2013-05-28 | International Business Machines Corporation | Calibrating on-chip resistors via a daisy chain scheme |
US9048824B2 (en) * | 2012-12-12 | 2015-06-02 | Intel Corporation | Programmable equalization with compensated impedance |
JP2014182861A (ja) * | 2013-03-20 | 2014-09-29 | Toshiba Corp | 半導体記憶装置 |
US9558136B2 (en) * | 2013-07-19 | 2017-01-31 | Advanced Micro Devices, Inc. | Variable series resistance termination for wireline serial link transistor |
US9166565B2 (en) * | 2013-10-17 | 2015-10-20 | Qualcomm Incorporated | Calibrated output driver with enhanced reliability and density |
TWI528723B (zh) * | 2013-12-27 | 2016-04-01 | 財團法人工業技術研究院 | 應用特徵化路徑電路的動態調整電路及產生特徵化路徑電路的方法 |
KR102219451B1 (ko) * | 2014-09-22 | 2021-02-24 | 삼성전자주식회사 | 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크 |
US9766831B2 (en) | 2015-10-14 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
US9906209B2 (en) * | 2016-05-27 | 2018-02-27 | Mediatek Inc. | Biased impedance circuit, impedance adjustment circuit, and associated signal generator |
US9712257B1 (en) * | 2016-08-12 | 2017-07-18 | Xilinx, Inc. | Digitally-controlled impedance control for dynamically generating drive strength for a transmitter |
US10348270B2 (en) * | 2016-12-09 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
US9767921B1 (en) | 2016-12-30 | 2017-09-19 | Micron Technology, Inc. | Timing based arbiter systems and circuits for ZQ calibration |
US10193711B2 (en) | 2017-06-22 | 2019-01-29 | Micron Technology, Inc. | Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device |
US10615798B2 (en) | 2017-10-30 | 2020-04-07 | Micron Technology, Inc. | Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance |
US10205451B1 (en) | 2018-01-29 | 2019-02-12 | Micron Technology, Inc. | Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device |
US10630289B1 (en) * | 2019-03-01 | 2020-04-21 | Realtek Semiconductor Corp. | On-die-termination circuit and control method for of the same |
US11037921B2 (en) | 2019-10-15 | 2021-06-15 | Nanya Technology Corporation | Off chip driver structure |
US10747245B1 (en) | 2019-11-19 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for ZQ calibration |
US11463076B1 (en) * | 2021-06-29 | 2022-10-04 | Nanya Technology Corporation | Resistance-adjustable means using at a pull-up or pull-down driver of an OCD circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
US5666078A (en) | 1996-02-07 | 1997-09-09 | International Business Machines Corporation | Programmable impedance output driver |
US5793233A (en) * | 1996-05-30 | 1998-08-11 | Sun Microsystems, Inc. | Apparatus and method for generating a phase detection signal that coordinates the phases of separate clock signals |
US5995894A (en) | 1997-05-27 | 1999-11-30 | Case Corporation | System for analyzing spatially-variable harvest data by pass |
US5955894A (en) * | 1997-06-25 | 1999-09-21 | Sun Microsystems, Inc. | Method for controlling the impedance of a driver circuit |
KR100266747B1 (ko) * | 1997-12-31 | 2000-09-15 | 윤종용 | 임피던스 조정 회로를 구비한 반도체 장치 |
US6157206A (en) | 1998-12-31 | 2000-12-05 | Intel Corporation | On-chip termination |
KR100332455B1 (ko) | 1999-08-09 | 2002-04-13 | 윤종용 | 반도체 장치의 가변 임피던스 콘트롤회로 및 오프 칩 드라이버회로와 가변 임피던스 콘트롤 방법 |
JP3557974B2 (ja) * | 1999-12-09 | 2004-08-25 | 株式会社日立製作所 | インピーダンス調整機能付き制御回路 |
US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
JP4212309B2 (ja) * | 2002-07-01 | 2009-01-21 | 株式会社ルネサステクノロジ | 半導体集積回路 |
KR100495660B1 (ko) * | 2002-07-05 | 2005-06-16 | 삼성전자주식회사 | 온-다이 종결 회로를 구비한 반도체 집적 회로 장치 |
JP4201128B2 (ja) * | 2003-07-15 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2003
- 2003-08-19 KR KR1020030057245A patent/KR100583636B1/ko active IP Right Grant
-
2004
- 2004-07-27 JP JP2004218834A patent/JP4532195B2/ja not_active Expired - Fee Related
- 2004-08-05 US US10/912,942 patent/US7148721B2/en active Active
- 2004-08-17 DE DE102004041023A patent/DE102004041023B4/de not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842204B1 (ko) * | 2005-07-26 | 2008-06-30 | 엔이씨 일렉트로닉스 가부시키가이샤 | 임피던스 조정 회로와 방법 |
KR100771868B1 (ko) * | 2006-02-28 | 2007-11-01 | 삼성전자주식회사 | 다이내믹 출력버퍼회로 |
US7692446B2 (en) | 2006-08-24 | 2010-04-06 | Hynix Semiconductor, Inc. | On-die termination device |
USRE44617E1 (en) | 2006-08-24 | 2013-12-03 | Hynix Semiconductor Inc. | On-die termination device |
KR100772533B1 (ko) * | 2006-09-27 | 2007-11-01 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로 및 그의 구동 방법 |
US7495469B2 (en) | 2006-09-27 | 2009-02-24 | Hynix Semiconductor Inc. | On-die termination circuit and driving method thereof |
US7847584B2 (en) | 2006-09-27 | 2010-12-07 | Hynix Semiconductor Inc. | On-die termination circuit and driving method thereof |
USRE45246E1 (en) | 2006-09-27 | 2014-11-18 | Conversant Ip N.B. 868 Inc. | On-die termination circuit and driving method thereof |
US7408379B2 (en) | 2006-12-18 | 2008-08-05 | Samsung Electronics Co., Ltd. | Impedance calibration circuit and semiconductor device including the same |
KR100838366B1 (ko) * | 2007-04-02 | 2008-06-13 | 주식회사 하이닉스반도체 | 오프셋 보상이 가능한 온 다이 터미네이션 장치의캘리브래이션 회로. |
KR101020299B1 (ko) * | 2009-09-28 | 2011-03-07 | 주식회사 하이닉스반도체 | 임피던스 매칭장치 |
US10491216B2 (en) | 2018-04-17 | 2019-11-26 | SK Hynix Inc. | Termination circuit, semiconductor device and operating method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20050040845A1 (en) | 2005-02-24 |
JP4532195B2 (ja) | 2010-08-25 |
DE102004041023A1 (de) | 2005-03-17 |
KR100583636B1 (ko) | 2006-05-26 |
US7148721B2 (en) | 2006-12-12 |
JP2005065249A (ja) | 2005-03-10 |
DE102004041023B4 (de) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100583636B1 (ko) | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 | |
US7944233B1 (en) | Data output circuit | |
US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
US9047986B2 (en) | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit | |
US7064989B2 (en) | On-die termination control circuit and method of generating on-die termination control signal | |
KR101045086B1 (ko) | 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치 | |
US8482311B2 (en) | Output buffer circuit and integrated circuit including same | |
US7508232B2 (en) | Data output driver | |
KR100881131B1 (ko) | 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치 | |
KR20130050821A (ko) | 임피던스 조절회로 및 이를 포함하는 반도체 장치 | |
JP2005065249A5 (ko) | ||
CN101779373A (zh) | 用于输入/输出缓冲器的动态阻抗控制 | |
KR20080107760A (ko) | 반도체 메모리장치 | |
KR20190067940A (ko) | 전력 효율적인 구동 회로를 위한 장치 및 방법 | |
KR20100104686A (ko) | 임피던스 교정 코드 전송 라인을 테스트 할 수 있는 반도체장치 | |
KR100702838B1 (ko) | 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법 | |
US20040221188A1 (en) | Apparatus and method for providing a clock signal for testing | |
US20050225353A1 (en) | On die termination circuit | |
US8044680B2 (en) | Semiconductor memory device and on-die termination circuit | |
KR100410978B1 (ko) | 반도체 메모리 장치의 임피이던스 매칭회로 | |
KR20080107762A (ko) | 테스트시 필요한 채널의 갯수를 줄인 반도체 메모리장치 | |
US7091744B2 (en) | Input termination circuits and methods for terminating inputs | |
US5867053A (en) | Multiplexed output circuit and method of operation thereof | |
KR101008992B1 (ko) | 코드출력회로 | |
KR20230114092A (ko) | 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |