KR20230114092A - 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로 - Google Patents

출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로 Download PDF

Info

Publication number
KR20230114092A
KR20230114092A KR1020220010209A KR20220010209A KR20230114092A KR 20230114092 A KR20230114092 A KR 20230114092A KR 1020220010209 A KR1020220010209 A KR 1020220010209A KR 20220010209 A KR20220010209 A KR 20220010209A KR 20230114092 A KR20230114092 A KR 20230114092A
Authority
KR
South Korea
Prior art keywords
signal
biasing
pull
voltage
supply
Prior art date
Application number
KR1020220010209A
Other languages
English (en)
Inventor
이재진
Original Assignee
(주)피델릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)피델릭스 filed Critical (주)피델릭스
Priority to KR1020220010209A priority Critical patent/KR20230114092A/ko
Publication of KR20230114092A publication Critical patent/KR20230114092A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로가 게시된다. 본 발명의 출력 버퍼 회로는 버퍼 풀업 공급단과 제1 전원 사이에 형성되며, 수신되는 상기 내부 신호를 버퍼링하여 상기 출력 신호로 제공하는 버퍼링부; 제2 전원과 상기 버퍼 풀업 공급단 사이에 형성되며, 바이어싱 신호가 인가되는 버퍼 풀업 공급부로서, 상기 버퍼 풀업 공급단은 상기 바이어싱 신호의 전압 레벨에 상응하는 전압 레벨로 제어되는 상기 버퍼 풀업 공급부; 및 상기 바이어싱 신호를 발생하는 바이어싱 발생부로서, 상기 바이어싱 신호는 스윙 선택 신호의 논리 상태에 따른 전압 레벨로 제어되는 상기 바이어싱 발생부를 구비한다. 본 발명의 출력 버퍼 회로에서는, 종단 저항이 미사용되면서도 출력 신호의 스윙폭 조절이 가능하게 된다. 결과적으로, 본 발명의 출력 버퍼 회로에 의하면, 출력 신호의 스윙폭 조절이 용이하다.

Description

출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로{OUTPUT BUFFER CIRCUIT HAVING EASILY CONTROLLED SWING VOLTAGE}
본 발명은 출력 버퍼 회로에 관한 것으로서, 특히, 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로에 관한 것이다.
반도체 메모리 장치에서, 출력 버퍼 회로는 내부에서 생성된 내부 신호를 버퍼링하여 외부 시스템에 출력 신호로 제공하는 인터페이스 회로로 작용한다. 이때, 출력 버퍼 회로는 고주파로 동작하고 소모 전류를 감소시키기 위하여 출력 신호의 스윙폭을 감소시키는 것이 중요하다.
그리고, 출력 신호의 스윙폭을 감소시키기 위한 하나의 방법은 종단 저항을 사용하는 것이다. 하지만, 이 방법은 상당한 전류 소모를 유발하고, 일단 결정된 종단 저항의 저항값의 변화에 어려움이 있다.
그러므로, 종단 저항없이 출력 신호의 스윙폭을 용이하게 조절할 수 있는 출력 버퍼 회로가 요구된다.
본 발명의 목적은 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 내부 신호를 버퍼링하여 외부 시스템에 출력 신호로 제공하는 출력 버퍼 회로에 관한 것이다. 본 발명의 일면에 따른 출력 버퍼 회로는 버퍼 풀업 공급단과 제1 전원 사이에 형성되며, 수신되는 상기 내부 신호를 버퍼링하여 상기 출력 신호로 제공하는 버퍼링부; 제2 전원과 상기 버퍼 풀업 공급단 사이에 형성되며, 바이어싱 신호가 인가되는 버퍼 풀업 공급부로서, 상기 버퍼 풀업 공급단은 상기 바이어싱 신호의 전압 레벨에 상응하는 전압 레벨로 제어되는 상기 버퍼 풀업 공급부; 및 상기 바이어싱 신호를 발생하는 바이어싱 발생부로서, 상기 바이어싱 신호는 스윙 선택 신호의 논리 상태에 따른 전압 레벨로 제어되는 상기 바이어싱 발생부를 구비한다.
상기의 목적을 달성하기 위한 본 발명의 다른 일면도 내부 신호를 버퍼링하여 외부 시스템에 출력 신호로 제공하는 출력 버퍼 회로에 관한 것이다. 본 발명의 다른 일면에 따른 출력 버퍼 회로는 버퍼 풀업 공급단과 제1 전원 사이에 형성되며, 수신되는 상기 내부 신호를 버퍼링하여 상기 출력 신호로 제공하는 버퍼링부; 제2 전원과 상기 버퍼 풀업 공급단 사이에 형성되며, 바이어싱 신호가 인가되는 버퍼 풀업 공급부로서, 상기 버퍼 풀업 공급단은 상기 바이어싱 신호의 전압 레벨에 상응하는 전압 레벨로 제어되는 상기 버퍼 풀업 공급부; 및 상기 바이어싱 신호를 발생하는 바이어싱 발생부로서, 상기 바이어싱 신호는 바이어스 선택 코드에 따라 제1 내지 제n(여기서, n은 2 이상의 자연수) 분압 전압 중의 어느 하나의 레벨로 제어되는 상기 바이어싱 발생부를 구비한다.
상기와 같은 구성의 본 발명의 출력 버퍼 회로에서는, 출력 신호의 스윙폭이 외부에서 입력될 수 있는 스윙 선택 신호 또는 바이어스 선택 코드에 의존되어 조절된다. 즉, 본 발명의 출력 버퍼 회로에서는, 종단 저항이 미사용되면서도 출력 신호의 스윙폭 조절이 가능하게 된다. 결과적으로, 본 발명의 출력 버퍼 회로에 의하면, 출력 신호의 스윙폭 조절이 용이하다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 출력 버퍼 회로를 나타내는 도면이다.
도 2는 도 1의 버퍼링부의 일예를 나타내는 도면이다.
도 3은 도 1의 바이어싱 발생부를 자세히 나타내는 도면이다.
도 4는 도 1의 출력 신호의 스윙폭이 스윙 선택 신호의 논리 상태에 의존됨을 설명하기 위한 도면이다.
도 5는 본 발명의 제2 실시예에 따른 출력 버퍼 회로를 나타내는 도면이다.
도 6은 도 5의 바이어싱 발생부를 자세히 나타내는 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의신호선으로 이루어진 구성일지라도 '신호선들'과 같이 표현할 수도 있고, '신호선'과 같이 단수로 표현할 수도 있다. 이는 신호선이 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 출력 버퍼 회로를 나타내는 도면이다. 도 1의 출력 버퍼 회로는 내부 신호(XIN)를 버퍼링하여 외부 시스템에 출력 신호(XOUT)로 출력한다.
도 1의 출력 버퍼 회로는 버퍼링부(100), 버퍼 풀업 공급부(200) 및 바이어싱 발생부(300)를 구비한다.
상기 버퍼링부(100)는 버퍼 풀업 공급단(NPU)과 제1 전원(VPW1) 사이에 형성되며, 수신되는 상기 내부 신호(XIN)를 버퍼링하여 외부 시스템에 상기 출력 신호(XOUT)로 제공한다.
도 2는 도 1의 버퍼링부(100)의 일예를 나타내는 도면이다. 도 2를 참조하면, 상기 버퍼링부(100)는 풀업 제어 신호 발생수단(110), 풀다운 제어 신호 발생수단(120), 풀업 드라이빙 수단(130), 풀다운 드라이빙 수단(140), 풀업 트랜지스터(150) 및 풀다운 트랜지스터(160)을 구비한다.
상기 풀업 제어 신호 발생수단(110)은 인에이블 신호(XEN)의 "H"로의 활성화에 응답하여 인에이블되며, 풀업 제어 신호(XCPU)를 발생한다. 이때, 상기 풀업 제어 신호(XCPU)는 상기 내부 신호(XIN)과 동일한 논리 상태로 제어된다.
상기 풀다운 제어 신호 발생수단(120)은 인에이블 신호(XEN)의 "H"로의 활성화에 응답하여 인에이블되며, 풀다운 제어 신호(XCPD)를 발생한다. 이때, 풀다운 제어 신호(XCPD)는 상기 내부 신호(XIN)과 상반된 논리 상태로 제어된다.
상기 풀업 드라이빙 수단(130)은 상기 풀업 제어 신호(XCPU)에 따라 상기 풀업 트랜지스터(150)를 구동하며, 상기 풀다운 드라이빙 수단(140)은 상기 풀다운 제어 신호(XCPD)에 따라 상기 풀다운 트랜지스터(150)를 구동한다.
상기 풀업 트랜지스터(150)는 상기 버퍼 풀업 공급단(NPU)과 상기 출력 신호(XOUT) 사이에 형성되며, 상기 풀업 드라이빙 수단(130)에 의하여 게이팅된다. 바람직하기로는, 상기 풀업 트랜지스터(150)는 앤모스 타입의 트랜지스터로 구현된다.
이에 따라, 상기 출력 신호(XOUT)는, 상기 풀업 제어 신호(XCPU)가 "H"일 때, 상기 버퍼 풀업 공급단(NPU)의 전압 레벨로 제어된다. 즉, 상기 출력 신호(XOUT)는, 상기 내부 신호(XIN)가 "H"로 될 때, 상기 버퍼 풀업 공급단(NPU)의 전압 레벨로 제어된다.
상기 풀다운 트랜지스터(160)는 상기 제1 전원(VPW1)과 상기 출력 신호(XOUT) 사이에 형성되며, 상기 풀다운 드라이빙 수단(140)에 의하여 게이팅된다. 바람직하기로는, 상기 풀다운 트랜지스터(160)는 앤모스 타입의 트랜지스터로 구현된다.
이에 따라, 상기 출력 신호(XOUT)는, 상기 풀다운 제어 신호(XCPD)가 "H"일 때, 상기 제1 전원(VPW1)의 전압 레벨로 제어된다. 즉, 상기 출력 신호(XOUT)는, 상기 내부 신호(XIN)가 "L"로 될 때, 상기 제1 전원(VPW1)의 전압 레벨로 제어된다.
한편, 상기 인에이블 신호(XEN)가 "L"의 비활성화 상태일 때는, 상기 풀업 제어 신호(XCPU) 상기 풀다운 제어 신호(XCPD)는 모두 "L"의 비활성화 상태가 된다.
이 경우, 상기 풀업 트랜지스터(150) 및 상기 풀다운 트랜지스터(160)는 모두 "턴오프"되며, 상기 출력 신호(XOUT)는 소위 '트라이 스테이트(tri-state)' 상태로 된다.
다시 도 1을 참조하면, 상기 버퍼 풀업 공급부(200)는 제2 전원(VPW2)과 상기 버퍼 풀업 공급단(NPU) 사이에 형성되며, 바이어싱 신호(XBIS)가 인가된다.
바람직하기로는, 상기 제1 전원(VPW1)은 접지 전압(VSS)이고, 상기 제2 전원(VPW2)은 전원 전압(VDD)이다. 그리고, 상기 풀업 공급부(200)는 상기 전원 전압(VDD)과 상기 버퍼 풀업 공급단(NPU) 사이에 형성되는 공급 트랜지스터(210)를 구비한다. 이때, 상기 공급 트랜지스터(210)는 상기 바이어싱 신호(XBIS)에 의하여 게이팅되는 앤모스 타입이다.
상기 바이어싱 발생부(300)는 상기 바이어싱 신호(XBIS)를 발생한다.
도 3는 도 1의 바이어싱 발생부(300)를 자세히 나타내는 도면이다. 도 3를 참조하면, 상기 바이어싱 발생부(300)는 구체적으로 레벨 쉬프터(310) 및 바이어싱 발생 유닛(320)을 구비한다.
상기 레벨 쉬프터(310)는 상기 스윙 선택 신호(XSWS)의 풀업 전압을 승압 전압(VPP)으로 레벨 쉬프팅하여 예비 신호(XPRE)로 제공한다. 이때, 상기 승압 전압(VPP)은 전원 전압(VDD)보다 Vt 이상 높은 레벨의 전압이다. 여기서, Vt는 상기 버퍼 풀업 공급부(200)의 상기 공급 트랜지스터(210)의 문턱 전압이다.
이러한 상기 레벨 쉬프터(310)는 다양한 형태로 구현될 수 있으며, 그 구성 및 작용은 당업자에게는 자명하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기 바이어싱 발생 유닛(320)은 상기 바이어싱 신호(XBIS)를 발생한다. 이때, 상기 바이어싱 신호(XBIS)는 상기 예비 신호(XPRE)의 논리 상태에 따라 상기 승압 전압(VPP) 및 바이어스 전압(VBIS) 중의 어느 하나의 전압 레벨로 제어된다.
즉, 상기 스윙 선택 신호(XSWS)가 "H"일 때, 상기 예비 신호(XPRE)는 "H"로 되어 피모스 트랜지스터(321)가 턴온된다. 이때, 상기 바이어싱 신호(XBIS)는 상기 승압 전압(VPP)의 전압 레벨로 제어된다.
그리고, 상기 스윙 선택 신호(XSWS)가 "L"일 때, 상기 예비 신호(XPRE)는 "L"로 되어 피모스 트랜지스터(322)가 턴온된다. 이때, 상기 바이어싱 신호(XBIS)는 상기 바이어스 전압(VBIS)의 전압 레벨로 제어된다.
바람직하기로는, 상기 바이어스 전압(VBIS)은 전원 전압(VDD)이다.
결과적으로, 상기 바이어싱 발생 유닛(320)에서 제공되는 상기 바이어싱 신호(XBIS)는 스윙 선택 신호(XSWS)의 논리 상태에 따른 전압 레벨로 제어된다.
상기와 같은 구성의 도 1의 출력 버퍼 회로에서는, 상기 버퍼 풀업 공급단(NPU)은 상기 바이어싱 신호(XBIS)의 전압 레벨에 상응하는 전압 레벨로 제어된다.
즉, 상기 버퍼 풀업 공급단(NPU)은 상기 바이어싱 신호(XBIS)의 전압 레벨에서 상기 공급 트랜지스터(210)의 문턱 전압(Vt) 만큼 하강한 전압 레벨로 제어된다. 이때, 상기 출력 신호(XOUT)는 상기 버퍼 풀업 공급단(NPU)의 전압 레벨과 상기 접지 전압(VSS) 사이를 스윙하게 된다.
다시 기술하자면, 상기 출력 신호(XOUT)의 스윙폭은, 도 4에 도시되는 바와 같이, 상기 스윙 선택 신호(XSWS)의 논리 상태에 의존된다.
예를 들어, 상기 스윙 선택 신호(XSWS)가 "H"일 때, 상기 바이어싱 신호(XBIS)는 상기 승압 전압(VPP)의 전압 레벨로 제어되며, 상기 출력 신호(XOUT)의 풀업 전압은 전원 전압(VDD)으로 된다. 그 결과, 상기 출력 신호(XOUT)의 스윙폭은 상대적으로 크게 된다.
반면에, 상기 스윙 선택 신호(XSWS)가 "L"일 때, 상기 바이어싱 신호(XBIS)는 상기 전원 전압(VDD)의 전압 레벨로 제어되어 상기 출력 신호(XOUT)의 풀업 전압은 (VDD-Vt)로 된다. 그 결과, 그 결과, 상기 출력 신호(XOUT)의 스윙폭은 상대적으로 작게 된다.
다시 기술하자면, 도 1의 출력 버퍼 회로에서는, 종단 저항이 미사용되면서도, 출력 신호(XOUT)의 스윙폭이 조절된다.
결과적으로, 도 1의 입력 버퍼 회로에 의하면, 출력 신호(XOUT)의 스윙폭 조절이 용이하다.
한편, 도 1의 출력 버퍼 회로는 다양한 형태로 변형될 수 있다.
(제2 실시예)
도 5는 본 발명의 제2 실시예에 따른 출력 버퍼 회로를 나타내는 도면이다. 도 5의 출력 버퍼 회로도 내부 신호(XIN)를 버퍼링하여 외부 시스템에 출력 신호(XOUT)로 출력한다.
도 5의 출력 버퍼 회로는 버퍼링부(400), 버퍼 풀업 공급부(500) 및 바이어싱 발생부(600)를 구비한다.
상기 버퍼링부(400)는 버퍼 풀업 공급단(NPU)과 제1 전원 사이(VPW1)에 형성되며, 수신되는 상기 내부 신호(XIN)를 버퍼링하여 외부 시스템에 상기 출력 신호(XOUT)로 제공한다.
이러한 상기 버퍼링부(400)는 도 1의 버퍼링부(100)와 거의 동일하게 구현될 수 있다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기 버퍼 풀업 공급부(500)는 제2 전원(VPW2)과 상기 버퍼 풀업 공급단(NPU) 사이에 형성되며, 바이어싱 신호(XBIS)가 인가된다.
바람직하기로는, 상기 제1 전원(VPW1)은 접지 전압(VSS)이고, 상기 제2 전원(VPW2)은 전원 전압(VDD)이다. 그리고, 상기 풀업 공급부(200)는 상기 전원 전압(VDD)과 상기 버퍼 풀업 공급단(NPU) 사이에 형성되는 공급 트랜지스터(510)를 구비한다. 이때, 상기 공급 트랜지스터(510)는 상기 바이어싱 신호(XBIS)에 의하여 게이팅되는 앤모스 타입이다.
상기 바이어싱 발생부(600)는 상기 바이어싱 신호(XBIS)를 발생한다.
도 6는 도 5의 바이어싱 발생부(600)를 자세히 나타내는 도면이다. 도 6를 참조하면, 상기 바이어싱 발생부(600)는 구체적으로 저항 스트링(610) 및 선택 유닛(630)을 구비한다.
상기 저항 스트링(610)은 상기 제1 내지 제n 분압 전압(VDV<1> 내지 VDV<n>)을 발생한다. 이때, 상기 상기 제1 내지 제n 분압 전압(VDV<1> 내지 VDV<n>)(여기서, n은 2 이상의 자연수)은 상기 승압 전압(VPP)과 상기 접지 전압(VSS) 사이에 직렬로 형성되는 제1 내지 제(n-1) 분압 저항(SR<1> 내지 SR<n-1>)에 의하여 분압되는 레벨을 가진다.
이러한 상기 저항 스트링(610)의 구성 및 작용은 당업자에게는 자명하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기 선택 유닛(630)은 상기 바이어싱 신호(XBIS)를 발생한다. 이때, 상기 바이어싱 신호(XBIS)는 상기 바이어스 선택 코드(CDBS)에 따라 선택되는 상기 제1 내지 제n 분압 전압(VDV<1> 내지 VDV<n>) 중의 어느 하나와 동일한 레벨로 제어된다.
이러한 상기 선택 유닛(630)의 구성 및 작용도 당업자에게는 자명하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
상기와 같은 구성의 도 5의 출력 버퍼 회로에서, 상기 버퍼 풀업 공급단(NPU)은 상기 바이어싱 신호(XBIS)의 전압 레벨에 상응하는 전압 레벨로 제어된다. 즉, 상기 버퍼 풀업 공급단(NPU)은 상기 바이어싱 신호(XBIS)의 전압 레벨에서 상기 공급 트랜지스터(510)의 문턱 전압(Vt) 만큼 하강한 전압 레벨로 제어된다.
그리고, 상기 출력 신호(XOUT)는 상기 버퍼 풀업 공급단(NPU)의 전압 레벨과 상기 접지 전압(VSS) 사이를 스윙하게 된다. 이때, 상기 버퍼 풀업 공급단(NPU)은 상기 바이어스 선택 코드(CDBS)에 의하여 다양한 전압 레벨을 가진다.
이에 따라, 상기 출력 신호(XOUT)의 풀업 및 풀다운 시간도 다양하게 조절될 수 있다.
다시 기술하자면, 도 5의 출력 버퍼 회로에서는, 종단 저항이 미사용되면서도, 출력 신호(XOUT)의 스윙폭이 조절된다.
결과적으로, 도 5의 입력 버퍼 회로에 의하면, 출력 신호(XOUT)의 스윙폭 조절이 용이하다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 내부 신호를 버퍼링하여 외부 시스템에 출력 신호로 제공하는 출력 버퍼 회로에 있어서,
    버퍼 풀업 공급단과 제1 전원 사이에 형성되며, 수신되는 상기 내부 신호를 버퍼링하여 상기 출력 신호로 제공하는 버퍼링부;
    제2 전원과 상기 버퍼 풀업 공급단 사이에 형성되며, 바이어싱 신호가 인가되는 버퍼 풀업 공급부로서, 상기 버퍼 풀업 공급단은 상기 바이어싱 신호의 전압 레벨에 상응하는 전압 레벨로 제어되는 상기 버퍼 풀업 공급부; 및
    상기 바이어싱 신호를 발생하는 바이어싱 발생부로서, 상기 바이어싱 신호는 스윙 선택 신호의 논리 상태에 따른 전압 레벨로 제어되는 상기 바이어싱 발생부를 구비하는 것을 특징으로 하는 출력 버퍼 회로.
  2. 제1항에 있어서, 상기 제1 전원은
    접지 전압이고,
    상기 제2 전원은
    전원 전압이며,
    상기 풀업 공급부는
    상기 전원 전압과 상기 버퍼 풀업 공급단 사이에 형성되는 공급 트랜지스터로서, 상기 바이어싱 신호에 의하여 게이팅되는 앤모스 타입인 상기 공급 트랜지스터를 구비하는 것을 특징으로 하는 출력 버퍼 회로.
  3. 제2항에 있어서, 상기 바이어싱 발생부는
    상기 스윙 선택 신호의 풀업 전압을 승압 전압으로 레벨 쉬프팅하여 예비 신호로 제공하는 레벨 쉬프터; 및
    상기 바이어싱 신호를 발생하는 바이어싱 발생 유닛으로서, 상기 바이어싱 신호는 상기 예비 신호의 논리 상태에 따라 상기 승압 전압 및 바이어스 전압 중의 어느 하나의 전압 레벨로 제어되는 상기 바이어싱 발생 유닛을 구비하는 것을 특징으로 하는 출력 버퍼 회로.
  4. 제3항에 있어서, 상기 바이어스 전압은
    상기 전원 전압인 것을 특징으로 하는 출력 버퍼 회로.
  5. 내부 신호를 버퍼링하여 외부 시스템에 출력 신호로 제공하는 출력 버퍼 회로에 있어서,
    버퍼 풀업 공급단과 제1 전원 사이에 형성되며, 수신되는 상기 내부 신호를 버퍼링하여 상기 출력 신호로 제공하는 버퍼링부;
    제2 전원과 상기 버퍼 풀업 공급단 사이에 형성되며, 바이어싱 신호가 인가되는 버퍼 풀업 공급부로서, 상기 버퍼 풀업 공급단은 상기 바이어싱 신호의 전압 레벨에 상응하는 전압 레벨로 제어되는 상기 버퍼 풀업 공급부; 및
    상기 바이어싱 신호를 발생하는 바이어싱 발생부로서, 상기 바이어싱 신호는 바이어스 선택 코드에 따라 제1 내지 제n(여기서, n은 2 이상의 자연수) 분압 전압 중의 어느 하나의 레벨로 제어되는 상기 바이어싱 발생부를 구비하는 것을 특징으로 하는 출력 버퍼 회로.
  6. 제5항에 있어서, 상기 제1 전원은
    접지 전압이고,
    상기 제2 전원은
    전원 전압이며,
    상기 풀업 공급부는
    상기 전원 전압과 상기 버퍼 풀업 공급단 사이에 형성되는 공급 트랜지스터로서, 상기 바이어싱 신호에 의하여 게이팅되는 앤모스 타입인 상기 공급 트랜지스터를 구비하는 것을 특징으로 하는 출력 버퍼 회로.
  7. 제6항에 있어서, 상기 풀업 공급부는
    상기 전원 전압과 상기 버퍼 풀업 공급단 사이에 형성되며, 상기 바이어싱 신호에 의하여 게이팅되는 앤모스 타입의 공급 트랜지스터를 구비하는 것을 특징으로 하는 출력 버퍼 회로.
  8. 제6항에 있어서, 상기 바이어싱 발생부는
    상기 제1 내지 제n 분압 전압을 발생하는 저항 스트링으로서, 상기 제1 내지 제n 분압 전압은 상기 승압 전압과 상기 접지 전압 사이에 직렬로 형성되는 제1 내지 제(n-1) 분압 저항에 의하여 분압되는 레벨을 가지는 상기 저항 스트링; 및
    상기 바이어싱 신호를 발생하는 선택 유닛으로서, 상기 바이어싱 신호는 상기 바이어스 선택 코드에 따라 선택되는 상기 제1 내지 제n 분압 전압 중의 어느 하나와 동일한 레벨로 제어되는 상기 선택 유닛을 구비하는 것을 특징으로 하는 출력 버퍼 회로.
KR1020220010209A 2022-01-24 2022-01-24 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로 KR20230114092A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220010209A KR20230114092A (ko) 2022-01-24 2022-01-24 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220010209A KR20230114092A (ko) 2022-01-24 2022-01-24 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로

Publications (1)

Publication Number Publication Date
KR20230114092A true KR20230114092A (ko) 2023-08-01

Family

ID=87561818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220010209A KR20230114092A (ko) 2022-01-24 2022-01-24 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로

Country Status (1)

Country Link
KR (1) KR20230114092A (ko)

Similar Documents

Publication Publication Date Title
KR100583636B1 (ko) 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
US5767700A (en) Pulse signal transfer unit employing post charge logic
US8299831B2 (en) Semiconductor device
US5396108A (en) Latch controlled output driver
US9424894B2 (en) Signal transfer circuit and operating method thereof
US7560968B2 (en) Output driver capable of controlling a short circuit current
KR20230114092A (ko) 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로
JPH09181594A (ja) 入力回路
KR100753404B1 (ko) 데이타 출력 버퍼
JP2006140548A (ja) 半導体集積回路装置
US6822490B2 (en) Data output circuit for reducing skew of data signal
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
US6473468B1 (en) Data transmission device
US5901098A (en) Ground noise isolation circuit for semiconductor memory device and method thereof
KR100380778B1 (ko) 논리 회로
US10083726B2 (en) Input circuit and semiconductor device including the same
JPH097381A (ja) 半導体装置
KR100434966B1 (ko) 출력 드라이버
KR0179810B1 (ko) 메모리의 출력버퍼회로
KR100406579B1 (ko) 램버스 디램의 출력 버퍼 회로
JP4100519B2 (ja) 出力回路
KR100457746B1 (ko) 출력 버퍼
KR20230110878A (ko) 동작 주파수 밴드의 조절이 용이한 입력 버퍼 회로
KR100622762B1 (ko) 데이타 출력버퍼
KR0132369B1 (ko) 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal