JP2011234157A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011234157A JP2011234157A JP2010103036A JP2010103036A JP2011234157A JP 2011234157 A JP2011234157 A JP 2011234157A JP 2010103036 A JP2010103036 A JP 2010103036A JP 2010103036 A JP2010103036 A JP 2010103036A JP 2011234157 A JP2011234157 A JP 2011234157A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- conductivity type
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Abstract
【解決手段】入力信号INTを受けて反転信号INBを出力するインバータ11と、反転信号INBを受けて内部信号INTTを出力するインバータ12と、反転信号INBを電源とし、入力信号INTを受けて内部信号INBBを出力するインバータ21と、を備える。本発明によれば、一方の信号パス上の信号を他方の信号パスに含まれるインバータの電源として用いていることから、調整用の容量や抵抗を付加することなく、一対の出力信号の位相を正確に一致させることが可能となる。
【選択図】図2
Description
P11,P12−1,P12−2,P13,P21,P22 Pチャンネル型MOSトランジスタ
PASS1,PASS2 信号パス
11〜13,21,22 インバータ
10,10a,10b,10c スプリッター回路
100 半導体装置
101 メモリセルアレイ
102 アクセス制御回路
111a,111b クロック端子
112a〜112e コマンド端子
113 アドレス端子
114 データ入出力端子
121 クロック入力回路
122 DLL回路
131 コマンドデコーダ
141 アドレス入力回路
142 アドレスラッチ回路
150 データ入出力回路
151 タイミング調整回路
152 出力ドライバ
160 ODT制御回路
Claims (10)
- 入力信号を受けて反転信号を出力する第1のインバータと、
前記反転信号を受けて第1の出力信号を出力する第2のインバータと、
前記反転信号を電源とし、前記入力信号を受けて第2の出力信号を出力する第3のインバータと、を備えることを特徴とする半導体装置。 - 前記第1のインバータは、第1及び第2の電源間に直列接続され、制御電極に前記入力信号が共通に入力される第1の第1及び第2導電型トランジスタを含み、
前記第2のインバータは、制御電極に前記反転信号が共通に入力される直列接続された第2の第1及び第2導電型トランジスタと、前記第1の電源と前記第2の第1導電型トランジスタとの間に接続された第3の第1導電型トランジスタと、前記第2の電源と前記第2の第2導電型トランジスタとの間に接続された第3の第2導電型トランジスタとを含み、
前記第3のインバータは、電源端がいずれも前記第2のインバータの出力端に接続され、制御電極に前記入力信号が共通に入力される第4の第1及び第2導電型トランジスタを含むことを特徴とする請求項1に記載の半導体装置。 - 前記第3の第1及び第2導電型トランジスタは、いずれもオン状態に固定されていることを特徴とする請求項2に記載の半導体装置。
- 前記第1及び第4の第1導電型トランジスタの直列抵抗は、前記第2及び第3の第1導電型トランジスタの直列抵抗と等しく、
前記第1及び第4の第2導電型トランジスタの直列抵抗は、前記第2及び第3の第2導電型トランジスタの直列抵抗と等しいことを特徴とする請求項2又は3に記載の半導体装置。 - 前記第1乃至第4の第1導電型トランジスタはPチャンネル型のMOSトランジスタであり、
前記第1乃至第4の第2導電型トランジスタはNチャンネル型のMOSトランジスタであることを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。 - 前記第1乃至第4の第1導電型トランジスタのチャネル幅は互いに等しく、
前記第1乃至第4の第2導電型トランジスタのチャネル幅は互いに等しいことを特徴とする請求項5に記載の半導体装置。 - 外部から供給されるコマンド信号をデコードするコマンドデコーダをさらに備え、
前記入力信号は前記コマンド信号の各ビットであり、前記第1及び第2の出力信号が前記コマンドデコーダに入力されることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。 - 位相制御された内部クロック信号を生成するクロック生成回路と、前記内部クロック信号に同期してデータを外部に出力する出力ドライバとをさらに備え、
前記入力信号は前記内部クロック信号であり、前記第1及び第2の出力信号が前記出力ドライバに入力されることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。 - 位相制御された内部オンダイターミネーション信号を生成するODT制御回路と、前記内部オンダイターミネーション信号に同期してデータ入出力端子を終端抵抗器として機能させるデータ入出力回路とをさらに備え、
前記入力信号は前記内部オンダイターミネーション信号であり、前記第1及び第2の出力信号が前記データ入出力回路に入力されることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。 - 入力信号を受けて相補の第1及び第2の出力信号を生成する半導体装置であって、
前記入力信号から前記第1の出力信号を生成する第1の信号パスと、
前記入力信号から前記第2の出力信号を生成する第2の信号パスと、を備え、
前記第1の信号パスに含まれる論理回路の段数は、前記第2の信号パスに含まれる論理回路の段数よりも1段多く、
前記第2の信号パスに含まれる所定の論理回路は、前記第1の信号パスに含まれる所定の論理回路の出力を電源として動作することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103036A JP2011234157A (ja) | 2010-04-28 | 2010-04-28 | 半導体装置 |
US13/064,718 US8384433B2 (en) | 2010-04-28 | 2011-04-11 | Semiconductor device generating complementary output signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103036A JP2011234157A (ja) | 2010-04-28 | 2010-04-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011234157A true JP2011234157A (ja) | 2011-11-17 |
Family
ID=44857761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103036A Pending JP2011234157A (ja) | 2010-04-28 | 2010-04-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8384433B2 (ja) |
JP (1) | JP2011234157A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5624441B2 (ja) * | 2010-11-30 | 2014-11-12 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63290018A (ja) * | 1987-05-21 | 1988-11-28 | Mitsubishi Electric Corp | 論理回路 |
JPH06152346A (ja) * | 1992-10-30 | 1994-05-31 | Oki Electric Ind Co Ltd | 両相信号発生回路 |
JPH06311022A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 半導体論理回路装置 |
JP2003101390A (ja) * | 2001-09-20 | 2003-04-04 | Asahi Kasei Microsystems Kk | クロック発生回路 |
JP2005286676A (ja) * | 2004-03-30 | 2005-10-13 | Japan Science & Technology Agency | パルス論理回路 |
JP2007258891A (ja) * | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 相補信号生成回路 |
JP2009049994A (ja) * | 2007-08-13 | 2009-03-05 | Hynix Semiconductor Inc | 半導体メモリ装置のクロック生成回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US6087854A (en) * | 1998-09-02 | 2000-07-11 | Lattice Semiconductor Corporation | High speed line driver with direct and complementary outputs |
US6911845B2 (en) * | 2003-04-02 | 2005-06-28 | Stmicroelectronics, Inc. | Pulse triggered static flip-flop having scan test |
KR100583636B1 (ko) * | 2003-08-19 | 2006-05-26 | 삼성전자주식회사 | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 |
US7292061B2 (en) * | 2005-09-30 | 2007-11-06 | Masaid Technologies Incorporated | Semiconductor integrated circuit having current leakage reduction scheme |
JP4600467B2 (ja) | 2007-12-03 | 2010-12-15 | 富士通セミコンダクター株式会社 | 電子装置及びダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ |
TWI395405B (zh) * | 2009-08-06 | 2013-05-01 | Etron Technology Inc | 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法 |
US9160349B2 (en) * | 2009-08-27 | 2015-10-13 | Micron Technology, Inc. | Die location compensation |
KR101036924B1 (ko) * | 2009-12-28 | 2011-05-25 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
-
2010
- 2010-04-28 JP JP2010103036A patent/JP2011234157A/ja active Pending
-
2011
- 2011-04-11 US US13/064,718 patent/US8384433B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63290018A (ja) * | 1987-05-21 | 1988-11-28 | Mitsubishi Electric Corp | 論理回路 |
JPH06152346A (ja) * | 1992-10-30 | 1994-05-31 | Oki Electric Ind Co Ltd | 両相信号発生回路 |
JPH06311022A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 半導体論理回路装置 |
JP2003101390A (ja) * | 2001-09-20 | 2003-04-04 | Asahi Kasei Microsystems Kk | クロック発生回路 |
JP2005286676A (ja) * | 2004-03-30 | 2005-10-13 | Japan Science & Technology Agency | パルス論理回路 |
JP2007258891A (ja) * | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 相補信号生成回路 |
JP2009049994A (ja) * | 2007-08-13 | 2009-03-05 | Hynix Semiconductor Inc | 半導体メモリ装置のクロック生成回路 |
Also Published As
Publication number | Publication date |
---|---|
US20110267099A1 (en) | 2011-11-03 |
US8384433B2 (en) | 2013-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10242729B2 (en) | Semiconductor device suppressing BTI deterioration | |
JP5624441B2 (ja) | 半導体装置 | |
US8867301B2 (en) | Semiconductor device having latency counter to control output timing of data and data processing system including the same | |
US9142276B2 (en) | Semiconductor device including latency counter | |
US6807108B2 (en) | Semiconductor memory device having select circuit | |
CN111149163B (zh) | 用于突发发射中的数据发射偏移值的设备和方法 | |
US6850459B2 (en) | Synchronous semiconductor memory device allowing adjustment of data output timing | |
US11658668B2 (en) | Semiconductor device | |
JP2013223189A (ja) | 半導体装置 | |
JP5595240B2 (ja) | 半導体装置 | |
US8565032B2 (en) | Semiconductor device | |
US8856577B2 (en) | Semiconductor device having multiplexer | |
JP2016012204A (ja) | 半導体装置 | |
US8653874B2 (en) | Semiconductor device generates complementary output signals | |
JP2011234157A (ja) | 半導体装置 | |
WO2014148372A1 (ja) | 半導体装置 | |
TW201515547A (zh) | 半導體裝置 | |
JP2014158200A (ja) | 半導体装置 | |
JP2013172395A (ja) | 半導体装置 | |
US8947128B2 (en) | Semiconductor device having input receiver circuit that operates in response to strobe signal | |
KR20080051835A (ko) | 반도체 메모리 장치의 데이터 입출력 제어 신호 생성 회로 | |
JP2015159435A (ja) | 半導体装置 | |
JP2016076284A (ja) | 半導体装置 | |
KR20080100099A (ko) | 반도체 메모리 장치의 파이프 래치 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |