JP5624441B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5624441B2 JP5624441B2 JP2010266591A JP2010266591A JP5624441B2 JP 5624441 B2 JP5624441 B2 JP 5624441B2 JP 2010266591 A JP2010266591 A JP 2010266591A JP 2010266591 A JP2010266591 A JP 2010266591A JP 5624441 B2 JP5624441 B2 JP 5624441B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- level shift
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
2a,2b ウェル
3a,3b トランジスタ
4a,4b コンタクト導体
5a,5b 電源ライン
10 半導体装置
11a,11b クロック端子
12a〜12e コマンド端子
13 アドレス端子
14 データ入出力端子
15a〜15e 電源端子
16 キャリブレーション端子
17a〜17e,18a〜18d 電源ライン
21 クロック入力回路
31 コマンド入力回路
32 コマンドデコーダ
41 アドレス入力回路
42 アドレスラッチ回路
51 ロウ系制御回路
52 カラム系制御回路
53 モードレジスタ
61 ロウデコーダ
62 カラムデコーダ
63 センス回路
64 データアンプ
65 FIFO回路
66 キャリブレーション回路
70 メモリセルアレイ
80 内部電圧生成回路
81〜84 電源回路
100 DLL回路
100a ディレイライン
110 クロックツリー回路
200 クロック分割回路
300 マルチプレクサ
400 レベルシフトブロック
410,420 レベルシフト回路部
500 データ入出力回路
501 出力バッファ
510 インピーダンス制御回路
LV1〜LV4 レベルシフト回路
Claims (20)
- 第1及び第2のレベルシフト回路部と、
インピーダンス制御回路と、
出力バッファと、を備え、前記第1及び第2のレベルシフト回路のそれぞれは、
第1及び第2のレベルシフト回路と、
前記第1及び第2のレベルシフト回路に相補の入力信号をそれぞれ供給する入力回路と、
前記第1及び第2のレベルシフト回路から出力される相補の出力信号を同相に変換した後に短絡して同相信号を出力する出力回路と、を含み、
前記インピーダンス制御回路は、前記第1及び第2のレベルシフト回路部のそれぞれから前記同相信号を受けて出力信号を生成し、
前記出力バッファはインピーダンスが可変であり、前記インピーダンス制御回路から前記出力信号を受ける、半導体装置。 - 前記第1及び第2のレベルシフト回路はいずれも、クロスカップルされた第1導電型の第1及び第2のトランジスタと、前記第1及び第2のトランジスタにそれぞれ直列接続された第2導電型の第3及び第4のトランジスタとを含み、
前記第1及び第2のトランジスタの電源ノードは第1の電源配線に接続され、
前記第3及び第4のトランジスタの電源ノードは第2の電源配線に接続され、
前記第3及び第4のトランジスタの制御ノードには対応する前記入力信号及びその反転信号がそれぞれ入力され、
前記第1及び第3のトランジスタの接続点又は前記第2及び第4のトランジスタの接続点から対応する前記出力信号が取り出される、ことを特徴とする請求項1に記載の半導体装置。 - 前記第1及び第2のレベルシフト回路はいずれも、前記第1及び第2のトランジスタにそれぞれ並列接続された前記第2導電型の第5及び第6のトランジスタをさらに含み、
前記第3のトランジスタと前記第6のトランジスタの制御ノードは短絡され、
前記第4のトランジスタと前記第5のトランジスタの制御ノードは短絡されている、ことを特徴とする請求項2に記載の半導体装置。 - 外部クロック信号に基づいて第1の内部クロック信号を生成するDLL回路と、
前記第1の内部クロック信号に基づいて、互いに位相の異なる第2及び第3の内部クロック信号を生成するクロック分割回路と、
第1の内部データ信号に基づいて、前記第2及び第3のクロック信号の一方に応じて第2及び第3の内部データ信号を出力するマルチプレクサと、をさらに備え、
前記第1及び第2のレベルシフト回路部は、前記第2及び第3の内部データ信号を伝送する信号パス上にそれぞれ挿入されていることを特徴とする請求項2又は3に記載の半導体装置。 - 前記マルチプレクサは、前記第1の内部データ信号に続いて供給される第2の内部データ信号に基づいて、前記第2及び第3のクロック信号の他方に応じて第4及び第5の内部データ信号を出力することを特徴とする請求項4に記載の半導体装置。
- 前記出力バッファは、
データ出力端子と、
前記データ出力端子と第3の電源配線との間に接続された前記第1導電型の第1の出力トランジスタと、
前記データ出力端子と第4の電源配線との間に接続された前記第2導電型の第2の出力トランジスタと、をさらに備え、
前記第1の出力トランジスタは、前記第1のレベルシフト回路部を通過した前記第2の内部データ信号によって制御され、
前記第2の出力トランジスタは、前記第2のレベルシフト回路部を通過した前記第3の内部データ信号によって制御される、ことを特徴とする請求項5に記載の半導体装置。 - 前記第1乃至第4の電源配線にそれぞれ接続された第1乃至第4の電源端子をさらに備え、
前記第1の電源端子と前記第3の電源端子には互いに同じ電位が与えられ、
前記第2の電源端子と前記第4の電源端子には互いに同じ電位が与えられ、
前記第1の電源配線と前記第3の電源配線は該半導体装置内で分離されており、
前記第2の電源配線と前記第4の電源配線は該半導体装置内で分離されている、ことを特徴とする請求項6に記載の半導体装置。 - 前記クロック分割回路に供給される内部電源電圧と前記マルチプレクサに供給される内部電源電圧は、互いに異なる電源回路によって生成され、且つ、該半導体装置内で分離されていることを特徴とする請求項4乃至7のいずれか一項に記載の半導体装置。
- メモリセルアレイと、
前記メモリセルアレイから読み出された前記第1の内部データ信号を前記マルチプレクサに供給するデータ転送回路と、
外部電源電圧に基づいてそれぞれ第1乃至第3の内部電源電圧を生成する第1乃至第3の電源回路と、をさらに備え、
前記第1乃至第3の内部電源電圧のレベルは互いに等しく、且つ、該半導体装置内で分離されており、
前記データ転送回路は前記第1の内部電源電圧によって動作し、
前記クロック分割回路は前記第2の内部電源電圧によって動作し、
前記マルチプレクサは前記第3の内部電源電圧によって動作する、ことを特徴とする請求項8に記載の半導体装置。 - 前記外部電源電圧に基づいて第4の内部電源電圧を生成する第4の電源回路をさらに備え、
前記第1乃至第4の内部電源電圧のレベルは互いに等しく、且つ、該半導体装置内で分離されており、
前記DLL回路に含まれるディレイラインは前記第4の内部電源電圧によって動作する、ことを特徴とする請求項9に記載の半導体装置。 - 前記DLL回路によって生成された前記第1の内部クロック信号を前記クロック分割回路に供給するクロックツリー回路をさらに備え、前記クロックツリー回路は前記第2の内部電源電圧によって動作することを特徴とする請求項10に記載の半導体装置。
- 前記第1のレベルシフト回路は、前記第2のレベルシフト回路と実質的に同一の回路構成を備えることを特徴とする請求項1に記載の半導体装置。
- 入力端子と、
出力端子と、
前記入力端子に接続された入力ノードと、出力ノードとを含む第1のレベルシフト回路と、
前記出力端子に接続された出力ノードと、入力ノードとを含む第2のレベルシフト回路と、
前記第1のレベルシフト回路の前記出力ノードと前記出力端子との間に接続された第1の反転回路と、
前記入力端子と前記第2のレベルシフト回路の前記入力ノードとの間に接続された第2の反転回路と、
前記出力端子に接続され、出力信号を生成するインピーダンス制御回路と、
インピーダンスが可変であり、前記インピーダンス制御回路から前記出力信号を受ける出力バッファと、を備える装置。 - 前記第1及び第2のレベルシフト回路のそれぞれは、
第1の電源ラインと第1の回路ノードとの間に接続され、制御電極が前記出力ノードに接続された第2の回路ノードに接続された第1のトランジスタと、
前記第1の電源ラインと前記第2の回路ノードとの間に接続され、制御電極が前記第1の回路ノードに接続された第2のトランジスタと、
前記第1の回路ノードと第2の電源ラインとの間に接続され、制御電極が前記入力ノードに接続された第3のトランジスタと、
前記第2の回路ノードと前記第2の電源ラインとの間に接続され、制御電極を有する第4のトランジスタと、
前記入力ノードと前記第4のトランジスタの前記制御電極との間に接続された第1のインバータと、を含む、請求項13の装置。 - 前記第1及び第2のレベルシフト回路のそれぞれは、前記第2の回路ノードと前記出力ノードとの間に挿入された第2のインバータをさらに含む、請求項14の装置。
- 前記第1及び第2のレベルシフト回路のそれぞれは、前記第1の電源ラインと前記第1の回路ノードとの間に接続され、制御電極が前記第4のトランジスタの前記制御電極に接続された第5のトランジスタと、前記第1の電源ラインと前記第2の回路ノードとの間に接続され、制御電極が前記第3のトランジスタの前記制御電極に接続された第6のトランジスタとをさらに含む、請求項14の装置。
- 前記第1及び第2のレベルシフト回路のそれぞれは、前記第2の回路ノードと前記出力ノードとの間に挿入された第2のインバータをさらに含む、請求項16の装置。
- 前記第1及び第2のレベルシフト回路のそれぞれは、前記第1の電源ラインと前記第1及び第2のトランジスタとの間に介在する第5のトランジスタをさらに含む、請求項14の装置。
- 前記第1及び第2のレベルシフト回路のそれぞれは、前記第2の回路ノードと前記出力ノードとの間に挿入された第2のインバータをさらに含む、請求項16の装置。
- 前記第1のインバータは、前記第1の電源ラインに供給される電圧とは異なる電源電圧によって動作する、請求項14の装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266591A JP5624441B2 (ja) | 2010-11-30 | 2010-11-30 | 半導体装置 |
US13/286,665 US8891318B2 (en) | 2010-11-30 | 2011-11-01 | Semiconductor device having level shift circuit |
US14/546,324 US20150071013A1 (en) | 2010-11-30 | 2014-11-18 | Semiconductor Device Having Level Shift Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266591A JP5624441B2 (ja) | 2010-11-30 | 2010-11-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119849A JP2012119849A (ja) | 2012-06-21 |
JP5624441B2 true JP5624441B2 (ja) | 2014-11-12 |
Family
ID=46126649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266591A Expired - Fee Related JP5624441B2 (ja) | 2010-11-30 | 2010-11-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8891318B2 (ja) |
JP (1) | JP5624441B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102906998A (zh) * | 2010-05-27 | 2013-01-30 | 京瓷株式会社 | 放大电路以及使用该放大电路的发送装置以及通信装置 |
JP5662122B2 (ja) * | 2010-11-30 | 2015-01-28 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP5624441B2 (ja) | 2010-11-30 | 2014-11-12 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US8791743B1 (en) | 2013-02-18 | 2014-07-29 | Apple Inc. | Balanced level shifter with wide operation range |
US9218859B2 (en) | 2013-03-20 | 2015-12-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9490813B2 (en) | 2014-11-06 | 2016-11-08 | Qualcomm Incorporated | High-speed level-shifting multiplexer |
KR102628533B1 (ko) * | 2016-08-16 | 2024-01-25 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
KR102609441B1 (ko) * | 2016-08-25 | 2023-12-05 | 에스케이하이닉스 주식회사 | 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템 |
US10879899B2 (en) * | 2017-08-15 | 2020-12-29 | Realtek Semiconductor Corp. | Clock buffer and method thereof |
US11403241B2 (en) | 2017-10-02 | 2022-08-02 | Micron Technology, Inc. | Communicating data with stacked memory dies |
US10490245B2 (en) * | 2017-10-02 | 2019-11-26 | Micron Technology, Inc. | Memory system that supports dual-mode modulation |
US10355893B2 (en) | 2017-10-02 | 2019-07-16 | Micron Technology, Inc. | Multiplexing distinct signals on a single pin of a memory device |
US10725913B2 (en) | 2017-10-02 | 2020-07-28 | Micron Technology, Inc. | Variable modulation scheme for memory device access or operation |
US10446198B2 (en) | 2017-10-02 | 2019-10-15 | Micron Technology, Inc. | Multiple concurrent modulation schemes in a memory system |
KR102651315B1 (ko) * | 2018-08-16 | 2024-03-26 | 삼성전자주식회사 | 풀업 캘리브레이션 경로와 풀다운 캘리브레이션 경로에 의해 공유되는 공통 노드를 포함하는 캘리브레이션 회로 및 이를 포함하는 반도체 메모리 장치 |
TWI688841B (zh) * | 2018-11-30 | 2020-03-21 | 虹光精密工業股份有限公司 | 利用電容特性操作之移位電路及其列印頭與列印裝置 |
JP7195916B2 (ja) * | 2018-12-21 | 2022-12-26 | キオクシア株式会社 | 半導体記憶装置 |
US11132015B2 (en) * | 2019-02-08 | 2021-09-28 | Micron Technology, Inc. | Powering clock tree circuitry using internal voltages |
KR20210082766A (ko) * | 2019-12-26 | 2021-07-06 | 에스케이하이닉스 주식회사 | 데이터 구동 회로 |
CN114187942B (zh) * | 2020-09-15 | 2024-07-12 | 长鑫存储技术有限公司 | 时钟电路以及存储器 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH025610A (ja) | 1988-06-24 | 1990-01-10 | Toshiba Corp | 出力回路 |
JP3070373B2 (ja) * | 1993-12-27 | 2000-07-31 | 松下電器産業株式会社 | レベルシフタ回路 |
JPH0855480A (ja) * | 1994-08-10 | 1996-02-27 | Sanyo Electric Co Ltd | 半導体メモリ等の電子回路 |
JP3731322B2 (ja) * | 1997-11-04 | 2006-01-05 | ソニー株式会社 | レベルシフト回路 |
JP3587702B2 (ja) * | 1998-10-20 | 2004-11-10 | 富士通株式会社 | Dll回路を内蔵する集積回路装置 |
JP2000163961A (ja) * | 1998-11-26 | 2000-06-16 | Mitsubishi Electric Corp | 同期型半導体集積回路装置 |
JP2001110185A (ja) * | 1999-10-07 | 2001-04-20 | Mitsubishi Electric Corp | クロック同期型半導体記憶装置 |
JP2002111479A (ja) * | 2000-09-29 | 2002-04-12 | Ricoh Co Ltd | レベルシフト回路 |
US7050036B2 (en) * | 2001-12-12 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Shift register with a built in level shifter |
DE10215546B4 (de) * | 2002-04-09 | 2004-02-26 | Infineon Technologies Ag | Schaltungsanordnung zur Umsetzung von Logiksignalpegeln |
JP3657243B2 (ja) * | 2002-06-28 | 2005-06-08 | Necエレクトロニクス株式会社 | レベルシフタ、半導体集積回路及び情報処理システム |
JP4552652B2 (ja) * | 2002-10-31 | 2010-09-29 | 日本電気株式会社 | レベル変換回路 |
JP3764135B2 (ja) * | 2002-10-31 | 2006-04-05 | Necエレクトロニクス株式会社 | レベルシフタ |
US6975557B2 (en) | 2003-10-02 | 2005-12-13 | Broadcom Corporation | Phase controlled high speed interfaces |
US7518842B2 (en) | 2003-11-05 | 2009-04-14 | Integrated Device Technology, Inc. | Circuits and methods that attenuate coupled noise |
JP4370507B2 (ja) * | 2003-11-27 | 2009-11-25 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
US7355446B2 (en) * | 2005-05-20 | 2008-04-08 | Samsung Electronics Co., Ltd. | Voltage conversion circuit with stable transition delay characteristic |
WO2007027833A2 (en) | 2005-09-02 | 2007-03-08 | Cypress Semiconductor Corp. | Circuit, system, and method for multiplexing signals with reduced jitter |
JP4751178B2 (ja) | 2005-10-27 | 2011-08-17 | エルピーダメモリ株式会社 | 同期型半導体装置 |
JP2008301189A (ja) * | 2007-05-31 | 2008-12-11 | Nec Electronics Corp | 電圧レベル変換回路 |
US7969184B1 (en) | 2007-09-06 | 2011-06-28 | Tabula, Inc. | Configurable high speed high voltage input/output circuit for an IC |
KR101493867B1 (ko) * | 2008-02-11 | 2015-02-17 | 삼성전자주식회사 | 레벨 쉬프팅 회로 |
JP5451012B2 (ja) * | 2008-09-04 | 2014-03-26 | ピーエスフォー ルクスコ エスエイアールエル | Dll回路及びその制御方法 |
JP2010073257A (ja) | 2008-09-18 | 2010-04-02 | Fujitsu Microelectronics Ltd | 半導体メモリおよび半導体メモリの製造方法 |
JP5575405B2 (ja) | 2009-01-22 | 2014-08-20 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP2010278277A (ja) | 2009-05-29 | 2010-12-09 | Elpida Memory Inc | 内部電源回路、半導体装置、及び半導体装置の製造方法 |
JP2011060909A (ja) | 2009-09-08 | 2011-03-24 | Elpida Memory Inc | 半導体記憶装置 |
JP2011060385A (ja) | 2009-09-11 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその制御方法並びにデータ処理システム |
US7888966B1 (en) | 2010-03-25 | 2011-02-15 | Sandisk Corporation | Enhancement of input/output for non source-synchronous interfaces |
JP2011234157A (ja) * | 2010-04-28 | 2011-11-17 | Elpida Memory Inc | 半導体装置 |
JP5528987B2 (ja) | 2010-11-11 | 2014-06-25 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP5662122B2 (ja) * | 2010-11-30 | 2015-01-28 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP5624441B2 (ja) | 2010-11-30 | 2014-11-12 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
-
2010
- 2010-11-30 JP JP2010266591A patent/JP5624441B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-01 US US13/286,665 patent/US8891318B2/en active Active
-
2014
- 2014-11-18 US US14/546,324 patent/US20150071013A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120134439A1 (en) | 2012-05-31 |
US8891318B2 (en) | 2014-11-18 |
US20150071013A1 (en) | 2015-03-12 |
JP2012119849A (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5624441B2 (ja) | 半導体装置 | |
US10200044B2 (en) | Semiconductor device having impedance calibration function to data output buffer and semiconductor module having the same | |
JP2011146102A (ja) | 半導体装置及びデータ処理システム | |
US9147446B2 (en) | Semiconductor device having level shift circuit | |
JP5662122B2 (ja) | 半導体装置 | |
US8565032B2 (en) | Semiconductor device | |
US20130082737A1 (en) | Semiconductor device having serializer converting parallel data into serial data to output serial data from output buffer circuit | |
US9041436B2 (en) | Semiconductor device having pull-up circuit and pull-down circuit | |
US9431094B1 (en) | Input buffer | |
WO2014148372A1 (ja) | 半導体装置 | |
US8653874B2 (en) | Semiconductor device generates complementary output signals | |
US8384433B2 (en) | Semiconductor device generating complementary output signals | |
US8598931B2 (en) | Delay circuit | |
WO2014125938A1 (ja) | 半導体装置 | |
JP6063827B2 (ja) | 遅延回路および半導体記憶装置 | |
JP2015002453A (ja) | 半導体装置 | |
US20200058329A1 (en) | Wiring with external terminal | |
US20110090000A1 (en) | Signal transmission circuit | |
JP2013236157A (ja) | 入力回路及び半導体装置 | |
KR940002860B1 (ko) | 램 리드/라이트 회로 | |
JP2014168118A (ja) | 半導体装置 | |
JP2015225932A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5624441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |