JP2009049994A - 半導体メモリ装置のクロック生成回路 - Google Patents

半導体メモリ装置のクロック生成回路 Download PDF

Info

Publication number
JP2009049994A
JP2009049994A JP2008204406A JP2008204406A JP2009049994A JP 2009049994 A JP2009049994 A JP 2009049994A JP 2008204406 A JP2008204406 A JP 2008204406A JP 2008204406 A JP2008204406 A JP 2008204406A JP 2009049994 A JP2009049994 A JP 2009049994A
Authority
JP
Japan
Prior art keywords
clock
comparison
semiconductor memory
generation circuit
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008204406A
Other languages
English (en)
Inventor
Yong-Ju Kim
龍 珠 金
Kun-Woo Park
根 雨 朴
Dae Han Kwon
大 韓 權
Hee-Woong Song
喜 雄 宋
▲益▼ 秀 ▲呉▼
Ic-Su Oh
Hyung-Soo Kim
亨 洙 金
泰 鎭 ▲黄▼
Tae-Jin Hwang
Hae Rang Choi
▲海▼ ▲郎▼ 崔
Ji Wang Lee
智 王 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009049994A publication Critical patent/JP2009049994A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Abstract

【課題】本発明は、Ｐ.Ｖ.Ｔ変化及び伝送距離により、立ち上りクロック及び立ち下りクロックの遷移タイミングがずれることを防止できる半導体メモリ装置のクロック生成回路を提供する。
【解決手段】本発明は、クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、遅延クロック及び反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファを含む。
【選択図】図３

Description

本発明は、半導体メモリ装置に関し、特に、クロックを生成する半導体メモリ装置のクロック生成回路に関する。
一般に、ＤＤＲタイプのＤＲＡＭでは、立ち上りクロック及び立ち下りクロックを用いてデータの入出力を行う（例えば、特許文献１）。
通常、立ち上りクロック及び立ち下りクロックを生成するクロック生成回路１は、図１に示すように、第１〜第３のインバータ(ＩＶ１〜ＩＶ３)及び遅延器(ｄｅｌａｙ)を含む。
一般のクロック生成回路１は、クロック(ＣＬＫ)を第１のインバータ(ＩＶ１)及び第２のインバータ(ＩＶ２)を経由するようにして、立ち上りクロック(ＲＣＬＫ)を生成する。クロック生成回路１は、遅延器(ｄｅｌａｙ)及び第３のインバータ(ＩＶ３)を経由するようにして、立ち下りクロック(ＦＣＬＫ)を生成する。このとき、遅延器(ｄｅｌａｙ)は、立ち上りクロック(ＲＣＬＫ)及び立ち下りクロック(ＦＣＬＫ)の遷移タイミングを合わせるために存在する。
図１のように構成されたクロック生成回路は、Ｐ.Ｖ.Ｔ(process、voltage、temperature)変化に脆弱である。すなわち、 Ｐ.Ｖ.Ｔ変化により立ち上りクロック(ＲＣＬＫ)及び立ち下りクロック(ＦＣＬＫ)の位相差の変化が激しくなるため、高速動作を要するＤＲＡＭには適用し難い。
一般に、クロック生成回路は、図２に示すように、立ち上りクロック(ＲＣＬＫ)及び立ち下りクロック(ＦＣＬＫ)を複数の内部回路に出力する。
クロック生成回路１により生成された立ち上りクロック(ＦＣＬＫ)及び立ち下りクロック(ＦＣＬＫ)が内部回路２、３、４、５に到達する場合、その伝送ラインが長くなるほど、両クロック間の遷移タイミングがずれ易くなるという問題点が発生する。
特開２００６−１７０８９４号公報
本発明は、前記問題点を解決するために案出されたもので、その目的は、Ｐ.Ｖ.Ｔ変化及び伝送距離により、立ち上りクロック及び立ち下りクロックの遷移タイミングがずれることを防止できる半導体メモリ装置のクロック生成回路を提供することにある。
前記目的を達成するために、本発明の実施例による半導体メモリ装置のクロック生成回路は、クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタ、及び、前記遅延クロック及び前記反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファを含む。
本発明による半導体メモリ装置のクロック生成回路は、Ｐ.Ｖ.Ｔ変化及び伝送距離とは無関係に、立ち上りクロック及び立ち下りクロックの遷移タイミングがずれることを防止することで、半導体メモリ装置の動作信頼度を向上できる。
本発明の実施例による半導体メモリ装置のクロック生成回路は、図３に示すように、位相スプリッタ１００及びクロックバッファ２００を含む。
位相スプリッタ１００は、クロック(ＣＬＫ)が入力され、遅延クロック(ＣＬＫ＿ｄ)及び反転クロック(ＣＬＫ＿ｂ)を生成する。
位相スプリッタ１００は、クロック(ＣＬＫ)を遅延させて遅延クロック(ＣＬＫ＿ｄ)を生成し、クロック(ＣＬＫ)を反転させて反転クロック(ＣＬＫ＿ｂ)を生成する。
クロックバッファ２００は、遅延クロック(ＣＬＫ＿ｄ)及び反転クロック(ＣＬＫ＿ｂ)をバッファリングして、立ち上りクロック(ＲＣＬＫ)及び立ち下りクロック(ＦＣＬＫ)を生成する。例えば、クロックバッファ２００は、遅延クロック(ＣＬＫ＿ｄ)をバッファリングして立ち上りクロック(ＲＣＬＫ)を生成し、反転クロック(ＣＬＫ＿ｂ）をバッファリングして立ち下りクロック(ＦＣＬＫ)を生成する。
位相スプリッタ１００は、図４に示すように、第１〜第３のインバータ(ＩＶ１、ＩＶ２、ＩＶ３)を含む。第１のインバータ(ＩＶ１)は、クロック(ＣＬＫ)が入力される。第２のインバータ(ＩＶ２)は、第１のインバータ(ＩＶ１)の出力信号が入力されて、遅延クロック(ＣＬＫ＿ｄ)として出力する。第３のインバータ(ＩＶ３）は、クロック(ＣＬＫ)が入力されて、反転クロック(ＣＬＫ＿ｂ)として出力する。
クロックバッファ２００は、図５に示すように、比較部２１０及びバッファリング部２２０を含む。
比較部２１０は、遅延クロック(ＣＬＫ＿ｄ)及び反転クロック(ＣＬＫ＿ｂ)の電位レベルを比較して、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)及び第２の比較クロック(ＣＬＫ＿ｃｏｍ２)を生成する。
比較部２１０は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより高ければ、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をハイに遷移し、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をローに遷移する。また、比較部２１０は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより低ければ、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をローに遷移し、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をハイに遷移する。
比較部２１０は、差動増幅器の形態が好ましい。
差動増幅器の形態を有する比較部２１０は、第１〜第４のトランジスタ(Ｐ１１、Ｐ１２、Ｎ１１、Ｎ１２)及び第１の抵抗素子(Ｒ１１)を含む。第１のトランジスタ(Ｐ１１)は、電源電圧(ＶＤＤ)が印加されるソースを含む。第２のトランジスタ(Ｐ１２)は、電源電圧(ＶＤＤ)が印加されるソースを含む。第３のトランジスタ(Ｎ１１)は、ゲートに遅延クロック(ＣＬＫ＿ｄ)が入力され、ドレーンに第１のトランジスタ(Ｐ１１)のドレーン及び第２のトランジスタ(Ｐ１２)のゲートの連結しているノードが連結される。第４のトランジスタ(Ｎ１２)は、ゲートに反転クロック(ＣＬＫ＿ｂ)が入力され、ドレーンに第２のトランジスタ(Ｐ１２)のドレーン及び第１のトランジスタ(Ｐ１１)のゲートの連結しているノードが連結される。第１の抵抗素子(Ｒ１１)は、一端に第３のトランジスタ(Ｎ１１)のソース及び第４のトランジスタ(Ｎ１２)のソースの連結しているノードが連結され、他端に接地端(ＶＳＳ)が連結される。このとき、第１のトランジスタ(Ｐ１１)のゲート、第２のトランジスタ(Ｐ１２)のドレーン及び第４のトランジスタ(Ｎ１２)のドレーンが共通連結しているノードから、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)が出力される。また、第１のトランジスタ(Ｐ１１)のドレーン、第２のトランジスタ(Ｐ１２)のゲート及び第３のトランジスタ(Ｎ１１)のドレーンが共通連結しているノードから、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)が出力される。
比較部２１０は、図６に示すように、第１の比較器２１１及び第２の比較器２１２からなる。
第１の比較器２１１は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより高ければ、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をハイに遷移する。一方、第１の比較器２１１は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより低ければ、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をローに遷移する。
第１の比較器２１１は、第５〜第８のトランジスタ(Ｐ２１、Ｐ２２、Ｎ２１、Ｎ２２)及び第２の抵抗素子(Ｒ２１)を含む。第５のトランジスタ(Ｐ２１)は、ソースに電源電圧(ＶＤＤ)が印加される。第６のトランジスタ(Ｐ２２)は、ソースに電源電圧(ＶＤＤ)が印加され、ゲートに第５のトランジスタ(Ｐ２１)のゲートが連結される。第７のトランジスタ(Ｎ２１)は、ゲートに遅延クロック(ＣＬＫ＿ｄ)が入力され、ドレーンに第５のトランジスタ(Ｐ２１)のゲート、第６のトランジスタ(Ｐ２２)のゲート及び第５のトランジスタ(Ｐ２１)のドレーンの共通連結しているノードが連結される。第８のトランジスタ(Ｎ２２)は、ドレーンに第６のトランジスタ(Ｐ２２)のドレーンが連結され、ゲートに反転クロック(ＣＬＫ＿ｂ)が入力される。第２の抵抗素子(Ｒ２１)は、一端に第７のトランジスタ(Ｎ２１)のソース及び第８のトランジスタ(Ｎ２２)のソースの連結しているノードが連結され、他端に接地端(ＶＳＳ)が連結される。このとき、第６のトランジスタ(Ｐ２２)のドレーン及び第８のトランジスタ(Ｎ２２)のドレーンに連結しているノードから、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)が出力される。
第２の比較器２１２は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより高ければ、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をローに遷移する。一方、第２の比較器２１２は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより低ければ、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をハイに遷移する。
第２比較器２１２は、第９〜第１２のトランジスタ(Ｐ２３、Ｐ２４、Ｎ２３、Ｎ２４)及び第３の抵抗素子(Ｒ２２)を含む。第９のトランジスタ(Ｐ２３)は、ソースに電源電圧(ＶＤＤ)が印加される。第１０のトランジスタ(Ｐ２４)は、ソースに電源電圧(ＶＤＤ)が印加され、ゲートに第９のトランジスタ(Ｐ２３)のゲートが連結される。第１１のトランジスタ(Ｎ２３)は、ゲートに反転クロック(ＣＬＫ＿ｂ)が入力され、ドレーンに第９のトランジスタ(Ｐ２３)のゲート、第１０のトランジスタ(Ｐ２４)のゲート及び第９のトランジスタ(Ｐ２３)のドレーンの共通連結しているノードが連結される。第１２のトランジスタ(Ｎ２４)は、ドレーンに第１０のトランジスタ(Ｐ２４)のドレーンが連結され、ゲートに遅延クロック(ＣＬＫ＿ｄ)が入力される。第３の抵抗素子(Ｒ２２)は、一端に第１１のトランジスタ(Ｎ２３)のソース及び第１２のトランジスタ(Ｎ２４)のソースの連結しているノードが連結され、他端に接地端(ＶＳＳ)が連結される。このとき、第１０のトランジスタ(Ｐ２４)のドレーン及び第１２のトランジスタ(Ｎ２４)のドレーンに連結しているノードから、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)が出力される。
図５に示すように、バッファリング部２２０は、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をバッファリングして、立ち上りクロック(ＲＣＬＫ)として出力する。バッファリング部２２０は、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をバッファリングして、立ち下りクロック(ＦＣＬＫ)として出力する。
バッファリング部２２０は、第１のバッファ２２１及び第２のバッファ２２２を含み、遷移部２２３をさらに含むことができる。
第１のバッファ２２１は、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をバッファリングして、立ち上りクロック(ＲＣＬＫ)として出力する。
第１のバッファ２２１は、第４及び第５のインバータ(ＩＶ１４、ＩＶ１５)を含む。第４のインバータ(ＩＶ１４)は、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)が入力される。第５のインバータ(ＩＶ１５)は、第４のインバータ(ＩＶ１４)の出力信号が入力されて、立ち上りクロック(ＲＣＬＫ)として出力する。
第２のバッファ２２２は、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をバッファリングして、立ち下りクロック(ＦＣＬＫ)として出力する。
第２のバッファ２２２は、第６及び第７のインバータ(ＩＶ１６、ＩＶ１７)を含む。第６のインバータ(ＩＶ１６)は、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)が入力される。第７のインバータ(ＩＶ１７)は、第６のインバータ(ＩＶ１６)の出力信号が入力されて、立ち下りクロック(ＦＣＬＫ)として出力する。
遷移部２２３は、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)及び第２の比較クロック(ＣＬＫ＿ｃｏｍ２)の一つのクロックが遷移すれば、立ち上りクロック(ＲＣＬＫ及び立ち下りクロック(ＦＣＬＫ)が同時に遷移できるようにする。
遷移部２２３は、第８及び第９のインバータ(ＩＶ１８、ＩＶ１９)を含む。第８のインバータ(ＩＶ１８)の入力端及び第９のインバータ(ＩＶ１９)の出力端は、第１のバッファ２２１の第４のインバータ(ＩＶ１４)及び第５のインバータ(ＩＶ１５)が連結しているノードに共通連結される。第８のインバータ(ＩＶ１８)の出力端及び第９のインバータ(ＩＶ１９)の入力端は、第２のバッファ２２２の第６のインバータ(ＩＶ１６)及び第７のインバータ(ＩＶ１７)が連結しているノードに共通連結される。
このように構成された本発明の実施例による半導体メモリ装置のクロック生成回路の動作を説明する。
位相スプリッタ１００は、クロック(ＣＬＫ)を遅延させて遅延クロック(ＣＬＫ＿ｄ)を生成し、クロック(ＣＬＫ)を反転させて反転クロック(ＣＬＫ＿ｂ)を生成する。
クロックバッファ２００は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより高ければ、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をハイに遷移し、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をローに遷移する。一方、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより低ければ、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)をローに遷移し、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)をハイに遷移する。
図７を参照してより詳細に説明すれば、反転クロック(ＣＬＫ＿ｂ)がローレベルであり、遅延クロック(ＣＬＫ＿ｄ)がローレベルであるａ区間において、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)はローレベルであり、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)はハイレバルである。その理由は、ａ区間の前において、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより低いためである。
反転クロック(ＣＬＫ＿ｂ)がローレベルであり、遅延クロック(ＣＬＫ＿ｄ)がハイレバルであるｂ区間において、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)はハイレバルであり、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)はローレベルである。その理由は、ｂ区間において、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより高いためである。
反転クロック(ＣＬＫ＿ｂ)がハイレベルであり、遅延クロック(ＣＬＫ＿ｄ)がハイレバルであるｃ区間において、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)はハイレバルであり、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)はローレベルである。その理由は、ｂ区間において、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)がハイレバルであり、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)がローレベルであるためである。
反転クロック(ＣＬＫ＿ｂ)がハイレベルであり、遅延クロック(ＣＬＫ＿ｄ)がローレベルであるｄ区間において、第１の比較クロック(ＣＬＫ＿ｃｏｍ１)はローレベルであり、第２の比較クロック(ＣＬＫ＿ｃｏｍ２)はハイレバルである。その理由は、遅延クロック(ＣＬＫ＿ｄ)が反転クロック(ＣＬＫ＿ｂ)の電位レベルより低いためである。
ａ区間及びｃ区間、すなわち、反転クロック(ＣＬＫ＿ｂ)及び遅延クロック(ＣＬＫ＿ｄ)の電位レベルが同一である場合、比較部２１０は、反転クロック(ＣＬＫ＿ｂ)及び遅延クロック(ＣＬＫ＿ｄ)の電位レベルが同一である以前の状態の出力レベルを維持する。
本発明の実施例によるクロック生成回路を一つの位相スプリッタ及び一つのクロックバッファとして説明した。しかしながら、本発明は、他の実施例として、一つの位相スプリッタを共有する複数のクロックバッファを含むクロック生成回路の意味を含むことも勿論である。
すなわち、図８に示すように、一つの位相スプリッタが二つのクロックバッファを共有できる。
図８を参照すれば、第１のクロックバッファ２００−１が出力する第１の立ち上りクロック(ＲＣＬＫ１)と、第２のクロックバッファ２００−２が出力する第２の立ち上りクロック(ＲＣＬＫ２)とは、同位相を有する。第１のクロックバッファ２００−１が出力する第１の立ち下りクロック(ＦＣＬＫ１)と、第２のクロックバッファ２００−２が出力する第２の立ち下りクロック(ＦＣＬＫ２)とも、同位相を有する。これは、第１のクロックバッファ２００−１と第２のクロックバッファ２００−２とが、同じ内部構造を有するためである。図８に示す第１のクロックバッファ２００−１と、第２のクロックバッファ２００−２とも、図３に示すクロックバッファ２００と同じ内部構造を有する。
図２に示す一般の半導体メモリ装置は、クロック生成回路１から出力される立ち上りクロック(ＲＣＬＫ)及び立ち下りクロック(ＦＣＬＫ）を内部回路２、３、４、５に入力する。クロック生成回路１から遠い距離を有する内部回路であるほど、遷移タイミングがずれた立ち上りクロック(ＲＣＬＫ)及び立ち下りクロック(ＦＣＬＫ)が入力され得る。
しかしながら、本発明の実施例によるクロック生成回路は、図３に示すように、位相スプリッタ１００とクロックバッファ２００とを分離する。また、図８に示すように、一つの位相スプリッタ１００を二つのクロックバッファ２００−１、２００−２が共有し得る。よって、第１のクロックバッファ２００−１から出力される第１の立ち上りクロック(ＲＣＬＫ１)及び第１の立ち下りクロック(ＦＣＬＫ)を、第１の内部回路２及び第２の内部回路３に入力させることができる。また、第２のクロックバッファ２００−２から出力される第２の立ち上りクロック(ＲＣＬＫ２)及び第２の立ち下りクロック(ＦＣＬＫ２)を、第３の内部回路４及び第４の内部回路５に入力させることができる。これは、立ち上りクロック及び立ち下りクロックが必要な内部回路の前にクロックバッファを位置させることで、クロックの伝送距離に影響を受けず、遷移タイミングがずれない立ち上りクロック及び立ち下りクロックを内部回路に伝達できることを示す。
なお、本発明の詳細な説明では具体的な実施形態について説明したが、本発明の要旨から逸脱しない範囲内で多様に変形・実施が可能である。よって、本発明の範囲は、前述の実施形態に限定されるものではなく、特許請求の範囲の記載及びこれと均等なものに基づいて定められるべきである。
一般の半導体メモリ装置のクロック生成回路の詳細構成図である。 一般のクロック生成回路を適用した半導体メモリ装置のブロック図である。 本発明の実施例による半導体メモリ装置のクロック生成回路のブロック図である。 図３に示す位相スプリッタの詳細構成図である。 図３に示すクロックバッファの詳細構成図である。 図５に示す比較部の他の実施例による詳細構成図である。 本発明の実施例によるクロック生成回路のタイミング図である。 本発明によるクロック生成回路を適用した半導体メモリ装置のブロック図である。
符号の説明
１００…位相スプリッタ
２００…クロックバッファ

Claims (23)

  1. クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、
    前記遅延クロック及び前記反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファと
    を含むことを特徴とする半導体メモリ装置のクロック生成回路。
  2. 前記クロックバッファは、
    前記遅延クロック及び前記反転クロックの電位レベルを比較して、第１の比較クロック及び第２の比較クロックを生成する比較部と、
    前記第１の比較クロック及び前記第２の比較クロックをバッファリングして、前記立ち上りクロック及び前記立ち下りクロックとして出力するバッファリング部と
    を含むことを特徴とする請求項１に記載の半導体メモリ装置のクロック生成回路。
  3. 前記比較部は、
    前記遅延クロックが前記反転クロックの電位レベルより高ければ、前記第１の比較クロックはハイに遷移し、前記第２の比較クロックはローに遷移し、
    前記遅延クロックが前記反転クロックの電位レベルより低ければ、前記第１の比較クロックはローに遷移し、前記第２の比較クロックはハイに遷移するように構成される
    ことを特徴とする請求項２に記載の半導体メモリ装置のクロック生成回路。
  4. 前記比較部は、
    前記遅延クロック及び前記反転クロックの電位レベルを比較して、前記第１の比較クロックを生成する第１の比較器と、
    前記遅延クロック及び前記反転クロックの電位レベルを比較して、前記第２の比較クロックを生成する第２の比較器と
    を含むことを特徴とする請求項３に記載の半導体メモリ装置のクロック生成回路。
  5. 前記第１の比較器は、前記遅延クロックが前記反転クロックの電位レベルより高ければハイに遷移し、前記遅延クロックが前記反転クロックの電位レベルより低ければローに遷移する前記第１の比較クロックを生成するように構成されることを特徴とする請求項４に記載の半導体メモリ装置のクロック生成回路。
  6. 前記第２の比較器は、前記遅延クロックが前記反転クロックの電位レベルより高ければローに遷移し、前記遅延クロックが前記反転クロックの電位レベルより低ければハイに遷移する前記第２の比較クロックを生成するように構成されることを特徴とする請求項４に記載の半導体メモリ装置のクロック生成回路。
  7. 前記バッファリング部は、
    前記第１の比較クロックをバッファリングして前記立ち上りクロックを生成する第１のバッファと、
    前記第２の比較クロックをバッファリングして前記立ち下りクロックを生成する第２のバッファと
    を含むことを特徴とする請求項２に記載の半導体メモリ装置のクロック生成回路。
  8. 前記バッファリング部は、前記第１の比較クロック又は前記第２の比較クロックの一つのクロックが遷移すれば、前記立ち上りクロック及び前記立ち下りクロックを同時に遷移するための遷移部をさらに含むことを特徴とする請求項７に記載の半導体メモリ装置のクロック生成回路。
  9. 前記第１のバッファは、
    前記第１の比較クロックが入力される第１のインバータと、
    前記第１のインバータの出力信号を入力として前記立ち上りクロックを生成する第２のインバータと
    を含み、前記第２のバッファは、
    前記第２の比較クロックが入力される第３のインバータと、
    前記第３のインバータの出力信号を入力として前記立ち下りクロックを生成する第４のインバータとを
    含むことを特徴とする請求項８に記載の半導体メモリ装置のクロック生成回路。
  10. 前記遷移部は、
    第５のインバータ及び第６のインバータを含み、
    前記第１のインバータ及び前記第２のインバータが連結しているノードに、前記第５のインバータの入力端と前記第６のインバータの出力端とが共通連結され、前記第３のインバータ及び前記第４のインバータが連結してるノードに、前記第５のインバータの出力端と前記第６のインバータの入力端とが共通連結される
    ことを特徴とする請求項９に記載の半導体メモリ装置のクロック生成回路。
  11. クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、
    前記遅延クロック及び前記反転クロックをバッファリングして、第１の立ち上りクロック及び第１の立ち下りクロックを生成する第１のクロックバッファと、
    前記遅延クロック及び前記反転クロックをバッファリングして、第２の立ち上りクロック及び第２の立ち下りクロックを生成する第２のクロックバッファと
    を含むことを特徴とする半導体メモリ装置のクロック生成回路。
  12. 前記第１の立ち上りクロック及び前記第２の立ち上りクロックは同位相を有し、前記第１の立ち下りクロック及び前記第２の立ち下りクロックも同位相を有することを特徴とする請求項１１に記載の半導体メモリ装置のクロック生成回路。
  13. 前記第１のクロックバッファ及び前記第２のクロックバッファは、前記遅延クロックが遷移する時、前記第１の立ち上りクロック、前記第２の立ち上りクロック、前記第１の立ち下りクロック及び前記第２の立ち下りクロックが同時に遷移するように構成されることを特徴とする請求項１２に記載の半導体メモリ装置のクロック生成回路。
  14. 前記第１のクロックバッファは、前記遅延クロックを前記第１の立ち上りクロックとして出力し、前記遅延クロックの反対位相を有する前記第１の立ち下りクロックを出力するように構成されることを特徴とする請求項１３に記載の半導体メモリ装置のクロック生成回路。
  15. 前記第１のクロックバッファは、
    前記遅延クロック及び前記反転クロックの電位レベルを比較して、第１の比較クロック及び第２の比較クロックを生成する比較部と、
    前記第１の比較クロック及び前記第２の比較クロックをバッファリングして、前記第１の立ち上りクロック及び前記第１の立ち下りクロックとして出力するバッファリング部と
    を含むことを特徴とする請求項１４に記載の半導体メモリ装置のクロック生成回路。
  16. 前記比較部は、
    前記遅延クロックが前記反転クロックの電位レベルより高ければ、前記第１の比較クロックはハイに遷移し、前記第２の比較クロックはローに遷移し、
    前記遅延クロックが前記反転クロックの電位レベルより低ければ、前記第１の比較クロックはローに遷移し、前記第２の比較クロックはハイに遷移するように構成される
    ことを特徴とする請求項１５に記載の半導体メモリ装置のクロック生成回路。
  17. 前記バッファリング部は、
    前記第１の比較クロックをバッファリングして、前記第１の立ち上りクロックとして出力する第１のバッファと、
    前記第２の比較クロックをバッファリングして、前記第１の立ち下りクロックとして出力する第２のバッファと
    を含むことを特徴とする請求項１５に記載の半導体メモリ装置のクロック生成回路。
  18. 前記バッファリング部は、前記第１の比較クロック又は前記第２の比較クロックの一つのクロックが遷移すれば、前記第１の立ち上りクロック及び前記第１の立ち下りクロックを同時に遷移する遷移部をさらに含むことを特徴とする請求項１７に記載の半導体メモリ装置のクロック生成回路。
  19. 前記第２のクロックバッファは、前記遅延クロックを前記第２の立ち上りクロックとして出力し、前記遅延クロックの反対位相を有する前記第２の立ち下りクロックを出力するように構成されることを特徴とする請求項１３に記載の半導体メモリ装置のクロック生成回路。
  20. 前記第２のクロックバッファは、
    前記遅延クロック及び前記反転クロックの電位レベルを比較して、第１の比較クロック及び第２の比較クロックを生成する比較部と、
    前記第１の比較クロック及び前記第２の比較クロックをバッファリングして、前記第２の立ち上りクロック及び前記第２の立ち下りクロックとして出力するバッファリング部と
    を含むことを特徴とする請求項１９に記載の半導体メモリ装置のクロック生成回路。
  21. 前記比較部は、
    前記遅延クロックが前記反転クロックの電位レベルより高ければ、前記第１の比較クロックはハイに遷移し、前記第２の比較クロックはローに遷移し、
    前記遅延クロックが前記反転クロックの電位レベルより低ければ、前記第１の比較クロックはローに遷移し、前記第２の比較クロックはハイに遷移するように構成される
    ことを特徴とする請求項２０に記載の半導体メモリ装置のクロック生成回路。
  22. 前記バッファリング部は、
    前記第１の比較クロックをバッファリングして、前記第２の立ち上りクロックとして出力する第１のバッファと、
    前記第２の比較クロックをバッファリングして、前記第２の立ち下りクロックとして出力する第２のバッファと
    を含むことを特徴とする請求項２０に記載の半導体メモリ装置のクロック生成回路。
  23. 前記バッファリング部は、前記第１の比較クロック又は前記第２の比較クロックの一つのクロックが遷移すれば、前記第２の立ち上りクロック及び前記第２の立ち下りクロックが同時に遷移するように構成される遷移部をさらに含むことを特徴とする請求項２２に記載の半導体メモリ装置のクロック生成回路。
JP2008204406A 2007-08-13 2008-08-07 半導体メモリ装置のクロック生成回路 Pending JP2009049994A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081025A KR100892647B1 (ko) 2007-08-13 2007-08-13 반도체 메모리 장치의 클럭 생성 회로

Publications (1)

Publication Number Publication Date
JP2009049994A true JP2009049994A (ja) 2009-03-05

Family

ID=40362486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204406A Pending JP2009049994A (ja) 2007-08-13 2008-08-07 半導体メモリ装置のクロック生成回路

Country Status (4)

Country Link
US (1) US20090045862A1 (ja)
JP (1) JP2009049994A (ja)
KR (1) KR100892647B1 (ja)
TW (1) TW200907969A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018265B1 (en) 2010-04-30 2011-09-13 Hynix Semiconductor Inc. Differential signal generation circuit
JP2011234157A (ja) * 2010-04-28 2011-11-17 Elpida Memory Inc 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073660A (ja) * 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置
KR20230044605A (ko) * 2021-09-27 2023-04-04 에스케이하이닉스 주식회사 듀티보정회로를 포함하는 듀티보정장치 및 이를 포함하는 반도체 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621340A (en) * 1995-08-02 1997-04-15 Rambus Inc. Differential comparator for amplifying small swing signals to a full swing output
US5751176A (en) * 1995-12-18 1998-05-12 Lg Semicon Co., Ltd. Clock generator for generating complementary clock signals with minimal time differences
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
KR100272167B1 (ko) * 1998-07-13 2000-11-15 윤종용 동기식 반도체 메모리 장치의 기준 신호 발생 회로
US6420920B1 (en) * 2000-08-28 2002-07-16 Micron Technology, Inc. Method and apparatus for phase-splitting a clock signal
JP2002158577A (ja) * 2000-11-20 2002-05-31 Mitsubishi Electric Corp スルーレート調整回路および半導体装置
US6819156B1 (en) * 2001-11-26 2004-11-16 Xilinx, Inc. High-speed differential flip-flop
KR100507877B1 (ko) * 2002-03-28 2005-08-18 주식회사 하이닉스반도체 면적 축소용 알디엘엘 회로
US6777992B2 (en) * 2002-04-04 2004-08-17 The Regents Of The University Of Michigan Low-power CMOS flip-flop
US6847582B2 (en) * 2003-03-11 2005-01-25 Micron Technology, Inc. Low skew clock input buffer and method
KR100529037B1 (ko) * 2003-07-29 2005-11-17 주식회사 하이닉스반도체 개선된 지터 특성을 갖는 지연고정루프 및 그의 클럭 지연보상 방법
US7224637B2 (en) * 2004-09-23 2007-05-29 Promos Technologies Inc. Tri-mode clock generator to control memory array access
KR100696957B1 (ko) * 2005-03-31 2007-03-20 주식회사 하이닉스반도체 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법
KR20070038670A (ko) * 2005-10-06 2007-04-11 주식회사 하이닉스반도체 반도체 메모리 장치의 ｄｌｌ 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234157A (ja) * 2010-04-28 2011-11-17 Elpida Memory Inc 半導体装置
US8018265B1 (en) 2010-04-30 2011-09-13 Hynix Semiconductor Inc. Differential signal generation circuit

Also Published As

Publication number Publication date
TW200907969A (en) 2009-02-16
US20090045862A1 (en) 2009-02-19
KR20090016787A (ko) 2009-02-18
KR100892647B1 (ko) 2009-04-09

Similar Documents

Publication Publication Date Title
KR101013444B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
US6980042B2 (en) Delay line synchronizer apparatus and method
KR100962026B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
JP2011044795A (ja) 入力インターフェース回路
KR101120047B1 (ko) 단일 신호-차동 신호 변환기 및 변환 방법
KR100688591B1 (ko) 위상 분할기
US9124253B2 (en) Methods and apparatuses for duty cycle preservation
KR20080062690A (ko) 반도체 소자의 클럭 버퍼 회로
JP2009049994A (ja) 半導体メモリ装置のクロック生成回路
JP2011050004A (ja) 半導体装置及び位相検知回路
JP2015012351A (ja) 半導体装置
KR20080108859A (ko) 내부 클럭 드라이버 회로
US8854093B2 (en) Multi-phase clock generation circuit
US9203407B2 (en) Semiconductor device and method for detecting state of input signal of semiconductor device
US7557632B2 (en) Internal clock generator and method of generating internal clock
US7263008B2 (en) Semiconductor memory device for securing a stable operation at a high speed operation
JP2011041140A (ja) データ受信回路
KR20090079725A (ko) 입력회로를 가지는 반도체 집적회로
KR100956775B1 (ko) 반도체 집적 회로의 노어 연산 장치
KR100712998B1 (ko) 버퍼
KR100373348B1 (ko) 디디알에스디램의 데이터 입력 장치
KR100739947B1 (ko) 반도체 메모리 소자의 카운터 회로
JP2012043510A (ja) 半導体装置およびその制御方法
KR100885487B1 (ko) 반도체메모리소자의 입력장치
KR100513807B1 (ko) 지연고정루프 회로