TWI395405B - 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法 - Google Patents

具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法 Download PDF

Info

Publication number
TWI395405B
TWI395405B TW098126518A TW98126518A TWI395405B TW I395405 B TWI395405 B TW I395405B TW 098126518 A TW098126518 A TW 098126518A TW 98126518 A TW98126518 A TW 98126518A TW I395405 B TWI395405 B TW I395405B
Authority
TW
Taiwan
Prior art keywords
voltage
signal
buffer
type
coupled
Prior art date
Application number
TW098126518A
Other languages
English (en)
Other versions
TW201106626A (en
Inventor
Chun Shiah
Tzu Jen Ting
Yu Hui Sung
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW098126518A priority Critical patent/TWI395405B/zh
Priority to US12/582,718 priority patent/US7843222B1/en
Priority to US12/908,881 priority patent/US7928767B2/en
Priority to US12/908,886 priority patent/US7915922B2/en
Publication of TW201106626A publication Critical patent/TW201106626A/zh
Application granted granted Critical
Publication of TWI395405B publication Critical patent/TWI395405B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法
本發明係有關一種緩衝器，更明確地說，係有關一種提高反應速度與電路元件工作壽命之緩衝器。
於一般緩衝器之設計中，其反應速度皆受限於緩衝器中之電路元件的偏壓。也就是說，若將緩衝器的偏壓提高，便能加快緩衝器的反應速度。然而，此一作法將會使得緩衝器的工作壽命減短，而造成使用者的不便。
本發明提供一種提升緩衝電路之反應速度與工作壽命之緩衝驅動電路。該緩衝電路包含一傳輸電晶體與一分壓電晶體。該傳輸電晶體耦接於一第一電壓源與該分壓電晶體之間。該分壓電晶體耦接於該傳輸電晶體與該緩衝電路之一輸出端之間，其中該第一電壓源提供一第一電壓，該緩衝電路用來緩衝一輸入訊號，並據以於該緩衝電路之該輸出端產生一輸出訊號。該緩衝驅動電路包含一移位電路，用來將該輸入訊號之電壓移位，以產生一移位訊號；其中當該輸入訊號之電位為一第一預定電位時，該移位訊號為一第一電壓、當該輸入訊號之電位為一第二預定電位時，該移位訊號為該第二電壓；一脈衝產生器，用來於該輸入訊號轉態時，產生一預定時間長度之脈衝訊號；以及一偏壓電路，包含一第一反相器，包含一輸入端，耦接於該移位電路，用來接收該移位訊號；一輸出端，耦接於該傳輸電晶體之一控制端，用來輸出一傳輸驅動訊號以控制該傳輸電晶體；一第一電源端，耦接於該第一電壓源，用來接收該第一電壓；以及一第二電源端；以及一第二反相器，包含一輸入端，耦接於該脈衝產生器，用來接收該脈衝訊號；一輸出端，耦接於該分壓電晶體之一控制端與該第一反相器之該第二電源端，用來輸出一分壓驅動訊號；一第一電源端，耦接於一第二電壓源，用來接收該第二電壓；以及一第二電源端，耦接於一第三電壓源，用來接收一第三電壓；其中該傳輸驅動訊號之振幅介於該第一電壓與該分壓驅動訊號之間；其中該分壓驅動訊號之振幅介於該第二電壓與該第三電壓之間。
本發明另提供一種高反應速度與長工作壽命之緩衝器，用來對一輸入訊號進行緩衝，以產生一輸出訊號。該緩衝器包含一緩衝電路，包含一P型緩衝電路，包含一P型傳輸電晶體，包含一第一端，耦接於一第一電壓源，用來接收一第一電壓；一第二端；以及一控制端，用來接收一P型傳輸驅動訊號；以及一P型分壓電晶體，包含一第一端，耦接於該P型傳輸電晶體之該第二端；一第二端，耦接於該緩衝器之一輸出端，用來產生該輸出訊號；以及一控制端，用來接收一P型分壓驅動訊號；以及一N型緩衝電路，包含一N型傳輸電晶體，包含一第一端，耦接於一第二電壓源，用來接收一第二電壓；一第二端；以及一控制端，用來接收一N型傳輸驅動訊號；以及一N型分壓電晶體，包含一第一端，耦接於該N型傳輸電晶體之該第二端；一第二端，耦接於該緩衝器之該輸出端，用來產生該輸出訊號；以及一控制端，用來接收一N型分壓驅動訊號；以及一緩衝驅動電路，包含一P型緩衝驅動電路，包含一P型移位電路，用來將該輸入訊號之電壓移位，以產生一P型移位訊號；其中當該輸入訊號之電位為一第一預定電位時，該P型移位訊號為該第一電壓、當該輸入訊號之電位為一第二預定電位時，該P型移位訊號為一第三電壓；一P型脈衝產生器，用來根據該輸入訊號之上升緣，產生一第一預定時間長度之P型脈衝訊號；以及一P型偏壓電路，包含一第一反相器，包含一輸入端，耦接於該P型移位電路，用來接收該P型移位訊號；一輸出端，耦接於該P型傳輸電晶體之該控制端，用來輸出該P型傳輸驅動訊號；一第一電源端，耦接於該第一電壓源，用來接收該第一電壓；以及一第二電源端；以及一第二反相器，包含一輸入端，耦接於該P型脈衝產生器，用來接收該P型脈衝訊號；一輸出端，耦接於該P型分壓電晶體之該控制端與該第一反相器之該第二電源端，用來輸出該P型分壓驅動訊號；一第一電源端，耦接於一第二電壓源，用來接收該第二電壓；以及一第二電源端，耦接於一第三電壓源，用來接收該第三電壓；以及一N型緩衝驅動電路，包含一N型移位電路，用來將該輸入訊號之電壓移位，以產生一N型移位訊號；其中當該輸入訊號之電位為一第一預定電位時，該移位訊號為一第四電壓、當該輸入訊號之電位為一第二預定電位時，該移位訊號為該第二電壓；一N型脈衝產生器，用來根據該輸入訊號之下降緣，產生一第二預定時間長度之N型脈衝訊號；以及一N型偏壓電路，包含一第三反相器，包含一輸入端，耦接於該N型移位電路，用來接收該N型移位訊號；一輸出端，耦接於該N型傳輸電晶體之該控制端，用來輸出該N型傳輸驅動訊號；一第一電源端，耦接於該第二電壓源，用來接收該第二電壓；以及一第二電源端；以及一第四反相器，包含一輸入端，耦接於該N型脈衝產生器，用來接收該N型脈衝訊號；一輸出端，耦接於該N型分壓電晶體之該控制端與該第三反相器之該第二電源端，用來輸出該N型分壓驅動訊號；一第一電源端，耦接於一第一電壓源，用來接收該第一電壓；以及一第二電源端，耦接於一第四電壓源，用來接收該第四電壓；其中該P型傳輸驅動訊號之振幅介於該第一電壓與該P型分壓驅動訊號之間；其中該P型分壓驅動訊號之振幅介於該第二電壓與該第三電壓之間；其中該N型傳輸驅動訊號之振幅介於該第二電壓與該N型分壓驅動訊號之間；其中該N型分壓驅動訊號之振幅介於該第一電壓與該第四電壓之間。
本發明另提供一種提升一緩衝器之反應速度與工作壽命之方法。該方法包含偵測該緩衝器之一輸入訊號之一邊緣；根據所偵測之該輸入訊號之該邊緣，觸發一預定時間長度之一脈衝訊號；以及根據該脈衝訊號與該輸入訊號，驅動該緩衝器以產生一輸出訊號。
本發明另提供一種緩衝器，對一輸入訊號進行緩衝以於一輸出端產生一輸出訊號。該緩衝器包含一緩衝驅動電路，接收該輸入訊號以產生一分壓驅動訊號與一傳輸驅動訊號；一傳輸電晶體接收該傳輸驅動訊號，並耦接於一第一電壓源；以及一分壓電晶體接收該分壓驅動訊號，並耦接於該傳輸電晶體與該輸出端之間；其中當該輸入訊號為一第一位準電壓時，該傳輸驅動訊號於一第一預定時間內為一第一預設電壓值，該傳輸驅動訊號於非該第一預定時間內為一第二預設電壓值。
請參考第1圖。第1圖係為說明本發明之高反應速度與長工作壽命之緩衝器1000之示意圖。如第1圖所示，緩衝器1000包含一緩衝電路1100與一緩衝驅動電路1200。緩衝器1000用來將一輸入訊號VIN 進行緩衝，以輸出一輸出訊號VOUT 。由於輸入訊號VIN 之低電位與高電位可根據使用者需求而改變，因此於本發明中，輸入訊號VIN 僅以邏輯「0」、「1」來分別表示低電壓準位與高電壓準位。而輸出訊號VOUT 之高電壓準位即為VDD (電壓源VDD 所提供之電壓)、低電壓準位即為VSS (電壓源VSS 所提供之電壓)。此外，電壓源VSS 可為一地端，緩衝器1000之輸出端耦接一電容COUT ，電容COUT 耦接於緩衝器1000之輸出端O與電壓源VSS 之間。
緩衝電路1100包含P型緩衝電路1110與N型緩衝電路1120。P型緩衝電路1110包含P型傳輸電晶體QP 與P型分壓(voltage sharing)電晶體QPS 。N型緩衝電路1120包含N型傳輸電晶體QN 與N型分壓電晶體QNS 。傳輸電晶體QP 與QN 用來分別接收經過驅動後之輸入訊號，以據以產生輸出訊號VOUT 。分壓電晶體QPS 與QNS 分別用來減低跨於傳輸電晶體QP 與QN 上的跨壓，以延長傳輸電晶體QP 與QN 的工作壽命。傳輸電晶體QP 耦接於電壓源VDD ；傳輸電晶體QN 耦接於電壓源VSS 。當電壓源VDD 升高或電壓源VSS 降低以提升緩衝器1000的反應速度時，則傳輸電晶體QP 與QN 所承受的跨壓亦會升高而降低工作壽命。因此，分壓電晶體QPS 與QNS 便係分別用來分擔跨於傳輸電晶體QP 與QN 的跨壓，以延長傳輸電晶體QP 與QN 的工作壽命。而為了能夠讓傳輸電晶體QP 與QN 操作於正常範圍，分壓電晶體QPS 與QNS 需被適度地偏壓。因此，在緩衝驅動電路1200中，需有二電壓源VBP 與VBN (分別提供電壓VBP 與VBN )，以適度地對分壓電晶體QPS 與QNS 偏壓。此外，電晶體QP 與QPS 可為P通道金氧半導體(Pchannel Metal Oxide Semiconductor,PMOS)電晶體；電晶體QN 與QNS 可為N通道金氧半導體(N channel Metal Oxide Semiconductor,NMOS)電晶體。
緩衝驅動電路1200包含P型緩衝驅動電路1210與N型緩衝驅動電路1220，分別用來驅動P型緩衝電路1110與N型緩衝電路1120。P型緩衝驅動電路1210包含P型移位電路(level shifter)1211、P型脈衝產生器1212，以及P型偏壓電路1213。N型緩衝驅動電路1220包含N型移位電路1221、N型脈衝產生器1222，以及N型偏壓電路1223。
於本實施例中，P型移位電路1211將輸入訊號VIN 之電壓移位以輸出P型移位訊號VPS ：當輸入訊號VIN 為邏輯「0」時，移位訊號VPS 之電壓準位為電壓VBP (由電壓源VBP 提供，其電壓準位可介於電壓VDD 與VSS 之間)；當輸入訊號VIN 為邏輯「1」時，移位訊號VPS 之電壓準位為電壓VDD (由電壓源VDD 提供)。
P型脈衝產生器1212根據輸入訊號VIN 之轉態產生P型脈衝訊號VPP ：當輸入訊號VIN 由邏輯「0」轉成邏輯「1」時，意即輸入訊號VIN 的上升緣(rising edge)，P型脈衝產生器會觸發P型脈衝訊號VPP (邊緣觸發)。P型脈衝訊號VPP 之高電壓準位為電壓VBP 、低電壓準位為VSS ；P型脈衝訊號VPP 之時間長度為一預定時間長度TP ，且P型脈衝訊號為一上升脈衝訊號。
P型偏壓電路1213包含反相器INV1 與INV2 。反相器INV1 主要是用來轉換P型移位訊號VPS 為P型傳輸閘極驅動訊號VPGD ，以驅動傳輸電晶體QP 。反相器INV2 主要是用來轉換脈衝訊號VPP 為P型分壓閘極驅動訊號VPSGD ，以對分壓電晶體QPS 偏壓。
更明確地說，反相器INV1 之輸入端用來接收P型移位訊號VPS ；反相器INV1 之輸出端耦接於傳輸電晶體QP 之控制端(閘極)，用來輸出P型傳輸閘極驅動訊號VPGD ，以控制傳輸電晶體QP 。此外，反相器INV1 之電源端耦接於電壓源VDD 與反相器INV2 之輸出端，因此雖然傳輸閘極驅動訊號VPGD 為P型移位訊號VPS 之反相，然而傳輸閘極驅動訊號VPGD 之振幅被限制於電壓源VDD 與反相器INV2 所輸出訊號的電壓準位之間。
反相器INV2 之輸入端用來接收P型脈衝訊號VPP ，並據以反相，以輸出分壓閘極驅動訊號VPSGD 。反相器INV2 之電源端耦接於電壓源VBP 與VSS ，因此分壓閘極驅動訊號VPSGD 之振幅被限制於電壓VBP 與VSS 之間。因此，當分壓閘極驅動訊號VPSGD 之電壓準位為電壓VBP 時，傳輸閘極驅動訊號VPGD 之振幅介於電壓VDD 與VBP 之間；當分壓閘極驅動訊號VPSGD 之電壓準位為電壓VSS 時，傳輸閘極驅動訊號VPGD 之振幅介於電壓VDD 與VSS 之間。
因此，在P型緩衝驅動電路1210中，透過P型脈衝產生器所產生的P型脈衝訊號VPP ，可以在輸入訊號VIN 轉態時(上升緣)，將傳輸電晶體QP 所接收的傳輸閘極驅動訊號VPGD 拉的更低(低於電壓VBP )，以使得傳輸電晶體QP 能夠開的更徹底，通過更大的電流，而使得對電容VOUT 充電的速度加快，進而使得緩衝器1000的反應速度加快。
N型移位電路1221將輸入訊號VIN 之電壓移位以輸出N型移位訊號VNS ：當輸入訊號VIN 為邏輯「1」時，移位訊號VNS 之電壓準位為電壓VBN (由電壓源VBN 提供，其電壓準位介於電壓VDD 與VSS 之間)；當輸入訊號VIN 為邏輯「0」時，移位訊號VNS 之電壓準位為電壓VSS (由電壓源VSS 提供)。
N型脈衝產生器1222根據輸入訊號VIN 之轉態產生N型脈衝訊號VNP ：當輸入訊號VIN 由邏輯「1」轉成邏輯「0」時，意即輸入訊號VIN 的下降緣(falling edge)，N型脈衝產生器會觸發N型脈衝訊號VNP (邊緣觸發)。N型脈衝訊號VNP 之高電壓準位為電壓VDD 、低電壓準位為VBN ；N型脈衝訊號VNP 之時間長度同樣為預定時間長度TP ，且N型脈衝訊號VNP 為一下降脈衝訊號。
N型偏壓電路1223包含反相器INV3 與INV4 。反相器INV3 主要是用來轉換N型移位訊號VNS 為N型傳輸閘極驅動訊號VNGD ，以驅動傳輸電晶體QN 。反相器INV4 主要是用來轉換脈衝訊號VNP為N型分壓閘極驅動訊號VNSGD ，以對分壓電晶體QNS 偏壓。
更明確地說，反相器INV3 之輸入端用來接收N型移位訊號VNS ；反相器INV3 之輸出端耦接於傳輸電晶體QN 之控制端(閘極)，用來輸出N型傳輸閘極驅動訊號VNGD ，以控制傳輸電晶體QN 。此外，反相器INV3 之電源端耦接於電壓源VSS 與反相器INV4 之輸出端，因此雖然傳輸閘極驅動訊號VNGD 為N型移位訊號VNS 之反相，然而傳輸閘極驅動訊號VNGD 之振幅被限制於電壓源VSS 與反相器INV4 所輸出訊號的電壓準位之間。
反相器INV4 之輸入端用來接收N型脈衝訊號VNP ，並據以反相，以輸出分壓閘極驅動訊號VNSGD 。反相器INV4 之電源端耦接於電壓源VDD 與VBN ，因此分壓閘極驅動訊號VNSGD 之振幅被限制於電壓VDD 與VBN 之間。因此，當分壓閘極驅動訊號VNSGD 之電壓準位為電壓VBN 時，傳輸閘極驅動訊號VNGD 之振幅介於電壓VBN 與VSS 之間；當分壓閘極驅動訊號VNSGD 之電壓準位為電壓VDD 時，傳輸閘極驅動訊號VNGD 之振幅介於電壓VDD 與VSS 之間。
因此，在N型緩衝驅動電路1220中，透過N型脈衝產生器所產生的N型脈衝訊號VNP ，可以在輸入訊號VIN 轉態時(下降緣)，將傳輸電晶體QN 所接收的傳輸閘極驅動訊號VNGD 拉的更高(高於電壓VBN )，以使得傳輸電晶體QN 能夠開的更徹底，通過更大的電流，而使得對電容VOUT 放電的速度加快，進而使得緩衝器1000的反應速度加快。
根據前述對於本發明之緩衝器中之緩衝驅動電路可知，本發明之緩衝驅動電路的精神係在於在輸入訊號轉態時，產生脈衝訊號，以加強對緩衝電路的控制訊號的電壓幅度，進而提升本發明之緩衝器之反應速度。
此外，P型脈衝訊號VPP 與N型脈衝訊號VNP 之時間長度TP 係為可調整。若使用者欲加快本發明之緩衝器之反應速度，則時間長度TP 可以拉長；反之，若使用者欲延長本發明之緩衝器中之電路元件之工作壽命，則時間長度TP 可以減短，以上情況皆端看使用者需求而可調整。換句話說，本發明所提供之緩衝器，對於使用者來說，能夠更具有彈性，以方便使用者設計。此外，雖然於前述實施例中，P型脈衝訊號VPP 與N型脈衝訊號VNP 的脈衝寬度皆為TP ，然實際應用上上述二者的脈衝寬度可為不同，端看使用者的需求來設計。舉例來說，若緩衝電路中的PMOS電晶體與NMOS電晶體的通道長寬比(aspect ratio)非為匹配，則可能需要適度地調整P型脈衝訊號VPP 與N型脈衝訊號VNP 的脈衝寬度，來使得輸出訊號VOUT 的上升速度與下降速度能夠一致。
值得一提的是，本發明之緩衝器之緩衝驅動電路所應用的範圍，係與輸入訊號VIN 轉態的頻率有關。更明確地說，若輸入訊號VIN 轉態的頻率太高，意即輸入訊號VIN 處於邏輯「0」或「1」的時間長度可能會低於脈衝訊號VPP 與VNP 的時間長度TP ，而會造成本發明之緩衝器的誤動作。因此，本發明中脈衝訊號，其脈衝寬度受限於輸入訊號VIN 處於邏輯「0」或「1」的最短時間。然而，在一般的數位電路的實際應用中，輸入訊號VIN 處於邏輯「0」或「1」的最短時間皆為已知，因此可根據所得知的最短時間，來設計脈衝訊號的時間長度。舉例來說，於數位電路設計中，輸入訊號VIN 處於邏輯「0」或「1」的最短時間為一個固定週期，因此只要脈衝訊號的時間長度不大於該固定週期，則本發明之緩衝器便能正常運作。
請參考第2圖。第2圖係為說明本發明之緩衝器中各訊號之關係之時序圖。如第2圖所示，當輸入訊號VIN 從邏輯「0」轉換至邏輯「1」的瞬間(上升緣)，會觸發P型脈衝產生器1212產生歷時TP 且電位從電壓VSS 提升至電壓VBP 的脈衝(訊號VPP 部分)，此一脈衝會使得分壓閘極驅動訊號VPSGD 從電壓VBP 下降至電壓VSS ，亦同時讓傳輸閘極驅動訊號VPGD 能下降至電壓VSS ，而將傳輸電晶體QP 導通更徹底，以讓更多電流從電壓源VDD ，經由分壓電晶體QPS ，流至緩衝器1000之輸出端O，來對電容充電並加快充電的速度。舉例來說，從第2圖的輸出訊號VOUT 中可看出，由於P型脈衝訊號VPP 的關係，輸出訊號VOUT 的第一個上升緣的上升速度會高於一般緩衝器的輸出訊號的上升速度(虛線部分)。當輸入訊號VIN 從邏輯「1」轉換至邏輯「0」的瞬間(下降緣)，會觸發N型脈衝產生器1222產生歷時TP 且電位從電壓VDD 下降至電壓VBN 的脈衝(訊號VNP 部分)，此一脈衝會使得分壓閘極驅動訊號VNSGD 從電壓VBN 上升至電壓VDD ，亦同時讓傳輸閘極驅動訊號VNGD 能上升至電壓VDD ，而將傳輸電晶體QN 導通更徹底，以讓更多電流從電壓源VSS ，經由分壓電晶體QNS ，汲取至緩衝器1000之輸出端O，來對電容放電並加快放電的速度。舉例來說，從第2圖的輸出訊號VOUT 中可看出，由於N型脈衝訊號VNP 的關係，輸出訊號VOUT 的第一個下降緣的下降速度會高於一般緩衝器的輸出訊號的下降速度(虛線部分)。
綜上所述，本發明所提供之緩衝驅動電路，能夠讓緩衝器具有較快的反應速度或較長的工作壽命。換句話說，利用本發明之緩衝驅動電路所提供的脈衝訊號，可以加速緩衝器的速度或者延長緩衝器的工作壽命。若使用者欲加快緩衝器之反應速度，則脈衝訊號的寬度可以拉長；反之，若使用者欲延長緩衝器中之電路元件之工作壽命，則脈衝訊號的寬度可以減短，以上情況皆端看使用者需求而可調整。換句話說，本發明所提供之緩衝驅動電路與緩衝器，對於使用者來說，能夠更具有彈性，以方便使用者設計，提供更大的便利性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1000．．．緩衝器
1100．．．緩衝電路
1110．．．P型緩衝電路
1120．．．N型緩衝電路
1200．．．緩衝驅動電路
1210‧‧‧P型緩衝驅動電路
1220‧‧‧N型緩衝驅動電路
1211‧‧‧P型移位電路
1212‧‧‧P型脈衝產生器
1213‧‧‧P型偏壓電路
1221‧‧‧N型移位電路
1222‧‧‧N型脈衝產生器
1223‧‧‧N型偏壓電路
QP 、QN ‧‧‧傳輸電晶體
QPS 、QNS ‧‧‧分壓電晶體
INV1 ~INV4 ‧‧‧反相器
VDD 、VBN 、VBP 、VSS ‧‧‧電壓源
VPS 、VNS ‧‧‧移位訊號
VPP 、VNP ‧‧‧脈衝訊號
VPGD 、VNGD ‧‧‧傳輸閘極驅動訊號
VPSGD 、VNSGD ‧‧‧分壓閘極驅動訊號
COUT ‧‧‧電容
VIN ‧‧‧輸入訊號
VOUT ‧‧‧輸出訊號
第1圖係為說明本發明之高反應速度與長工作壽命之緩衝器之示意圖。
第2圖係為說明本發明之緩衝器中各訊號之關係之時序圖。
1000．．．緩衝器
1100．．．緩衝電路
1110．．．P型緩衝電路
1120．．．N型緩衝電路
1200．．．緩衝驅動電路
1210．．．P型緩衝驅動電路
1220．．．N型緩衝驅動電路
1211．．．P型移位電路
1212．．．P型脈衝產生器
1213．．．P型偏壓電路
1221．．．N型移位電路
1222．．．N型脈衝產生器
1223．．．N型偏壓電路
QP 、QN ．．．傳輸電晶體
QPS 、QNS ．．．分壓電晶體
INV1 ~INV4 ．．．反相器
VDD 、VBN 、VBP 、VSS ．．．電壓源
VPS 、VNS ．．．移位訊號
VPP 、VNP ．．．脈衝訊號
VPGD 、VNGD ．．．傳輸閘極驅動訊號
VPSGD 、VNSGD ．．．分壓閘極驅動訊號
COUT ．．．電容
VIN ．．．輸入訊號
VOUT ．．．輸出訊號

Claims (26)

  1. 一種提升一緩衝電路之反應速度與工作壽命之緩衝驅動電路，該緩衝電路包含一傳輸電晶體與一分壓電晶體，該傳輸電晶體耦接於一第一電壓源與該分壓電晶體之間，該分壓電晶體耦接於該傳輸電晶體與該緩衝電路之一輸出端之間，其中該第一電壓源提供一第一電壓，該緩衝電路用來緩衝一輸入訊號，並據以於該緩衝電路之該輸出端產生一輸出訊號，該緩衝驅動電路包含：一移位電路，用來將該輸入訊號之電壓移位，以產生一移位訊號；其中當該輸入訊號之電位為一第一預定電位時，該移位訊號為一第一電壓、當該輸入訊號之電位為一第二預定電位時，該移位訊號為該第二電壓；一脈衝產生器，用來於該輸入訊號轉態時，產生一預定時間長度之脈衝訊號；以及一偏壓電路，包含：一第一反相器，包含：一輸入端，耦接於該移位電路，用來接收該移位訊號；一輸出端，耦接於該傳輸電晶體之一控制端，用來輸出一傳輸驅動訊號以控制該傳輸電晶體；一第一電源端，耦接於該第一電壓源，用來接收該第一電壓；以及 一第二電源端；以及一第二反相器，包含：一輸入端，耦接於該脈衝產生器，用來接收該脈衝訊號；一輸出端，耦接於該分壓電晶體之一控制端與該第一反相器之該第二電源端，用來輸出一分壓驅動訊號；一第一電源端，耦接於一第二電壓源，用來接收該第二電壓；以及一第二電源端，耦接於一第三電壓源，用來接收一第三電壓；其中該傳輸驅動訊號之振幅介於該第一電壓與該分壓驅動訊號之間；其中該分壓驅動訊號之振幅介於該第二電壓與該第三電壓之間。
  2. 如請求項1所述之緩衝驅動電路，其中當該脈衝訊號之該預定時間長度增加時，該緩衝電路之反應速度提升。
  3. 如請求項1所述之緩衝驅動電路，其中當該脈衝訊號之該預定時間長度降低時，該緩衝電路之壽命增加。
  4. 如請求項1所述之緩衝驅動電路，其中該第一預定電位為一高電位；該第二預定電位為一低電位。
  5. 如請求項4所述之緩衝驅動電路，其中當該脈衝產生器偵測到該輸入訊號之上升緣時，該脈衝產生器產生該脈衝訊號，且該脈衝訊號係為一上升脈衝訊號，振幅介於該第一電壓與該第三電壓之間。
  6. 如請求項5所述之緩衝驅動電路，其中該第一電壓係為一高電壓、該第三電壓係為一低電壓，且該第二電壓介於該第一電壓與該第三電壓之間。
  7. 如請求項6所述之緩衝驅動電路，其中該傳輸電晶體與該分壓電晶體係為PMOS電晶體。
  8. 如請求項1所述之緩衝驅動電路，其中該第一預定電位為一低電位；該第二預定電位為一高電位。
  9. 如請求項8所述之緩衝驅動電路，其中當該脈衝產生器偵測到該輸入訊號之下降緣時，該脈衝產生器產生該脈衝訊號，且該脈衝訊號係為一下降脈衝訊號，振幅介於該第二電壓與該第三電壓之間。
  10. 如請求項9所述之緩衝驅動電路，其中該第一電壓係為一低電壓、該第三電壓係為一高電壓，且該第二電壓介於該第一電壓與該第三電壓之間。
  11. 如請求項10所述之緩衝驅動電路，其中該傳輸電晶體與該分壓電晶體係為NMOS電晶體。
  12. 一種高反應速度與長工作壽命之緩衝器，用來對一輸入訊號進行緩衝，以產生一輸出訊號，該緩衝器包含：一緩衝電路，包含：一P型緩衝電路，包含：一P型傳輸電晶體，包含：一第一端，耦接於一第一電壓源，用來接收一第一電壓；一第二端；以及一控制端，用來接收一P型傳輸驅動訊號；以及一P型分壓電晶體，包含：一第一端，耦接於該P型傳輸電晶體之該第二端；一第二端，耦接於該緩衝器之一輸出端，用來產生該輸出訊號；以及一控制端，用來接收一P型分壓驅動訊號；以及一N型緩衝電路，包含：一N型傳輸電晶體，包含：一第一端，耦接於一第二電壓源，用來接收一第二電壓；一第二端；以及 一控制端，用來接收一N型傳輸驅動訊號；以及一N型分壓電晶體，包含：一第一端，耦接於該N型傳輸電晶體之該第二端；一第二端，耦接於該緩衝器之該輸出端，用來產生該輸出訊號；以及一控制端，用來接收一N型分壓驅動訊號；以及一緩衝驅動電路，包含：一P型緩衝驅動電路，包含：一P型移位電路，用來將該輸入訊號之電壓移位，以產生一P型移位訊號；其中當該輸入訊號之電位為一第一預定電位時，該P型移位訊號為該第一電壓、當該輸入訊號之電位為一第二預定電位時，該P型移位訊號為一第三電壓；一P型脈衝產生器，用來根據該輸入訊號之上升緣，產生一第一預定時間長度之P型脈衝訊號；以及一P型偏壓電路，包含：一第一反相器，包含：一輸入端，耦接於該P型移位電路，用來接收該P型移位訊號；一輸出端，耦接於該P型傳輸電晶體之該控制端，用來輸出該P型傳輸驅動訊號；一第一電源端，耦接於該第一電壓源，用來接收 該第一電壓；以及一第二電源端；以及一第二反相器，包含：一輸入端，耦接於該P型脈衝產生器，用來接收該P型脈衝訊號；一輸出端，耦接於該P型分壓電晶體之該控制端與該第一反相器之該第二電源端，用來輸出該P型分壓驅動訊號；一第一電源端，耦接於一第二電壓源，用來接收該第二電壓；以及一第二電源端，耦接於一第三電壓源，用來接收該第三電壓；以及一N型緩衝驅動電路，包含：一N型移位電路，用來將該輸入訊號之電壓移位，以產生一N型移位訊號；其中當該輸入訊號之電位為一第一預定電位時，該移位訊號為一第四電壓、當該輸入訊號之電位為一第二預定電位時，該移位訊號為該第二電壓；一N型脈衝產生器，用來根據該輸入訊號之下降緣，產生一第二預定時間長度之N型脈衝訊號；以及一N型偏壓電路，包含：一第三反相器，包含：一輸入端，耦接於該N型移位電路，用來接收 該N型移位訊號；一輸出端，耦接於該N型傳輸電晶體之該控制端，用來輸出該N型傳輸驅動訊號；一第一電源端，耦接於該第二電壓源，用來接收該第二電壓；以及一第二電源端；以及一第四反相器，包含：一輸入端，耦接於該N型脈衝產生器，用來接收該N型脈衝訊號；一輸出端，耦接於該N型分壓電晶體之該控制端與該第三反相器之該第二電源端，用來輸出該N型分壓驅動訊號；一第一電源端，耦接於一第一電壓源，用來接收該第一電壓；以及一第二電源端，耦接於一第四電壓源，用來接收該第四電壓；其中該P型傳輸驅動訊號之振幅介於該第一電壓與該P型分壓驅動訊號之間；其中該P型分壓驅動訊號之振幅介於該第二電壓與該第三電壓之間；其中該N型傳輸驅動訊號之振幅介於該第二電壓與該N型分壓驅動訊號之間；其中該N型分壓驅動訊號之振幅介於該第一電壓與該第四電壓 之間。
  13. 如請求項12所述之緩衝器，其中當該第一與該第二預定時間長度增加時，該緩衝電路之反應速度提升。
  14. 如請求項12所述之緩衝器，其中當該第一與該第二預定時間長度降低時，該緩衝電路之壽命增加。
  15. 如請求項12所述之緩衝器，其中該第一預定電位為一高電位；該第二預定電位為一低電位。
  16. 如請求項12所述之緩衝器，其中該P型脈衝訊號係為一上升脈衝訊號，振幅介於該第一電壓與該第三電壓之間；該N型脈衝訊號係為一下降脈衝訊號，振幅介於該第四電壓與該第二電壓之間；該第三與該第四電壓介於該第一與該第二電壓之間。
  17. 如請求項12所述之緩衝器，其中該第一與該第二預定時間長度可為相同。
  18. 如請求項12所述之緩衝器，其中該第一與該第二預定時間長度可為不同。
  19. 一種提升一緩衝器之反應速度與工作壽命之方法，包含： 偵測該緩衝器之一輸入訊號之一邊緣；根據所偵測之該輸入訊號之該邊緣，觸發一預定時間長度之一脈衝訊號；將該輸入訊號之電位移位，以傳送至該傳輸電晶體；以一第一電壓，對該緩衝器之一分壓電晶體，進行偏壓；以及根據該脈衝訊號與該輸入訊號，驅動該緩衝器以產生一輸出訊號；其中：該傳輸電晶體耦接於一第二電壓源與該分壓電晶體之間，該傳輸電晶體接收從該第二電壓源傳送來之一第二電壓；該分壓電晶體耦接於該傳輸電晶體與該緩衝器之輸出端之間；且根據該脈衝訊號與該輸入訊號，驅動該緩衝器以產生該輸出訊號包含：將移位後之該輸入訊號與該脈衝訊號結合，以驅動該緩衝器之該傳輸電晶體；以及將該脈衝訊號與該第一電壓結合，以驅動該分壓電晶體。
  20. 如請求項19所述之方法，其中將該輸入訊號之電位移位包含：當該輸入訊號為一第一預定電位時，將該輸入訊號移位至該第一電壓；以及當該輸入訊號為一第二預定電位時，將該輸入訊號移位至該第 二電壓。
  21. 如請求項19所述之方法，另包含：提升該脈衝訊號之該預定時間長度，以加快該緩衝器之反應速度。
  22. 如請求項19所述之方法，另包含：降低該脈衝訊號之該預定時間長度，以延長該緩衝器之工作壽命。
  23. 一種緩衝器，對一輸入訊號進行緩衝以於一輸出端產生一輸出訊號，該緩衝器包含：一緩衝驅動電路，接收該輸入訊號以產生一分壓驅動訊號與一傳輸驅動訊號；一傳輸電晶體接收該傳輸驅動訊號，並耦接於一第一電壓源；以及一分壓電晶體接收該分壓驅動訊號，並耦接於該傳輸電晶體與該輸出端之間；其中當該輸入訊號為一第一位準電壓時，該傳輸驅動訊號於一第一預定時間內為一第一預設電壓值，該傳輸驅動訊號於非該第一預定時間內為一第二預設電壓值。
  24. 如請求項23所述之緩衝器，其中當該輸入訊號為該第一位準電 壓時，該分壓驅動訊號於一第二預定時間內為一第三預設電壓值，該傳輸驅動訊號於非該第二預定時間內為該第四預設電壓值。
  25. 如請求項24所述之緩衝器，其中該第一預定時間約等於該第二預定時間。
  26. 如請求項24所述之緩衝器，其中該第一預設電壓值約等於該第三預設電壓值，且該第二預設電壓值約等於該第四預設電壓值。
TW098126518A 2009-08-06 2009-08-06 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法 TWI395405B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW098126518A TWI395405B (zh) 2009-08-06 2009-08-06 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法
US12/582,718 US7843222B1 (en) 2009-08-06 2009-10-21 Buffer-driving circuit capable of increasing responding speed and prolonging lifespan, buffer, and method thereof
US12/908,881 US7928767B2 (en) 2009-08-06 2010-10-21 Buffer-driving circuit capable of increasing responding speed and prolonging lifespan, buffer, and method thereof
US12/908,886 US7915922B2 (en) 2009-08-06 2010-10-21 Buffer-driving circuit capable of increasing responding speed and prolonging lifespan, buffer, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098126518A TWI395405B (zh) 2009-08-06 2009-08-06 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法

Publications (2)

Publication Number Publication Date
TW201106626A TW201106626A (en) 2011-02-16
TWI395405B true TWI395405B (zh) 2013-05-01

Family

ID=43215622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126518A TWI395405B (zh) 2009-08-06 2009-08-06 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法

Country Status (2)

Country Link
US (3) US7843222B1 (zh)
TW (1) TWI395405B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405442B2 (en) * 2009-10-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters and integrated circuits thereof
JP2011234157A (ja) * 2010-04-28 2011-11-17 Elpida Memory Inc 半導体装置
JP6027806B2 (ja) * 2012-07-25 2016-11-16 ラピスセミコンダクタ株式会社 出力バッファ及び半導体装置
US9819340B2 (en) * 2014-10-30 2017-11-14 The Boeing Company P-channel MOSFET high voltage driver
JP6195393B1 (ja) 2016-03-23 2017-09-13 ウィンボンド エレクトロニクス コーポレーション 出力回路
TWI630469B (zh) * 2017-03-03 2018-07-21 Faraday Technology Corporation 電壓調整器
JP2022143791A (ja) * 2021-03-18 2022-10-03 株式会社ジャパンディスプレイ レベルシフト回路、表示パネル、及び電子機器
JP2022154909A (ja) * 2021-03-30 2022-10-13 ラピステクノロジー株式会社 半導体装置、および半導体装置の制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878094A (en) * 1997-06-10 1999-03-02 International Business Machines Corporation Noise detection and delay receiver system
US20070035180A1 (en) * 2005-07-07 2007-02-15 Seong-Jin Jang Line driver circuit having means for stabilizing output signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068091B1 (en) * 2003-02-27 2006-06-27 Cypress Semiconductor Corporation Voltage translator circuit formed using low voltage transistors
AU2003211753A1 (en) * 2003-02-27 2004-09-17 Fujitsu Limited Semiconductor device
US7224195B2 (en) * 2003-12-11 2007-05-29 Integrated Device Technology, Inc. Output drive circuit that accommodates variable supply voltages
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
CN100536334C (zh) * 2005-09-27 2009-09-02 中芯国际集成电路制造(上海)有限公司 用于输入/输出驱动器的加电控制的系统与方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878094A (en) * 1997-06-10 1999-03-02 International Business Machines Corporation Noise detection and delay receiver system
US20070035180A1 (en) * 2005-07-07 2007-02-15 Seong-Jin Jang Line driver circuit having means for stabilizing output signal

Also Published As

Publication number Publication date
US7928767B2 (en) 2011-04-19
US20110032007A1 (en) 2011-02-10
US7915922B2 (en) 2011-03-29
US7843222B1 (en) 2010-11-30
TW201106626A (en) 2011-02-16
US20110037503A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
TWI395405B (zh) 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法
TWI439051B (zh) 準位轉換正反器及其操作方法
US7576566B2 (en) Level-conversion circuit
US7772883B2 (en) Level shifter
JP2004236164A (ja) 自動遅延調整機能付きレベル変換回路
US20070091054A1 (en) Slew rate adjusting circuit, source driver, source driver module, and display device
JP5295889B2 (ja) レベル変換回路
JP7443420B2 (ja) レベルシフト回路
US8593204B2 (en) Amplitude conversion circuit
US6163179A (en) Voltage level transfer
US20080157842A1 (en) MTCMOS Flip-Flop Circuit
JP5319773B2 (ja) 半導体装置
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
JP4724575B2 (ja) レベル変換回路
KR101171679B1 (ko) 저누설 전력 검출 회로, 검출 시스템 및 검출 방법
US7746122B2 (en) Input buffer for semiconductor memory apparatus
WO2017187731A1 (ja) 入力回路
TWI413892B (zh) 負電壓位準移位器
JPH05122049A (ja) 出力バツフア回路
US20090251193A1 (en) Level shifter and circuit using the same
US7449918B2 (en) Level shift circuit
JP2004128162A (ja) 半導体装置
JP7549251B2 (ja) 出力回路、送信回路及び半導体集積回路
TWI748555B (zh) 環形振盪器及其方法
TWI511456B (zh) 輸入緩衝器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees