KR20090087550A - 반도체 메모리 장치의 입/출력 드라이버 - Google Patents

Abstract

개시된 본 발명은 반도체 메모리 장치의 입/출력 드라이버로서, 풀업 신호에 응답하여 풀업 트랜지스터의 활성화 여부가 제어되고, 제 1 퓨즈 또는 제 1 저항을 경유하여 상기 풀업 트랜지스터에서 출력 노드로의 풀업 경로가 형성되고, 그에 응답된 출력 신호를 출력하는 풀업 드라이버, 및 풀다운 신호에 응답하여 풀다운 트랜지스터의 활성화 여부가 제어되고, 제 2 퓨즈 또는 제 2 저항을 통해 상기 출력 노드에서 접지 전압단으로의 풀다운 경로가 형성되고, 그에 응답된 상기 출력 신호를 출력하기 위한 풀다운 드라이버를 포함한다.

퓨즈, 저항

Description

반도체 메모리 장치의 입/출력 드라이버{Input/Output Driver of Semiconductor Memory Apparatus}

본 발명은 반도체 메모리 장치로서, 보다 구체적으로는 임피던스를 조절할 수 있는 입/출력 드라이버에 관한 것이다.

반도체 메모리 장치는 통상적으로 데이터를 처리하는 코어 영역과 외부의 다른 반도체 메모리 장치와 데이터를 주고 받는 데이터 입출력 영역으로 나눌 수 있다. 코어 영역은 반도체 메모리 장치의 고유한 동작을 하기 위해 로직 회로가 구비되는 영역이다. 코어 영역에서는 최소한의 면적으로 최대한 많은 회로를 집적 시키기 위해서 기술적으로 가능한 로직 회로를 이루는 모스 트랜지스터의 드라이빙 능력은 최대한 작게 형성된다. 데이터 입출력 영역은 데이터 입력 버퍼와 데이터 출력 드라이버가 구비되는데, 데이터 입력 버퍼는 외부에서 전달되는 데이터 신호를 버퍼링하여 코어 영역으로 전달하며, 데이터 출력 드라이버는 코어 영역에서 전달되는 데이터 신호를 입력받아 증폭하고 외부에 정확하게 전달될 수 있도록 출력 라인을 드라이빙하는 역할을 한다.

이러한, 반도체 메모리 장치는 외부에서 전송되는 신호를 입력 패드를 통해 수신하고, 내부 신호들은 출력 패드들을 통해 외부로 제공한다.

반도체 메모리 장치의 동작 스피드가 고속화됨에 따라 반도체 메모리 장치들간의 인터페이스(Interface)되는 신호를 전달하는 지연 시간을 최소화 하기 위하여 스윙 폭은 점차 줄어 들고 있다. 스윙 폭이 줄어들수록 외부 노이즈(noise)나 PVT(process, voltage, temperature)의 영향은 증가하고, 인터페이스단에서 임피던스 미스 매칭(Impedence mismatching)에 따른 데이터의 고속 전송이 어렵고, 반도체 메모리 장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다.

도 1은 종래의 기술에 따른 반도체 메모리 장치의 입/출력 드라이버의 회로도이다.

도 1을 참조하면, 반도체 메모리 장치의 입/출력 드라이버는 입/출력 패드의 상단에 존재하며 데이터 출력 신호(OUT)의 풀업 능력의 세기를 조절할 수 있는 풀업 드라이버(10), 및 상기 입/출력 패드의 하단에 존재하며 상기 데이터 출력 신호(OUT)의 풀다운 능력의 세기를 조절할 수 있는 풀다운 드라이버(20)를 구비한다.

상기 풀업 드라이버(10)는 풀업 신호(PU)를 입력 받고, 풀업 능력을 제어하기 위한 복수의 PMOS 트랜지스터(PMi, i = 1~n), 및 상기 복수의 PMOS 트랜지스터(PMi, i = 1~n)와 입/출력 패드 사이에 각각 연결된 복수의 저항(Ri i = 1~n)을 구비한다.

상기 풀다운 드라이버(20)는 풀다운 신호(PD)를 입력받고, 풀다운 능력을 제어하기 위한 복수의 NMOS 트랜지스터(NMi, i = 1~n), 및 상기 복수의 NMOS 트랜지스터(NMi, i = 1~n)와 상기 입/출력 패드 사이에 각각 연결된 복수의 저항(Rj, j = n+1~m)을 구비한다.

상기 입/출력 드라이버의 구동 능력은 입/출력 패드에서 출력되는 출력 신호(OUT)의 전압 레벨을 특정 전압, 예를 들어 전원 전압(VDD) 또는 접지 전압(VSS)으로 구동하는 힘으로서, 상기 풀업 드라이버(10)의 풀업 능력이 클수록 전원전압(VDD)의 레벨에 근접하고, 상기 풀다운 드라이버(20)의 풀다운 능력이 클수록 접지 전압(VSS)의 레벨에 근접하게 된다.

반도체 메모리 장치는 고속화되어 갈수록 입력 신호의 스윙 폭이 더욱 줄어들고, 외부 노이즈(noise)나 PVT(process, voltage, temperature)의 영향을 많이 받게 된다. 반도체 메모리 장치의 입/출력 드라이버는 외부 노이즈나 PVT의 영향에 의하여 데이터 출력 신호(OUT)의 목표 값과 패키지 상태의 값이 오차가 상이하게 커짐에 따라 데이터의 오류가 발생하게 된다. 이러한 오차를 수정하려면, 상기 복수의 저항(Ri) 값을 수정하여 목표치의 구동 능력을 조절할 수 있다. 반도체 메모리 장치의 입/출력 드라이버는 저항(Ri)값을 수정하려면, 리비젼(revision)을 수행하여야 하므로 시간이 너무 오래 걸리고, 비용이 증가하는 문제가 발생한다.

본 발명은 반도체 메모리 장치의 입/출력 드라이버로서, 패키지 상태에서 리비젼을 하지 않고, 입/출력 패드로부터 출력되는 데이터 출력 신호의 구동 능력을 목표 치에 대응하도록 조절하는데 그 목적이 있다.

본 발명은 반도체 메모리 장치의 입/출력 드라이버로서, 풀업 신호에 응답하여 풀업 트랜지스터의 활성화 여부가 제어되고, 제 1 퓨즈 또는 제 1 저항을 경유하여 상기 풀업 트랜지스터에서 출력 노드로의 풀업 경로가 형성되고, 그에 응답된 출력 신호를 출력하는 풀업 드라이버, 및 풀다운 신호에 응답하여 풀다운 트랜지스터의 활성화 여부가 제어되고, 제 2 퓨즈 또는 제 2 저항을 통해 상기 출력 노드에서 접지 전압단으로의 풀다운 경로가 형성되고, 그에 응답된 상기 출력 신호를 출력하기 위한 풀다운 드라이버를 포함한다.

본 발명은 반도체 메모리 장치의 입/출력 드라이버로서, 풀업 신호에 응답하여 활성화 여부가 제어되는 풀업 트랜지스터를 구비하고, 상기 풀업 트랜지스터와 데이터 출력 패드 사이에 연결된 제 1 전압 강하 소자를 경유하여 출력 신호를 출력하는 풀업 구동부, 및 풀다운 신호에 응답하여 활성화 여부가 제어되는 풀다운 트랜지스터를 구비하고, 상기 풀다운 트랜지스터와 상기 데이터 출력 패드 사이에 연결된 제 2 전압 강하 소자를 경유하여 상기 출력 신호를 출력하는 풀다운 구동부를 포함하고, 상기 제 1 전압 강하 소자 및 제 2 전압 강하 소자에 각각 병렬로 연 결되는 퓨즈를 구비하는 것을 특징으로 한다.

본 발명은 반도체 메모리 장치의 입/출력 드라이버로서, 패키지 상태에서 입/출력 패드로부터 출력되는 데이터 출력 신호의 구동 능력을 퓨즈 커팅을 통하여 조절함으로써, 시간이 절약되고, 비용이 감소되는 효과가 있다.

도 2는 본 발명에 따른 반도체 메모리 장치의 입/출력 드라이버의 회로도이다.

종래의 입/출력 드라이버는 저항과 연결된 풀업 또는 풀다운 트랜지스터를 통해 각 단계별로 구동 능력을 증가 또는 감소시켰다. 반도체 메모리 장치의 동작 스피드가 고속화 됨에 따라 패키지 상태에서의 값과 목표 값의 오차로 인한 데이터 전송이 어렵게 되었다. 종래의 입/출력 드라이버는 상기 오차를 보정하기 위하여 상기 저항 값을 수정하는 리비젼(Revision)을 수행하였다. 그러나, 리비젼 시간이 오래 걸리고 비용이 많이 드는 문제점이 발생하였다. 본 발명에서는 이러한 문제를 해결하기 위하여 각각의 저항에 대응하게 퓨즈를 병렬로 각각 연결하고, 퓨즈 커팅을 통하여 저항 값을 임의로 조절할 수 있도록 회로를 구현하였다.

도 2를 참조하면, 본 발명에 따른 반도체 메모리 장치의 입/출력 드라이버는 풀업 드라이버의 풀업 능력을 조절하기 위하여 복수의 풀업 트랜지스터를 구비하지만, 본 발명에서는 네 개의 풀업 트랜지스터만을 사용한 것을 예를 들어 설명하기로 한다. 또한 풀다운 드라이버의 풀다운 능력을 조절하기 위하여 복수의 풀다운 트랜지스터를 구비하지만, 본 발명에서는 네 개의 풀다운 트랜지스터만을 사용한 것을 예를 들어 설명하기로 한다.

본 발명에 따른 반도체 메모리 장치의 입/출력 드라이버는 풀업 신호(PU)에 응답하여 활성화 여부가 제어되고, 퓨즈(F1~F4) 또는 저항(R1~R4)을 통해 선택적으로 풀업 경로가 형성되고, 그에 응답된 출력 신호(OUT)를 풀업하는 풀업 드라이버(100), 상기 풀다운 신호(PD)에 응답하여 활성화 여부가 제어되고, 퓨즈(F5~F8) 또는 저항(R5~R8)을 통해 풀다운 경로가 형성되고, 그에 응답된 상기 출력 신호(OUT)를 풀다운 하는 풀다운 드라이버(200)를 포함한다.

상기 풀업 드라이버(100)는 상기 풀업 신호(PU)에 응답하여 전압 공급 능력을 단계별로 제어하는 복수의 풀업 트랜지스터(PM~PM4)를 구비하는 풀업부(110), 및 상기 공급된 전압을 저항(R1~R4) 또는 퓨즈(F1~F4)를 선택적으로 경유하고, 풀업 능력이 조절된 출력 신호(OUT)를 출력하는 풀업 능력 조절부(120)를 포함한다.

상기 풀업 능력 조절부(120)는 상기 각각의 풀업 트랜지스터(PM1~PM4)와 대응하도록 데이터 출력 노드(OUTnode)의 사이에 병렬 연결된 저항(R1~R4)와 퓨즈(F1~F4)를 구비한다.

상기 풀다운 드라이버(200)는 상기 풀다운 신호(PD)에 응답하여 전압 배출 능력을 단계별로 제어하는 복수의 풀다운 트랜지스터(NM1~NM4)를 구비하는 풀다운부(210), 및 상기 데이터 출력 노드(OUTnode)의 전압을 저항(R5~R8) 또는 퓨즈(F5~F8)을 선택적으로 경유하고, 풀다운 능력이 조절된 출력 신호(OUT)를 출력하는 풀다운 능력 조절부(220)를 포함한다.

상기 풀다운 능력 조절부(220)는 상기 각각의 풀다운 트랜지스터(NM1~NM4)와 대응하도록 상기 데이터 출력 노드(OUTnode)의 사이에 병렬 연결된 저항(R5~R8)과 퓨즈(F5~F8)를 구비한다.

보다 구체적으로 반도체 메모리 장치의 입/출력 드라이버를 설명하면 다음과 같다.

예를 들어, 상기 풀업 드라이버(100)는 상기 풀업 신호(PU)에 응답하여 상기 풀업 트랜지스터(P1~PM4)가 활성화 되었을 경우, 패키지 상태에서 상기 출력 신호(OUT)의 풀업 구동 능력이 목표 치보다 높아졌다고 가정하여 설명한다.

상기 풀업 능력 조절부(120)의 상기 퓨즈(F1~F4)를 선택적으로 커팅하고, 이에 대응하는 저항(R1~R4)을 경유하게 풀업 경로를 형성한다. 상기 풀업 경로가 형성된 저항(R1~R4)에 의해 전압 강하가 발생하여 상기 데이터 출력 노드(OUTnode)로 공급되는 전류의 양이 감소한다. 상기 출력 신호(OUT)의 풀업 능력은 감소한다. 따라서, 반도체 메모리 장치의 입/출력 드라이버는 선택적으로 상기 퓨즈(F1~F4)를 커팅하면 그에 대응하는 저항(R1~R4)에 의해 전압 강하를 발생시켜 풀업 능력을 감소시킴으로써, 상기 출력 신호(OUT)의 풀업 능력을 목표 값으로 조절할 수 있다.

만약, 출력 신호(OUT)의 풀업 구동 능력이 낮아 졌을 경우는 상기 풀업 트랜지스터(PMi)를 추가로 활성화 시켜 풀업 구동 능력을 보정한다.

또한, 상기 풀다운 드라이버(200)는 상기 풀다운 신호에 응답하여 상기 풀다운 트랜지스터(NM1~NM4)가 활성화 되었을 경우, 패키지 상태에서 상기 출력 신호(OUT)의 풀다운 구동 능력이 목표 치보다 높아 졌다고 가정하여 설명한다.

상기 풀다운 능력 조절부(220)는 상기 퓨즈(F5~F8)를 선택적으로 커팅하고, 이에 대응하는 저항(R5~R8)을 경유하게 풀다운 경로를 형성한다. 상기 풀다운 경로가 형성된 저항(R5~R8)에 의해 전압 강하가 발생하여 상기 접지 전압(VSS)단으로 배출되는 전류의 양이 감소한다. 상기 출력 신호(OUT)의 풀다운 능력은 감소한다. 상기 출력 신호(OUT)의 풀다운 능력을 목표 치의 값으로 조절한다. 따라서, 반도체 메모리 장치의 입/출력 드라이버는 선택적으로 기 퓨즈(F5~F8)를 커팅하면 그에 대응하는 저항(R5~R8)에 의해 전압 강하를 발생시켜 풀다운 능력을 감소시킴으로써, 상기 출력 신호(OUT)의 풀업 능력을 목표 값으로 조절할 수 있다.

만약, 출력 신호(OUT)의 풀다운 구동 능력이 낮아졌을 경우는 상기 풀다운 트랜지스터(NMi)를 추가로 활성화 시켜 풀다운 능력을 보정한다.

본 발명에 따른 반도체 메모리 장치의 입/출력 드라이버는 패키지 상태에서 입/출력 패드를 통해 출력 되는 출력 신호(OUT)의 구동 능력을 리비젼을 하지 않고 퓨즈 커팅 여부에 의해 구동 능력을 제어함으로써, 회로의 제품 테스트를 하는 시간이 절약되고, 비용이 감소하는 효과가 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시할 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해 석되어야 한다.

도 1은 종래의 기술에 따른 반도체 메모리 장치의 입/출력 드라이버의 회로도, 및

도 2는 본 발명에 따른 반도체 메모리 장치의 입/출력 드라이버의 회로도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 풀업 드라이버 110 : 풀업부

120 : 풀업 능력 조절부 200 : 풀다운 드라이버

210 : 풀다운부 220 : 풀다운 능력 조절부

Claims (6)

1. 풀업 신호에 응답하여 풀업 트랜지스터의 활성화 여부가 제어되고, 제 1 퓨즈 또는 제 1 저항을 경유하여 상기 풀업 트랜지스터에서 출력 노드로의 풀업 경로가 형성되고, 그에 응답된 출력 신호를 출력하는 풀업 드라이버, 및

   풀다운 신호에 응답하여 풀다운 트랜지스터의 활성화 여부가 제어되고, 제 2 퓨즈 또는 제 2 저항을 통해 상기 출력 노드에서 접지 전압단으로의 풀다운 경로가 형성되고, 그에 응답된 상기 출력 신호를 출력하기 위한 풀다운 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입/출력 드라이버.
2. 제 1 항에 있어서,

   상기 풀업 드라이버는,

   상기 풀업 신호에 응답하여 전압 공급 능력이 제어되는 상기 복수의 풀업 트랜지스터를 구비하는 풀업부, 및

   상기 복수의 풀업 트랜지스터에 각각 대응하여 각각의 상기 제 1 퓨즈 또는 상기 제 1 저항을 경유하고, 상기 전압 공급 능력이 추가로 제어되는 상기 풀업 경로를 형성하는 풀업 능력 조절부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입/출력 드라이버.
3. 제 2 항에 있어서,

   상기 풀업 능력 조절부는,

   상기 제 1 퓨즈 및 제 1 저항은,

   상기 출력 노드와 상기 풀업 트랜지스터 사이에 서로 병렬 연결된 것을 특징으로 하는 반도체 메모리 장치의 입/출력 드라이버.
4. 제 1 항에 있어서,

   상기 풀 다운 드라이버는,

   상기 풀다운 신호에 응답하여 전류 배출 능력이 제어되는 상기 복수의 풀다운 트랜지스터를 구비하는 풀다운부, 및

   상기 복수의 풀다운 트랜지스터에 각각 대응하여 각각의 상기 제 2 퓨즈 또는 상기 제 2 저항을 경유하고, 상기 전압 배출 능력이 추가로 제어되는 상기 풀다운 경로를 형성하는 풀다운 능력 조절부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입/출력 드라이버.
5. 제 4 항에 있어서,

   상기 제 2 퓨즈 및 제 2 저항은,

   상기 출력 노드와 상기 풀다운 드라이버 사이에 서로 병렬 연결된 것을 특징으로 하는 반도체 메모리 장치의 입/출력 드라이버.
6. 풀업 신호에 응답하여 활성화 여부가 제어되는 풀업 트랜지스터를 구비하고, 상기 풀업 트랜지스터와 데이터 출력 패드 사이에 연결된 제 1 전압 강하 소자를 경유하여 출력 신호를 출력하는 풀업 구동부, 및

   풀다운 신호에 응답하여 활성화 여부가 제어되는 풀다운 트랜지스터를 구비하고, 상기 풀다운 트랜지스터와 상기 데이터 출력 패드 사이에 연결된 제 2 전압 강하 소자를 경유하여 상기 출력 신호를 출력하는 풀다운 구동부를 포함하고,

   상기 제 1 전압 강하 소자 및 제 2 전압 강하 소자에 각각 병렬로 연결되는 퓨즈를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 입/출력 드라이버.

Images