KR100958865B1 - 반도체 시험 장치 - Google Patents

반도체 시험 장치 Download PDF

Info

Publication number
KR100958865B1
KR100958865B1 KR1020080081820A KR20080081820A KR100958865B1 KR 100958865 B1 KR100958865 B1 KR 100958865B1 KR 1020080081820 A KR1020080081820 A KR 1020080081820A KR 20080081820 A KR20080081820 A KR 20080081820A KR 100958865 B1 KR100958865 B1 KR 100958865B1
Authority
KR
South Korea
Prior art keywords
timing
adjustment
comparator
driver
reference signal
Prior art date
Application number
KR1020080081820A
Other languages
English (en)
Other versions
KR20090021084A (ko
Inventor
가즈히코 무라타
Original Assignee
요코가와 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요코가와 덴키 가부시키가이샤 filed Critical 요코가와 덴키 가부시키가이샤
Publication of KR20090021084A publication Critical patent/KR20090021084A/ko
Application granted granted Critical
Publication of KR100958865B1 publication Critical patent/KR100958865B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 시험 장치에 관한 것으로서, 운용상의 편리성이 높고 효율적으로 스큐(skew) 조정을 행할 수 있는 반도체 시험 장치를 제공하는 것을 과제로 한다. 본 발명의 반도체 시험 장치는, 반도체 디바이스에 시험 신호를 인가하여 얻어지는 신호에 기초하여, 반도체 디바이스의 시험을 행하고, 시험 신호를 생성하는 복수개의 드라이버와, 드라이버의 출력단에 접속되어 드라이버의 타이밍을 조정하는 하나 이상의 조정용 컴퍼레이터와, 조정용 컴퍼레이터의 타이밍 조정을 위한 기준 신호가 입력되는 기준 신호 입력단을 포함하는 드라이버 핀 블록을 구비한다.

Description

반도체 시험 장치{SEMICONDUCTOR TEST APPARATUS}
본 발명은 반도체 논리 회로나 반도체 메모리 등과 같은 반도체 디바이스를 시험하는 반도체 시험 장치에 관한 것이다.
본원은 2007년 8월 24에 일본에 출원된 특허출원번호 2007-218292호에 기초하여 우선권을 주장하는 것으로서, 그 전체 내용을 인용하여 원용한다.
일반적으로, 반도체 디바이스는 기능이 다른 여러 종류의 핀을 구비한다. 예를 들면, 반도체 메모리는 어드레스가 입력되는 입력 핀(어드레스 핀), 데이터가 입출력되는 입출력 핀(데이터 핀), 전원 핀 및 그 외의 제어 핀을 구비한다. 그러므로, 반도체 디바이스를 시험하는 반도체 시험 장치도, 반도체 디바이스의 핀의 종류에 대응해 기능이 다른 여러 종류의 핀을 구비한다. 예를 들면, 반도체 메모리를 시험하는 반도체 시험 장치(메모리 테스터)는, 반도체 메모리의 어드레스 핀에 어드레스를 인가하는 드라이버가 설치된 드라이버 핀, 반도체 메모리의 데이터 핀에 데이터를 인가하는 드라이버와 데이터 핀으로부터 출력되는 데이터를 수신하는 컴퍼레이터가 설치된 IO(Input/Output) 핀 등을 구비한다.
전술한 드라이버 핀 및 IO 핀이 설치된 드라이버에 특성 편차가 있으면 각 드라이버로부터 출력되는 신호의 타이밍에 어긋남[드라이버 스큐(skew)]이 생기고, 또한, 전술한 IO 핀에 설치된 컴퍼레이터에 특성 편차가 있으면 반도체 디바이스의 패스/페일(pass/fail)을 판정하는 판정 타이밍에 어긋남(컴퍼레이터 스큐)이 생긴다. 이러한 스큐가 있으면 반도체 디바이스의 시험 결과가 잘못될 가능성이 있기 때문에, 반도체 디바이스의 시험을 행하기 전에는 스큐를 고정밀도로 조정할 필요가 있다. 이하의 특허 문헌 1에는, 드라이버 핀과 IO 핀을 전기적으로 단락시키는 지그(쇼트 칩)를 사용하여 스큐 조정을 행하는 기술이 개시되어 있다.
[특허 문헌 1] 일본 특허출원 공개번호 2001-228214호 공보
그런데, 최근에는, 반도체 디바이스의 시험에 필요한 비용의 저감 요구가 높아지고 있다. 특히, 반도체 메모리에 대해서는 저가격화가 진행되고 있으므로, 가능한 효율적으로 시험을 행할 필요가 있다. 그러나, 특허 문헌 1에 개시된 기술에서는, 작업원이 수작업으로 지그를 테스트 헤드 상으로 반송하여 위치 맞춤을 행하는 준비 작업이 필요하기 때문에, 운용상 극히 불편할 뿐만 아니라, 매우 효율이 나쁜 문제가 있다.
즉, 스큐 조정은, 반도체 시험 장치 내에 설치된 드라이버 간의 타이밍 어긋남을 조정하거나, 또는 컴퍼레이터 간의 타이밍 어긋남을 조정하므로, 운용 상의 편리성을 고려하면, 불필요한 지그를 준비하지 않고 작업원이 지시를 행하는 것만으로 스큐 조정이 실행되는 것이 바람직하다. 또한, 지그의 준비 작업에는 수십분 정도의 시간을 필요로 하며, 일반적인 스큐 조정에 필요한 시간이 수십분 정도인 것을 고려하면, 준비 작업에만 스큐 조정에 필요한 시간과 같은 정도의 시간이 필요하므로, 극히 효율이 나쁜 것을 알 수 있다.
본 발명은 전술한 사정을 감안하여 이루어진 것이며, 운용 상의 편리성이 높고 효율적으로 스큐 조정을 행할 수 있는 반도체 시험 장치를 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위하여, 본 발명의 반도체 시험 장치는, 반도체 디 바이스에 시험 신호를 인가하여 얻어지는 신호에 기초하여, 반도체 디바이스를 시험하는 반도체 시험 장치에 있어서, 시험 신호를 생성하는 복수개의 드라이버와, 드라이버의 출력단에 접속되어 드라이버의 타이밍을 조정하는 하나 이상의 조정용 컴퍼레이터와, 조정용 컴퍼레이터의 타이밍 조정을 행하기 위한 기준 신호가 입력되는 기준 신호 입력단을 포함하는 드라이버 핀 블록을 구비한 것을 특징으로 하고 있다.
본 발명에 의하면, 기준 신호 입력단으로부터 입력되는 기준 신호를 사용하여 조정용 컴퍼레이터의 타이밍 조정이 행해지고, 이 타이밍 조정이 행해진 조정용 컴퍼레이터를 사용하여 복수개의 드라이버의 타이밍 조정이 행해진다.
또한, 본 발명의 반도체 시험 장치는, 기준 신호를 생성하는 기준 신호 생성부와, 기준 신호 생성부를 제어하여 기준 신호 입력단으로부터 드라이버 핀 블록에 대하여 기준 신호를 입력시켜서 조정용 컴퍼레이터의 타이밍 조정을 행하고, 또한 조정용 컴퍼레이터로부터 출력되는 신호에 따라 드라이버의 타이밍 조정을 행하는 제어부를 구비한 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 시험 장치는, 제어부가, 조정용 컴퍼레이터 및 드라이버의 타이밍 조정을, 드라이버의 출력단을 개방한 상태에서 행하는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 시험 장치는, 드라이버 핀 블록이, 복수개의 드라이버 중 어느 하나, 또는 기준 신호 입력단을 조정용 컴퍼레이터에 접속하는 전환부를 구비한 것을 특징으로 하고 있다.
또는, 본 발명의 반도체 시험 장치는, 조정용 컴퍼레이터가, 복수개의 드라이버의 출력단에 각각 접속된 복수개의 제1 컴퍼레이터와, 기준 신호 입력단에 접속된 제2 컴퍼레이터를 포함하고, 복수개의 제1 컴퍼레이터의 출력 및 제2 컴퍼레이터의 출력 중 어느 하나를 선택하는 선택부를 구비한 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 시험 장치는, 기대값과 조정용 컴퍼레이터로부터 출력되는 신호에 기초하여, 반도체 디바이스의 패스 또는 페일을 판정 타이밍에서 판정하는 판정부를 구비하고, 제어부는, 판정 타이밍을 변화시키면서 판정부의 판정 결과에 기초하여, 패스와 페일의 터닝 포인트(turning point)를 구하고, 판정 타이밍을 터닝 포인트가 구해진 타이밍으로 설정하여, 조정용 컴퍼레이터의 타이밍 조정을 행하는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 시험 장치는, 기대값과 조정용 컴퍼레이터로부터 출력되는 신호에 기초하여, 반도체 디바이스의 패스 또는 페일을 판정하는 판정부를 구비하고, 제어부는, 드라이버의 입력단에 공급되는 신호의 타이밍을 변화시키면서 판정부의 판정 결과에 기초하여, 패스와 페일의 터닝 포인트를 구하고, 드라이버의 입력단에 공급되는 신호의 타이밍을 터닝 포인트가 구해진 타이밍으로 설정하여, 드라이버의 타이밍 조정을 행하는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 시험 장치는, 제1 컴퍼레이터 및 제2 컴퍼레이터는 동일한 제조 프로세스에 의해 제조되어 집적화되어 있는 것을 특징으로 하고 있다.
본 발명에 의하면, 기준 신호 입력단으로부터 입력되는 기준 신호를 사용하 여 조정용 컴퍼레이터의 타이밍 조정을 행하고, 이 타이밍 조정을 행한 조정용 컴퍼레이터를 사용하여 복수개의 드라이버의 타이밍 조정을 행하고 있다. 그러므로, 종래의 반도체 시험 장치가 필요로 하고 있던 지그(쇼트 칩)를 사용하지 않고 컴퍼레이터의 타이밍 조정을 행할 수 있고, 그 결과로서 운용 상의 편리성을 높일 수 있고, 또한 지그를 준비하는 시간을 필요로 하지 않고 효율적으로 스큐 조정을 행할 수 있는 효과가 있다.
본 발명의 실시예를 도면을 참조하여 이하에 설명하지만, 이들 실시예는 본 발명의 예시에 지나지 않고, 본 발명이 이들 실시예로 한정되는 것은 아니다. 본 발명의 요지 및 범위를 벗어나지 않는 범위 내에서 추가, 생략, 치환 및 그 외의 변경을 행할 수 있다. 즉, 본 발명은 이하의 설명으로 한정되지 않고, 첨부된 특허 청구의 범위만으로 한정된다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 반도체 시험 장치에 대하여 상세하게 설명한다. 그리고, 이하의 설명에서는, 이해를 용이하게 하기 위해, 피시험 대상인 반도체 디바이스가 반도체 메모리인 것으로 하고, 반도체 시험 장치는 반도체 메모리를 시험하는 메모리 테스터인 것으로 한다. 또한, 메모리 테스터는, 드라이버가 설치된 드라이버 핀과 드라이버 및 컴퍼레이터가 설치된 IO(Input/Output) 핀을 구비하지만, 이하의 설명에서는 드라이버 핀에 대하여 상세하게 설명하고, 특별히 필요한 경우가 아니라면, IO 핀에 대한 설명은 생략한다.
[제1 실시예]
도 1은, 본 발명의 제1 실시예에 따른 반도체 시험 장치의 주요부 구성을 나타낸 블록도이다. 도 1에 나타낸 바와 같이, 본 실시예의 반도체 시험 장치(1)는, 패턴 발생부(11), 포매터(12), 타이밍 발생부(13), 드라이버 핀 블록(14a∼14k), 판정부(15), 기준 신호 발생부(16) (기준 신호 생성부), 스위치부(17, 18), 및 제어부(19)를 구비하고 있고, 피시험 대상으로서의 반도체 디바이스(40)에 대하여 시험 신호 S1∼Sn 등을 인가하여 얻어지는 신호에 기초하여, 반도체 디바이스(40)의 시험을 행한다. 그리고, 드라이버 핀 블록(14a)으로부터 출력되는 시험 신호 S1∼Sn은, 예를 들면 반도체 디바이스(40)의 어드레스 핀에 인가되고, 이것에 의해 반도체 디바이스(40)로부터 데이터가 판독된 경우에는, 그 데이터는 도시하지 않은 IO 핀에서 수신되어 반도체 디바이스(40)의 패스/페일이 판정된다.
패턴 발생부(11)는, 제어부(19)의 제어 하에서, 반도체 디바이스(40)에 인가할 시험 신호를 생성하기 위한 시험 패턴, 및 각 드라이버 핀 블록(14a∼14k)에 설치되는 드라이버(21a∼21n)(자세한 것은 후술)로부터 출력되는 신호의 타이밍을 조정하기 위한 시험 패턴을 생성하고, 이들을 시험 패턴 P1으로서 출력한다. 또한, 패턴 발생부(11)는, 제어부(19)의 제어 하에서, 각 드라이버 핀 블록(14a∼14k)에 설치되는 조정용 컴퍼레이터(22)(상세한 것은 후술)의 특성 편차에 기인하는 패스/페일의 판정 타이밍 어긋남을 조정하기 위한 기준 신호 SS를 생성하기 위한 기준 패턴 P2를 생성하여 출력한다. 그리고, 이하의 설명에서는, 조정용 컴퍼레이터(22)의 특성 편차에 기인하는 판정 타이밍 어긋남의 조정을, "조정용 컴퍼레이터(22)의 타이밍 조정"으로 간단하게 나타낼 수도 있다. 또한, 패턴 발생부(11) 는, 시험 패턴 P1 및 기준 패턴 P2 각각에 대응하는 기대값 P3도 생성하여 출력한다.
포매터(12)는, 패턴 발생부(11)로부터 출력되는 시험 패턴 P1을 입력으로 하고 있고, 타이밍 발생부(13)로부터 출력되는 타이밍 에지 신호 TE와, 입력되는 시험 패턴 P1으로부터 시험 신호 S1∼Sn의 기원이 되는 타이밍이 규정된 신호 Q1∼Qn을 생성한다. 이 포매터(12)는, 내부에 프로그래머블 지연 라인 등의 프로그래머블 지연 발생 장치(120)를 구비하고 있고, 제어부(19)의 제어 하에서 신호 Q1∼Qn의 각각의 출력 타이밍을 미세 조정한다. 그리고, 프로그래머블 지연 발생 장치(120)는, 각 드라이버 핀 블록(14a∼14k) 내에 설치된 드라이버(21a∼21n)에 대응하여 각각 형성되어 있다.
타이밍 발생부(13)는, 시험 신호 S1∼Sn 및 기준 신호 SS의 타이밍을 규정하는 타이밍 에지 신호 TE와, 판정부(15)에서 패스/페일을 판정하는 타이밍을 규정하는 스트로브 신호 ST를 생성한다. 그리고, 타이밍 발생부(13)에서 생성되는 타이밍 에지 신호 TE 및 스트로브 신호 ST는, 도시하지 않은 IO 핀으로부터 반도체 디바이스(40)에 대하여 출력되는 시험 신호의 타이밍을 규정하고, 또한 IO 핀에서 수신된 신호에 기초하여, 반도체 디바이스(40)의 패스/페일을 판정하기 위해서도 사용된다.
각 드라이버 핀 블록(14a∼14k)은, 복수개의 드라이버(21a∼21n), 조정용 컴퍼레이터(22), 전환부(23) 및 기준 신호 입력단(24)을 구비하고 있고, 신호 Q1∼Qn으로부터 반도체 디바이스(40)에 인가되는 시험 신호 S1∼Sn을 각각 생성한다. 이 러한 구성의 드라이버 핀 블록(14a∼14k)은, 종래의 반도체 시험 장치에서 필요로 했던 지그(쇼트 칩)를 사용하지 않고, 드라이버(21a∼21n)로부터 출력되는 시험 신호의 타이밍 어긋남[드라이버 스큐(skew)]의 조정을 가능하게 하고 있다. 그리고, 이하의 설명에서는, 드라이버(21a∼21n)로부터 출력되는 시험 신호의 타이밍 어긋남의 조정을, "드라이버(21a∼21n)의 타이밍 조정"으로 간단하게 나타낼 수도 있다.
드라이버(21a∼21n)는, 포매터(12)로부터 출력되는 신호 Q1∼Qn으로부터 시험 신호 S1∼Sn을 각각 생성한다. 조정용 컴퍼레이터(22)는, 전환부(23)를 통하여 드라이버(21a∼21n)의 출력단에 접속되고, 드라이버(21a∼21n)의 타이밍 조정을 위해 사용된다. 전환부(23)는, 드라이버(21a∼21n)의 출력단과 조정용 컴퍼레이터(22)의 입력단 사이를 접속하거나 또는 차단하는 복수개의 스위치, 및 기준 신호 입력단(24)과 조정용 컴퍼레이터(22)의 입력단 사이를 접속하거나 또는 차단하는 스위치를 구비하고 있고, 드라이버(21a∼21n) 중 어느 하나, 또는 기준 신호 입력단(24)을 조정용 컴퍼레이터(22)의 입력단에 접속한다.
그리고, 전환부(23)가 구비하는 복수개의 스위치의 개폐는, 제어부(19)에 의해 제어된다. 또한, 전환부(23)에 설치되는 스위치로서는, 예를 들면 FET(Field Effect Transistor: 전계 효과 트랜지스터) 스위치, 다이오드 브리지 등을 사용할 수 있다. 기준 신호 입력단(24)은, 기준 신호 발생부(16)에서 발생한 기준 신호 SS를 각 드라이버 핀 블록 내에 입력하기 위한 입력단이다. 도 1에서는, 드라이버 핀 블록(14a)의 내부 구성만을 도시하고 있지만, 다른 드라이버 핀 블록(14b∼14k) 의 내부 구성도 드라이버 핀 블록(14a)과 마찬가지이다.
판정부(15)는, 각 드라이버 핀 블록(14a∼14k)에 설치된 조정용 컴퍼레이터(22)로부터 출력되는 신호와 패턴 발생부(11)로부터의 기대값 P3를, 타이밍 발생부(13)로부터 출력되는 스트로브 신호 ST의 타이밍에서 비교하여 반도체 디바이스(40)의 패스/페일을 판정한다. 판정부(15)의 판정 결과는, 제어부(19)에 출력된다. 이 판정부(15)는, 포매터(12)와 마찬가지로, 내부에 프로그래머블 지연 라인 등 프로그래머블 지연 발생 장치(150)를 구비하고 있고, 제어부(19)의 제어 하에서 스트로브 신호 ST의 판정 타이밍을 미세 조정한다.
기준 신호 발생부(16)는, 패턴 발생부(11)으로부터 출력되는 기준 패턴 P2를 입력으로 하고 있고, 타이밍 발생부(13)로부터 출력되는 타이밍 에지 신호 TE와, 입력되는 기준 패턴 P2로부터 조정용 컴퍼레이터(22)의 타이밍 조정을 행하기 위한 기준 신호 SS를 생성한다. 스위치부(17)는, 기준 신호 발생부(16)의 출력단과 드라이버 핀 블록(14a∼14k)의 기준 신호 입력단(24) 각각과의 사이를 접속하거나 또는 차단하는 복수개의 스위치를 구비하고 있고, 기준 신호 SS를 드라이버 핀 블록(14a∼14k)의 각각에 공급할지 혹은 공급하지 않을지에 대해 전환한다. 그리고, 스위치부(17)가 구비하는 복수개의 스위치의 개폐는, 제어부(19)에 의해 제어된다.
스위치부(18)는, 각 드라이버 핀 블록(14a∼14k)이 구비하는 드라이버(21a∼21n)와 반도체 디바이스(40) 사이를 접속하거나 또는 차단하는 복수개의 스위치를 구비하고 있고, 드라이버(21a∼21n)와 반도체 디바이스(40)를 전기적으로 끊을지에 대한 전환을 행한다. 그리고, 스위치부(18)가 구비하는 복수개의 스위치의 개폐는 제어부(19)에 의해 제어된다. 드라이버(21a∼21n)의 스큐의 조정은, 스위치부(18)가 구비하는 스위치는 열린 상태가 되고, 드라이버(21a∼21n)의 출력단이 개방된 상태에서 행해진다.
제어부(19)는, 반도체 시험 장치(1)에 설치된 각 블록을 제어함으로써, 반도체 시험 장치(1)의 동작을 통괄적으로 제어한다. 예를 들면, 반도체 디바이스(40)의 시험을 개시하는 경우에는, 스위치부(18)에 설치된 복수개의 스위치를 닫힌 상태로 한 다음, 패턴 발생부(11)를 제어하여 시험 패턴 P1 및 기대값 P3를 발생시킨다. 또한, 각 드라이버 핀 블록(14a∼14k)에 설치된 드라이버(21a∼21n)의 스큐를 조정하는 경우에는, 전환부(23)및 스위치부(17, 18)에 설치된 스위치의 개폐 상태를 제어하고, 또한 패턴 발생부(11)를 제어하여 시험 패턴 P1 및 기준 패턴 P2 및 기대값 P3를 발생시키고, 판정부(15)의 판정 결과에 기초하여 포매터(12) 및 판정부(15)에 설치된 프로그래머블 지연 발생 장치(120 및 150)를 제어한다. 그리고, 도 1에서는 각 블록을 제어하는 제어 신호 중, 패턴 발생부(11)에 대해서만 제어 신호를 나타내고 있다.
다음에, 반도체 시험 장치(1)에서 행해지는 스큐 조정 시의 동작에 대하여 설명한다. 도 2는, 드라이버(21a∼21n)의 스큐 조정 시의 동작의 일례를 나타낸 흐름도이다. 그리고, 도 2에 나타낸 처리는, 사용자가 제어부(19)에 대해서 스큐 조정의 지시를 행함으로써 개시된다. 처리가 개시되면, 먼저 제어부(19)가 스위치부(18)에 설치된 스위치를 모두 열린 상태로 설정하고, 또한 스위치부(17)에 설치된 스위치를 모두 닫힌 상태로 설정한다(단계 ST11). 이에 따라, 드라이버(21a∼ 21n)의 출력단이 반도체 디바이스(40)로부터 단절되어 개방 상태로 되고, 또한 기준 신호 발생부(16)의 출력단과 드라이버 핀 블록(14a∼14k)의 각각에 설치된 기준 신호 입력단(24)이 전기적으로 접속된다.
다음에, 제어부(19)는, 드라이버 핀 블록(14a)의 전환부(23)에 설치된 스위치를 제어하여, 드라이버 핀 블록(14a)에 설치된 조정용 컴퍼레이터(22)의 입력단과 기준 신호 입력단(24)을 접속시킨다(단계 ST12). 이상의 설정이 종료하면, 제어부(19)는 패턴 발생부(11)에 대해서 기준 패턴 P2를 발생시키는 제어 신호를 출력하여, 조정용 컴퍼레이터(22)의 타이밍 조정을 행한다(단계 ST13).
구체적으로는, 제어부(19)로부터 상기 제어 신호가 출력되면, 이 제어 신호에 기초하여, 기준 패턴 P2 및 그 기대값 P3가 패턴 발생부(11)에서 생성된다. 생성된 기준 패턴 P2는 기준 신호 발생부(16)에 출력되고, 기대값 P3는 판정부(15)에 출력된다. 기준 신호 발생부(16)에 기준 패턴 P2가 입력되면, 기준 패턴 P2와 타이밍 발생부(13)로부터 출력되는 타이밍 에지 신호 TE로부터 기준 신호 SS가 생성된다. 이 기준 신호 SS는, 스위치부(17)를 통하여 드라이버 핀 블록(14a)에 입력된다.
드라이버 핀 블록(14a)에 입력된 기준 신호 SS는, 전환부(23)를 통하여 조정용 컴퍼레이터(22)의 입력단에 입력되어 소정의 기준 전압 REF와 비교되고, 그 비교 결과를 나타내는 신호가 조정용 컴퍼레이터(22)로부터 출력된다. 조정용 컴퍼레이터(22)로부터 출력된 신호는 판정부(15)에 입력되고, 타이밍 발생부(13)로부터 출력되는 스트로브 신호 ST의 타이밍에서 패턴 발생부(11)로부터의 기대값 P3와 비 교되어 반도체 디바이스(40)의 패스 또는 페일이 판정된다.
제어부(19)는, 판정부(15)에 설치된 프로그래머블 지연 발생 장치(150)의 지연량을 변화시키면서 이상의 동작을 반복하고, 패스와 페일의 터닝 포인트를 구한다. 그리고, 제어부(19)는, 프로그래머블 지연 발생 장치의 지연량을, 그 터닝 포인트가 얻어진 지연량으로 설정함으로써 스트로브 신호 ST의 판정 타이밍을 미세 조정하고, 이에 의해 조정용 컴퍼레이터(22)의 타이밍이 조정된다.
다음에, 제어부(19)는, 드라이버 핀 블록(14a)의 전환부(23)에 설치된 스위치를 제어하여, 드라이버 핀 블록(14a)에 설치된 조정용 컴퍼레이터(22)와 기준 신호 입력단(24) 사이를 차단한 다음, 드라이버(21a∼21n) 중 어느 하나(여기서는, 드라이버(21a)로 함)의 출력단과 조정용 컴퍼레이터(22)의 입력단을 접속시킨다(단계 ST14). 이어서, 제어부(19)는, 패턴 발생부(11)에 대해서 시험 패턴 P1을 발생시키는 제어 신호를 출력하여, 조정용 컴퍼레이터(22)에 접속된 드라이버[여기서는, 드라이버(22a)]의 타이밍 조정을 행한다(단계 ST15).
구체적으로는, 제어부(19)로부터 상기 제어 신호가 출력되면, 이 제어 신호에 기초하여, 시험 패턴 P1 및 그 기대값 P3가 패턴 발생부(11)에서 생성된다. 생성된 시험 패턴 P1은 포매터(12)에 출력되고, 기대값 P3는 판정부(15)에 출력된다. 포매터(12)에 시험 패턴 P1이 입력되면, 시험 패턴 P1과 타이밍 발생부(13)로부터 출력되는 타이밍 에지 신호 TE로부터 타이밍이 규정된 신호 Q1∼Qn이 생성된다. 이들 신호 Q1∼Qn은 드라이버 핀 블록(14a)에 설치된 드라이버(21a∼21n)에 각각 입력되고, 드라이버(21a∼21n)에서는 시험 신호 S1∼Sn에 해당하는 신호가 생성된 다.
드라이버(21a∼21n)에서 생성된 신호 중, 드라이버(21a)에서 생성된 신호는, 전환부(23)를 통하여 조정용 컴퍼레이터(22)의 입력단에 입력되어 소정의 기준 전압 REF와 비교되고, 그 비교 결과를 나타내는 신호가 조정용 컴퍼레이터(22)로부터 출력된다. 조정용 컴퍼레이터(22)로부터 출력된 신호는 판정부(15)에 입력되고, 타이밍 발생부(13)로부터 출력되는 스트로브 신호 ST의 타이밍에서 패턴 발생부(11)로부터의 기대값 P3와 비교되어 반도체 디바이스(40)의 패스 또는 페일이 판정된다.
제어부(19)는, 포매터(12)에 설치된 프로그래머블 지연 발생 장치(120) 중, 드라이버 핀 블록(14a)의 드라이버(21a)에 대응하여 설치된 프로그래머블 지연 발생 장치의 지연량을 변화시키면서 이상의 동작을 반복하고, 패스와 페일의 터닝 포인트를 구한다. 그리고, 제어부(19)는, 이 프로그래머블 지연 발생 장치의 지연량을, 그 터닝 포인트가 얻어진 지연량으로 설정함으로써 드라이버(21a)의 타이밍 조정이 행해진다.
다음에, 제어부(19)는, 드라이버 핀 블록(14a)에 설치된 드라이버(21a∼21n)의 모든 타이밍 조정이 종료하였는지의 여부를 판단한다(단계 ST16). 이 판단 결과가 "NO"인 경우에는, 제어부(19)는 드라이버 핀 블록(14a)의 전환부(23)에 설치된 스위치를 제어하고, 다른 드라이버[예를 들면, 드라이버(21b)]의 출력단과 조정용 컴퍼레이터(22)의 입력단을 접속시키고(단계 ST14), 드라이버(21b)의 타이밍 조정을 행한다(단계 ST15).
이에 비해, 단계 ST16의 판단 결과가 "YES"인 경우에는, 제어부(19)는 모든 드라이버 핀 블록(14a∼14k)에 설치된 드라이버의 타이밍 조정이 종료하였는지의 여부를 판단한다(단계 ST17). 이 판단 결과가 "NO"인 경우에는, 제어부(19)는, 타이밍 조정이 완료되지 않은 드라이버 핀 블록[예를 들면, 드라이버 핀 블록 (14b)]에 설치된 전환부(23)의 스위치를 제어하여, 그 드라이버 핀 블록의 조정용 컴퍼레이터(22)의 입력단과 기준 신호 입력단(24)을 접속시키고(단계 ST12), 조정용 컴퍼레이터(22)의 타이밍 조정을 행한다(단계 ST13). 그리고, 그 후에, 제어부(19)는, 그 드라이버 핀 블록에 설치된 드라이버(21a∼21n)의 타이밍 조정을 행한다(단계 ST14 및 단계 ST15). 그리고, 단계 ST17의 판단 결과가 "YES"의 경우에는, 일련의 처리가 종료한다.
이상과 같이, 본 실시예에 의한 반도체 시험 장치(1)에서는, 시험 신호 S1∼Sn을 생성하는 복수개의 드라이버(21a∼21n)와, 이들 드라이버(21a∼21n)에 대응하여 설치되어 타이밍을 조정하는 조정용 컴퍼레이터(22)와, 조정용 컴퍼레이터(23)의 타이밍 조정을 위한 기준 신호 SS를 입력하는 기준 신호 입력단(24)을 포함하는 드라이버 핀 블록(14a∼14k)을 구비하고 있다. 그러므로, 종래의 반도체 시험 장치가 필요로 하고 있던 지그(쇼트 칩)를 사용하지 않고 드라이버(21a∼21n)의 타이밍 조정을 행할 수 있고, 이 결과로서 운용 상의 편리성을 높일 수 있고, 또한 지그를 준비하는 시간을 필요로 하지 않고 효율적으로 스큐 조정을 행할 수 있다.
그리고, 이상의 실시예에서는, 조정용 컴퍼레이터(22)의 타이밍 조정과 드라이버(21a∼21n)의 타이밍 조정을 드라이버 핀 블록(14a∼14k)마다 행하는 경우에 대하여 설명하였다. 그러나, 먼저, 드라이버 핀 블록(14a∼14k)에 설치된 조정용 컴퍼레이터(22) 모두에 대하여 타이밍 조정을 행한 후에, 드라이버 핀 블록(14a∼14k)에 설치된 드라이버(21a∼21n) 각각에 대하여 순서대로 타이밍 조정을 행해도 된다.
[제2 실시예]
다음에, 본 발명의 제2 실시예에 의한 반도체 시험 장치에 대하여 설명한다. 본 실시예의 반도체 시험 장치의 전체 구성은, 도 1에 나타낸 제1 실시예에 의한 반도체 시험 장치와 동일한 구성이지만, 드라이버 핀 블록(14a∼14k) 대신 도 3에 나타낸 드라이버 핀 블록(30)을 구비하는 점이 상이하다. 도 3은, 본 발명의 제2 실시예에 의한 반도체 시험 장치가 구비하는 드라이버 핀 블록의 구성을 나타낸 도면이다.
도 3에 나타낸 바와 같이, 드라이버 핀 블록(30)은, 복수개의 드라이버(21a∼21n), 복수개의 조정용 컴퍼레이터(31a∼31n)(제1 컴퍼레이터), 조정용 컴퍼레이터(32)(제2 컴퍼레이터), 셀렉터(33)(선택부), 및 기준 신호 입력단(34)을 구비한다. 즉, 도 3에 나타낸 드라이버 핀 블록(30)은, 도 1에 나타낸 각 드라이버 핀 블록(14a∼14k)으로부터 전환부(23)를 생략하고, 조정용 컴퍼레이터(22) 대신 조정용 컴퍼레이터(31a∼31n), 조정용 컴퍼레이터(32), 및 셀렉터(33)를 구비한 구성이다.
조정용 컴퍼레이터(31a∼31n)는, 드라이버(21a∼21n)와 1 대 1로 대응되어 있고, 그 입력단이 드라이버(21a∼21n)의 출력단에 각각 접속되어 있다. 이들 조 정용 컴퍼레이터(31a∼31n)는, 드라이버(21a∼21n)의 타이밍 조정을 개별적으로 행하기 위하여 형성되어 있다. 조정용 컴퍼레이터(32)는, 조정용 컴퍼레이터(31a∼31n)의 타이밍 조정을 행하기 위하여 설치된다.
여기서, 조정용 컴퍼레이터(31a∼31n) 및 조정용 컴퍼레이터(32)는, 동일한 제조 프로세스에 의해 제조되어 집적화되어 있으므로, 거의 동일한 특성을 가지는 것으로 간주될 수 있다. 그러므로, 조정용 컴퍼레이터(32)의 타이밍 조정의 결과[판정부(15)에 설치된 프로그래머블 지연 발생 장치(150)의 지연량]를 조정용 컴퍼레이터(31a∼31n)에 대해서도 사용하면, 조정용 컴퍼레이터(31a∼31n)의 타이밍 조정을 행할 수 있다.
셀렉터(33)는, 제어부(19)의 제어 하에서, 조정용 컴퍼레이터(31a∼31n)의 출력 및 조정용 컴퍼레이터(32)의 출력 중 어느 하나를 선택한다. 기준 신호 입력단(34)은, 도 1에 나타낸 기준 신호 입력단(24)과 마찬가지로 스위치부(17)에 접속되고, 기준 신호 발생부(16)로부터 출력된 기준 신호 SS를 드라이버 핀 블록(30) 내에 입력한다.
본 실시예에서의 스큐 조정은, 도 2에 나타낸 흐름도에 나타낸 처리와 마찬가지의 처리에 의해 행해진다. 단, 제1 실시예에서는, 제어부(19)가 전환부(23)를 제어하여 조정용 컴퍼레이터(22)에 접속하는 드라이버를 전환하고 있었지만, 본 실시예에서는, 이것에 대신하여 셀렉터(33)에서의 조정용 컴퍼레이터(31a∼31n 및 32)의 출력의 선택이 행해지는 점이 상이하다. 또한, 조정용 컴퍼레이터(32)에 대한 타이밍 조정을 행한 후에, 조정용 컴퍼레이터(31a∼31n)의 타이밍 조정이 조정 용 컴퍼레이터(32)에 대한 타밍 조정의 결과를 사용하여 행해지는 점도 상이하다.
이상 설명한 바와 같이, 본 실시예에 의한 반도체 시험 장치에서는, 시험 신호 S1∼Sn을 생성하는 복수개의 드라이버(21a∼21n)와, 이들 드라이버(21a∼21n)의 출력단에 각각 접속된 조정용 컴퍼레이터(31a∼31n)와, 기준 신호 입력단(34)에 접속된 조정용 컴퍼레이터(32)와, 조정용 컴퍼레이터(31a∼31n, 32)의 출력 중 어느 하나를 선택하는 셀렉터(33)와, 기준 신호 SS를 입력하는 기준 신호 입력단(34)을 포함하는 드라이버 핀 블록(30)을 구비하고 있다. 그러므로, 제1 실시예와 마찬가지로, 종래의 반도체 시험 장치가 필요로 하고 있던 지그(쇼트 칩)를 사용하지 않고 드라이버(21a∼21n)의 타이밍 조정을 행할 수 있고, 이 결과로서 운용 상의 편리성을 높일 수 있고, 또한 지그를 준비하는 시간을 필요로 하지 않고 효율적으로 스큐 조정을 행할 수 있다.
이상, 본 발명의 실시예에 의한 반도체 시험 장치에 대하여 설명하였으나, 본 발명은 전술한 실시예로 제한되지 않고, 본 발명의 범위 내에서 자유롭게 변경이 가능하다. 예를 들면, 상기 실시예에서는, 반도체 시험 장치가 메모리 테스터인 경우를 예로 들어 설명하였으나, 본 발명은 반도체 논리 회로를 시험하는 로직 테스터나, LCD (Liquid Crystal Display: 액정 표시 디스플레이)의 구동 드라이버 등 반도체 디바이스의 시험에 사용되는 반도체 시험 장치에도 적용할 수 있다.
도 1은 본 발명의 제1 실시예 및 제2 실시예에 의한 반도체 시험 장치의 주요부 구성을 나타낸 블록도이다.
도 2는 드라이버(21a∼21n)의 스큐 조정 시의 동작의 일례를 나타낸 흐름도이다.
도 3은 본 발명의 제2 실시예에 의한 반도체 시험 장치가 구비하는 드라이버 핀 블록의 구성을 나타낸 도면이다.
[부호의 설명]
1: 반도체 시험 장치 14a∼14k: 드라이버 핀 블록
16: 기준 신호 발생부 19: 제어부
21a∼21n: 드라이버 22: 조정용 컴퍼레이터
23: 전환부 24: 기준 신호 입력단
30: 드라이버 핀 블록 31a∼31n: 조정용 컴퍼레이터
32: 조정용 컴퍼레이터 33: 셀렉터
34: 기준 신호 입력단 40: 반도체 디바이스
120, 150: 프로그래머블 지연 발생 장치
S1∼Sn: 시험 신호 SS: 기준 신호

Claims (8)

  1. 삭제
  2. 반도체 디바이스에 시험 신호를 인가하여 얻어지는 신호에 기초하여, 상기 반도체 디바이스의 시험을 행하는 반도체 시험 장치에 있어서,
    상기 시험 신호를 생성하는 복수개의 드라이버와, 상기 드라이버의 출력단에 접속되어 상기 드라이버의 타이밍을 조정하는 하나 이상의 조정용 컴퍼레이터와, 상기 조정용 컴퍼레이터의 타이밍 조정을 위한 기준 신호가 입력되는 기준 신호 입력단을 포함하는 드라이버 핀 블록(driver pin block);
    상기 기준 신호를 생성하는 기준 신호 생성부; 및
    상기 기준 신호 생성부를 제어하여 상기 기준 신호 입력단으로부터 상기 드라이버 핀 블록에 대해서 상기 기준 신호를 입력시켜서 상기 조정용 컴퍼레이터의 타이밍 조정을 행하고, 또한 상기 조정용 컴퍼레이터로부터 출력되는 신호에 기초하여 상기 드라이버의 타이밍 조정을 행하는 제어부
    를 포함하는 반도체 시험 장치.
  3. 제2항에 있어서,
    상기 제어부는, 상기 조정용 컴퍼레이터 및 상기 드라이버의 타이밍 조정을, 상기 드라이버의 출력단을 개방한 상태에서 행하는, 반도체 시험 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 드라이버 핀 블록은, 상기 복수개의 드라이버 중 어느 하나, 또는 상기 기준 신호 입력단을 상기 조정용 컴퍼레이터에 접속시키는 전환부를 포함하는, 반도체 시험 장치.
  5. 제2항 또는 제3항에 있어서,
    상기 조정용 컴퍼레이터는, 상기 복수개의 드라이버의 출력단에 각각 접속된 복수개의 제1 컴퍼레이터와, 상기 기준 신호 입력단에 접속된 제2 컴퍼레이터를 포함하고,
    상기 복수개의 제1 컴퍼레이터의 출력 및 상기 제2 컴퍼레이터의 출력 중 어느 하나를 선택하는 선택부를 포함하는 반도체 시험 장치.
  6. 제2항에 있어서,
    기대값과 상기 조정용 컴퍼레이터로부터 출력되는 상기 신호에 기초하여, 상기 반도체 디바이스의 패스(pass) 또는 페일(fail)을 판정 타이밍에서 판정하는 판 정부를 포함하고,
    상기 제어부는, 상기 판정 타이밍을 변화시키면서 상기 판정부의 판정 결과에 기초하여, 상기 패스와 상기 페일의 터닝 포인트(turning point)를 구하고, 상기 판정 타이밍을 상기 터닝 포인트가 구해진 타이밍으로 설정하여, 상기 조정용 컴퍼레이터의 타이밍 조정을 행하는, 반도체 시험 장치.
  7. 제2항에 있어서,
    기대값과 상기 조정용 컴퍼레이터로부터 출력되는 상기 신호에 기초하여, 상기 반도체 디바이스의 패스 또는 페일을 판정하는 판정부를 포함하고,
    상기 제어부는, 드라이버의 입력단에 공급되는 신호의 타이밍을 변화시키면서 상기 판정부의 판정 결과에 기초하여, 상기 패스와 상기 페일의 터닝 포인트를 구하고, 상기 드라이버의 상기 입력단에 공급되는 상기 신호의 상기 타이밍을 상기 터닝 포인트가 구해진 타이밍으로 설정하여, 상기 드라이버의 타이밍 조정을 행하는, 반도체 시험 장치.
  8. 제5항에 있어서,
    상기 제1 컴퍼레이터 및 상기 제2 컴퍼레이터는 동일한 제조 프로세스에 의해 제조되어 집적화되어 있는, 반도체 시험 장치.
KR1020080081820A 2007-08-24 2008-08-21 반도체 시험 장치 KR100958865B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007218292A JP5429727B2 (ja) 2007-08-24 2007-08-24 半導体試験装置
JPJP-P-2007-00218292 2007-08-24

Publications (2)

Publication Number Publication Date
KR20090021084A KR20090021084A (ko) 2009-02-27
KR100958865B1 true KR100958865B1 (ko) 2010-05-20

Family

ID=40280431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080081820A KR100958865B1 (ko) 2007-08-24 2008-08-21 반도체 시험 장치

Country Status (5)

Country Link
US (1) US20090055699A1 (ko)
JP (1) JP5429727B2 (ko)
KR (1) KR100958865B1 (ko)
DE (1) DE102008039070A1 (ko)
TW (1) TWI425518B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9081096B2 (en) * 2012-08-31 2015-07-14 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Apparatus, method, and computer program for a resolution-enhanced pseudo-noise code technique
KR102426476B1 (ko) * 2020-12-30 2022-07-28 주식회사 엑시콘 반도체 소자의 테스트 및 타이밍 보정 기능을 구비한 테스트 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000065898A (ja) 1998-08-19 2000-03-03 Nec Corp 半導体試験装置及びプログラムを記憶した記憶媒体
JP2002082148A (ja) * 2000-09-11 2002-03-22 Hitachi Electronics Eng Co Ltd 半導体試験装置のタイミング補正方法及び装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ
JP2813188B2 (ja) * 1989-01-27 1998-10-22 株式会社アドバンテスト Ｉｃ試験装置
JP2831780B2 (ja) * 1990-02-02 1998-12-02 株式会社アドバンテスト Ｉｃ試験装置
JP2895930B2 (ja) * 1990-08-08 1999-05-31 株式会社アドバンテスト Ｉｃ試験装置のタイミング校正方法
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
US6448799B1 (en) * 1999-09-30 2002-09-10 Hitachi Electronics Engineering Co., Ltd. Timing adjustment method and apparatus for semiconductor IC tester
JP2001228214A (ja) * 2000-02-15 2001-08-24 Hitachi Ltd 半導体試験装置
JP3950646B2 (ja) * 2001-05-21 2007-08-01 株式会社日立製作所 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ
JP2003057313A (ja) * 2001-08-20 2003-02-26 Ando Electric Co Ltd 半導体集積回路試験装置及びその調整方法
DE10231419B4 (de) * 2002-07-11 2015-01-29 Qimonda Ag Vorrichtung und Verfahren zur Kalibrierung von Signalen
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
US7213182B2 (en) * 2005-01-19 2007-05-01 Advantest Corporation Test apparatus and test method
JP4748349B2 (ja) * 2005-03-04 2011-08-17 横河電機株式会社 テスタシミュレーション装置及びテスタシミュレーション方法
JP4945991B2 (ja) * 2005-09-30 2012-06-06 横河電機株式会社 プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置
JP2007218292A (ja) 2006-02-14 2007-08-30 Ntn Corp 車輪用軸受装置
US7755375B2 (en) * 2008-01-08 2010-07-13 Advantest Corporation Test apparatus, probe card, and test method
US7768255B2 (en) * 2008-08-28 2010-08-03 Advantest Corporation Interconnection substrate, skew measurement method, and test apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000065898A (ja) 1998-08-19 2000-03-03 Nec Corp 半導体試験装置及びプログラムを記憶した記憶媒体
JP2002082148A (ja) * 2000-09-11 2002-03-22 Hitachi Electronics Eng Co Ltd 半導体試験装置のタイミング補正方法及び装置

Also Published As

Publication number Publication date
US20090055699A1 (en) 2009-02-26
KR20090021084A (ko) 2009-02-27
JP5429727B2 (ja) 2014-02-26
TW200923954A (en) 2009-06-01
JP2009052953A (ja) 2009-03-12
DE102008039070A1 (de) 2009-02-26
TWI425518B (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
KR100471544B1 (ko) 실장과 에이티이가 통합된 반도체 소자 테스트 장치
US7612620B2 (en) System and method for conditioning differential clock signals and integrated circuit load board using same
KR20000005251A (ko) 프로그램가능한 딜레이를 제공하는 장치 및 방법
KR100958865B1 (ko) 반도체 시험 장치
US6448799B1 (en) Timing adjustment method and apparatus for semiconductor IC tester
US7917821B2 (en) System-on-chip performing multi-phase scan chain and method thereof
US7733113B2 (en) Semiconductor test device
JP3090098B2 (ja) 基準電圧発生回路
JP2003043124A (ja) 試験装置、及びキャリブレーション方法
JP2007292471A (ja) 半導体試験装置
JP4840730B2 (ja) デバイステスタ、タイミング校正方法
JP2003107128A (ja) 半導体試験装置及び試験方法
JPH0627195A (ja) Ｌｓｉ試験装置
JP4320733B2 (ja) 半導体試験装置
JP2005221433A (ja) 試験装置
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로
JP2010185790A (ja) 試験装置および校正方法
JPWO2010044251A1 (ja) 試験装置
JP4333527B2 (ja) Ｉｃテスタ
KR20030031789A (ko) 복수의 반도체 집적 회로들을 병렬로 테스트하기 위한테스트 장치
US8030945B2 (en) Group of circuits and testing method thereof and testing machine thereof
KR20240003896A (ko) 타이밍 생성기의 에지 출력 구조가 개선된 반도체 테스트 장치
JP6530288B2 (ja) 半導体装置および半導体装置のテスト方法
KR100933803B1 (ko) 기준전압발생회로 및 그 제어방법
US8754667B2 (en) Semiconductor device test method and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 10