JP4945991B2 - プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 - Google Patents
プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 Download PDFInfo
- Publication number
- JP4945991B2 JP4945991B2 JP2005286820A JP2005286820A JP4945991B2 JP 4945991 B2 JP4945991 B2 JP 4945991B2 JP 2005286820 A JP2005286820 A JP 2005286820A JP 2005286820 A JP2005286820 A JP 2005286820A JP 4945991 B2 JP4945991 B2 JP 4945991B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- time
- elements
- delay time
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Description
この発明によると、まず各遅延素子の遅延設定スパンの長さが同一の所定の長さに設定され、次いで固定遅延時間と所定の長さに設定された遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子が選択される。そして、選択された遅延素子以外の遅延素子が調整されて遅延設定スパンが伸ばされ、これらの遅延素子の最大遅延時間が、選択された遅延素子の最大遅延時間と等しくされる。
上記課題を解決するために、本発明のプログラマブル遅延発生装置の調整装置は、信号の遅延時間を設定することができる範囲である遅延設定スパンを個別に可変可能な複数の遅延素子(12a,12b,…,12n)を備えるプログラマブル遅延発生装置の調整装置であって、前記複数の遅延素子を調整して前記複数の遅延素子の各々の前記遅延設定スパンの長さを同一の所定の長さに設定し、設定可能な最短遅延時間である固定遅延時間と前記所定の長さに設定された前記遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子を前記複数の遅延素子から選択し、前記最大遅延時間が選択した遅延素子の前記最大遅延時間と等しくなるように、選択した遅延素子以外の遅延素子の前記遅延設定スパンを伸ばす調整を行う制御装置(18)を備えることを特徴としている。
この発明によると、制御装置によって、まず各遅延素子の遅延設定スパンの長さが同一の所定の長さに設定され、次いで固定遅延時間と所定の長さに設定された遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子が選択される。そして、選択された遅延素子以外の遅延素子が調整されて遅延設定スパンが伸ばされ、これらの遅延素子の最大遅延時間が、選択された遅延素子の最大遅延時間と等しくされる。
また、本発明のプログラマブル遅延発生装置の調整装置は、前記制御装置が、前記遅延素子の実際の遅延時間を測定する計時装置を備えることを特徴としている。
また、本発明のプログラマブル遅延発生装置の調整装置は、前記制御装置が、前記遅延設定スパンが前記所定の長さに設定された前記複数の遅延素子の遅延時間を、前記遅延設定スパン内で設定可能な最長の遅延時間に設定し、前記計時装置は、前記最長の遅延時間に設定された前記遅延素子の実際の遅延時間を計測することにより前記最大遅延時間を求めることを特徴としている。
本発明の半導体検査装置は、被検査対象(20)の検査を行う半導体検査装置(10)において、上記の何れかに記載のプログラマブル遅延発生装置の調整装置を備え、前記調整装置で調整された前記プログラマブル遅延発生装置を介した信号を前記検査信号として前記被検査対象に与えて得られる信号を用いて前記被検査対象の検査を行うことを特徴としている。
図1は、本発明の一実施形態によるプログラマブル遅延発生装置の調整装置を備える本発明の一実施形態による半導体検査装置の構成を示すブロック図である。図1に示す通り、本実施形態の半導体検査装置10は、パターン発生装置11、プログラマブル遅延発生装置12、ドライバ装置13、マルチプレクサ14、コンパレータ回路15、判定回路16、基準判定クロック発生回路17、及び制御装置18を含んで構成される。
プログラマブル遅延発生装置12に設けられた遅延素子12a,12b,…,12nの各々の遅延時間を調整する処理は、半導体デバイス20のピン毎に順次実行される。例えば、まずピン20aに対応する遅延素子12aの遅延時間が調整され、次にピン20bに対応する遅延素子12bの遅延時間が調整され、以下同様にピン20nに対応する遅延素子12nまで、全てのピンに対応する遅延素子の遅延時間が順次調整される。尚、プログラマブル遅延発生装置12に設けられた遅延素子12a,12b,…,12nには予め所定の遅延設定スパンが設定されているものとして話を進める。遅延素子12a,12b,…,12nの遅延時間を調整する具体的な処理手順は以下の通りである。
図2は、本発明の一実施形態によるプログラマブル遅延発生装置の調整方法を説明するための図である。尚、以下では、プログラマブル遅延発生装置12に設けられた遅延素子12a,12b,…,12nのうちの3つの遅延素子(例えば、遅延素子12a,12b,12c)の遅延設定スパンを調整する方法を例に挙げて説明する。図2においては、図3との違いを明確化するため、これら3つの遅延素子をそれぞれA,B,Cとしている。
12 プログラマブル遅延発生装置
12a,12b,…,12n 遅延素子
18 制御装置
20 半導体デバイス(被検査対象)
Claims (5)
- 信号の遅延時間を設定することができる範囲である遅延設定スパンを個別に可変可能な複数の遅延素子を備えるプログラマブル遅延発生装置の調整方法であって、
前記複数の遅延素子を調整して前記複数の遅延素子の各々の前記遅延設定スパンの長さを同一の所定の長さに設定する第1調整ステップと、
設定可能な最短遅延時間である固定遅延時間と前記所定の長さに設定された前記遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子を前記複数の遅延素子から選択する選択ステップと、
前記最大遅延時間が前記選択ステップで選択した遅延素子の前記最大遅延時間と等しくなるように、前記選択ステップで選択した遅延素子以外の遅延素子の前記遅延設定スパンを伸ばす調整を行う第2調整ステップと
を含むことを特徴とするプログラマブル遅延発生装置の調整方法。 - 信号の遅延時間を設定することができる範囲である遅延設定スパンを個別に可変可能な複数の遅延素子を備えるプログラマブル遅延発生装置の調整装置であって、
前記複数の遅延素子を調整して前記複数の遅延素子の各々の前記遅延設定スパンの長さを同一の所定の長さに設定し、設定可能な最短遅延時間である固定遅延時間と前記所定の長さに設定された前記遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子を前記複数の遅延素子から選択し、前記最大遅延時間が選択した遅延素子の前記最大遅延時間と等しくなるように、選択した遅延素子以外の遅延素子の前記遅延設定スパンを伸ばす調整を行う制御装置を備えることを特徴とするプログラマブル遅延発生装置の調整装置。 - 前記制御装置は、前記遅延素子の実際の遅延時間を測定する計時装置を備えることを特徴とする請求項2記載のプログラマブル遅延発生装置の調整装置。
- 前記制御装置は、前記遅延設定スパンが前記所定の長さに設定された前記複数の遅延素子の遅延時間を、前記遅延設定スパン内で設定可能な最長の遅延時間に設定し、
前記計時装置は、前記最長の遅延時間に設定された前記遅延素子の実際の遅延時間を計測することにより前記最大遅延時間を求める
ことを特徴とする請求項3記載のプログラマブル遅延発生装置の調整装置。 - 被検査対象の検査を行う半導体検査装置において、
請求項2から請求項4の何れか一項に記載のプログラマブル遅延発生装置の調整装置を備え、前記調整装置で調整された前記プログラマブル遅延発生装置を介した信号を前記検査信号として前記被検査対象に与えて得られる信号を用いて前記被検査対象の検査を行うことを特徴とする半導体検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286820A JP4945991B2 (ja) | 2005-09-30 | 2005-09-30 | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286820A JP4945991B2 (ja) | 2005-09-30 | 2005-09-30 | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007097078A JP2007097078A (ja) | 2007-04-12 |
JP4945991B2 true JP4945991B2 (ja) | 2012-06-06 |
Family
ID=37982172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286820A Expired - Fee Related JP4945991B2 (ja) | 2005-09-30 | 2005-09-30 | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4945991B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5429727B2 (ja) * | 2007-08-24 | 2014-02-26 | ワイアイケー株式会社 | 半導体試験装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774818B2 (ja) * | 1988-06-23 | 1995-08-09 | 日立電子エンジニアリング株式会社 | テスターのタイミング信号発生回路 |
JP4162810B2 (ja) * | 1999-10-08 | 2008-10-08 | 株式会社アドバンテスト | 半導体デバイス試験装置のタイミング位相校正方法・装置 |
JP3507467B2 (ja) * | 2001-10-22 | 2004-03-15 | 株式会社日立製作所 | Ic試験装置 |
-
2005
- 2005-09-30 JP JP2005286820A patent/JP4945991B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007097078A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070182612A1 (en) | Digital bist test scheme for adc/dac circuits | |
US9285415B2 (en) | Built-off test device and test system including the same | |
US7782064B2 (en) | Test apparatus and test module | |
US8106676B2 (en) | Semiconductor device | |
US20100033222A1 (en) | Pulse control device | |
JP5316657B2 (ja) | 半導体集積回路 | |
JP4945991B2 (ja) | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 | |
US9197212B2 (en) | Apparatus and method for correcting output signal of FPGA-based memory test device | |
JP5205881B2 (ja) | 半導体集積回路および半導体集積回路の電源電圧降下量測定方法 | |
CN108074601B (zh) | 具有输入电路的存储器装置以及存储器装置的操作方法 | |
JP2009017359A (ja) | 半導体集積回路 | |
US11372042B2 (en) | Semiconductor device and burn-in test method thereof | |
JP2019102473A (ja) | 半導体装置、及び半導体装置における電流調整方法 | |
JP2006012046A (ja) | システムlsi | |
JP4320733B2 (ja) | 半導体試験装置 | |
JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
KR101156029B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
JP2000206212A (ja) | 半導体試験方法および半導体試験装置 | |
TWI797622B (zh) | 用於測試積體電路的方法及系統 | |
JP5146254B2 (ja) | データ転送システムおよびlsiテスタ | |
JP6530288B2 (ja) | 半導体装置および半導体装置のテスト方法 | |
JP2004219097A (ja) | 半導体試験装置 | |
JP3216608B2 (ja) | 半導体試験装置及びプログラムを記憶した記憶媒体 | |
US8754667B2 (en) | Semiconductor device test method and semiconductor device | |
JP2005175790A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |