TWI425518B - 半導體測試裝置 - Google Patents
半導體測試裝置 Download PDFInfo
- Publication number
- TWI425518B TWI425518B TW097129665A TW97129665A TWI425518B TW I425518 B TWI425518 B TW I425518B TW 097129665 A TW097129665 A TW 097129665A TW 97129665 A TW97129665 A TW 97129665A TW I425518 B TWI425518 B TW I425518B
- Authority
- TW
- Taiwan
- Prior art keywords
- adjustment
- timing
- comparator
- driver
- signal
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 99
- 239000004065 semiconductor Substances 0.000 title claims description 93
- 230000008859 change Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 3
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於進行半導體邏輯電路或半導體記憶體等半導體裝置之測試的半導體測試裝置。
本申請案係依據2007年8月24向日本提申之專利申請案2007-218292號主張優先權，其內容於此處援用。
一般而言，半導體裝置具機能相異之多種接腳。例如，於半導體記憶體，具備：輸入位址之輸入接腳(位址接腳)、輸出入資料之輸出入接腳(資料接腳)、電源接腳、其他控制接腳。因此，進行半導體裝置測試之半導體測試裝置，亦對應於半導體裝置之接腳種類而具功能相異的多種接腳。例如，進行半導體記憶體測試之半導體測試裝置(記憶體測試器)，具備：驅動器接腳，設置有對於半導體記憶體之位址接腳施加位址之驅動器；IO(Input/Output)接腳，設置有對於半導體記憶體之資料接腳施加資料之驅動器，與接收從同資料接腳輸出之資料的比較器；等。
若設置於上述驅動器接腳及IO接腳之驅動器的特性不一致，則從各驅動器輸出之訊號會發生時序不吻合(驅動器時滯(skew))，且設置於上述IO接腳之比較器特性若有不一致，則判定半導體裝置之合格/不合格之判定時序會發生不吻合(比較器時滯)。若有該等時滯，則可能半導體裝置之測試結果會造成錯誤，因此，在進行半導體裝置測試之前，必需將時滯以高精度調整。以下專利文獻1，揭示使用將驅動器接腳與IO接腳予以電短路之治具(短路晶片)進行時滯調整之技術。
[專利文獻1]日本特開2001-228214號公報
而，近年來對於半導體裝置測試需要之成本降低的要求正在升高。尤其，由於關於半導體記憶體，低價化正在進展，因此，需要儘可能有效率地進行測試。然而，上述專利文獻1所揭示之技術，由於需要作業員以手工作業將上述治具運送到測試頭上並進行位置對準之準備作業，因此，不僅運用上極為不便，而且有效率極差的問題。
亦即，時滯調整由於係將設置在半導體測試裝置內之驅動器間之時序不吻合進行調整，或者調整比較器間之時序不吻合，因此若考慮運用上之便利性，希望可以不用準備額外治具準備，僅需作業員進行指示便能執行時滯調整。又，上述治具準備作業需要約數十分鐘的時間，若考慮一般時滯調整需要的時間為約數十分鐘，則由於僅是準備作業，便需要與時滯調整所需時間同程度之時間，因此可認為效率極差。
本發明係有鑑於上述情事而生，目的在於提供運用上便利性高、能有效率地進行時滯調整之半導體測試裝置。
為了解決上述課題，本發明之半導體測試裝置，係對於半導體裝置施加測試訊號並依據得到之訊號，進行前述半導體裝置之測試；特徵在於具備驅動器接腳區塊，包含：多數驅動器，產生前述測試訊號；至少一調整用比較器，進行與前述驅動器之輸出端連接之前述驅動器之時序調整用；基準訊號輸入端，輸入前述調整用比較器之時序調整用之基準訊號。
依照此發明，使用從基準訊號輸入端輸入之基準訊號，進行調整用比較器之時序調整，並使用該時序經過調整之調整用比較器，進行多數驅動器之時序調整。
又，本發明之半導體測試裝置，特徵在於包含：基準訊號產生部，產生前述基準訊號；控制部，控制前述基準訊號產生部而使前述基準訊號從前述基準訊號輸入端對於前述驅動器接腳區塊輸入，並進行前述調整用比較器之時序調整，同時對應於從前述調整用比較器輸出之訊號，進行前述驅動器之時序調整。
又，本發明之半導體測試裝置特徵在於：前述控制部係於前述驅動器之輸出端開放的狀態，進行前述調整用比較器及前述驅動器之時序調整。
又，本發明之半導體測試裝置特徵在於：切換部，前述驅動器接腳區塊將前述多數驅動器其中任一或前述基準訊號輸入端與前述調整用比較器連接。
或者，本發明之半導體測試裝置，特徵在於：前述調整用比較器包含與前述多數驅動器之輸出端分別連接之多數第1比較器及與前述基準訊號輸入端連接之第2比較器，且具備選擇部，選擇前述多數第1比較器之輸出及前述第2比較器之輸出其中任一。
又，本發明之半導體測試裝置具備判定部，依據期待值及從前述調整用比較器輸出之前述訊號，於判定時序判定前述半導體裝置之合格或不合格，前述控制部，一面使前述判定時序變化一面依據前述判定部之判定結果，求出前述合格與前述不合格之變化點，並將前述判定時序設定成已求取前述變化點之時序，進行前述調整用比較器之時序調整。
又，本發明之半導體測試裝置，具備判定部，依據期待值及從前述調整用比較器輸出之前述訊號，判定前述半導體裝置之合格或不合格；前述控制部一面使對於驅動器之輸入端供給之訊號時序變化一面依據前述判定部之判定結果求取前述合格與前述不合格之變化點，並將前述驅動器對於前述輸入端供給之前述訊號之前述時序設定為已求取前述變化點之時序，進行前述驅動器之時序調整。
又，本發明之半導體測試裝置，特徵在於：將前述第1比較器及前述第2比較器以相同製程製造並且積體化。
依照本發明，使用從基準訊號輸入端所輸入之基準訊號進行調整用比較器之時序調整，並使用此時序經調整之調整用比較器，進行多數驅動器之時序調整。因此，可以不使用習知半導體測試裝置必需使用之治具(短路晶片)而進行驅動器之時序調整，其結果，可提高運用上之便利，不需要準備治具之時間，具有能有效率地進行時滯調整之效果。
將本發明之實施形態參照圖式，說明如下，但是該等實施形態僅為本發明之例示，本發明不限定於該等實施形態。在不脫離本發明要旨及範圍之範圍內，可進行追加、省略、置換、其他變更。亦即，本發明不限於以下說明，僅由添附的專利申請範圍限定。
以下，參照圖式，對於本發明實施形態之半導體測試裝置詳細說明。又，以下說明中，為了容易理解，被測試對象之半導體裝置定為半導體記憶體，半導體測試裝置定為進行半導體記憶體測試之記憶體測試器。又，記憶體測試器具備設置有驅動器之驅動器接腳，及設置有驅動器及比較器之IO(Input/output)接腳，但是以下說明中係詳細說明驅動器接腳，當無特別需要，對於IO接腳之說明省略。
圖1顯示本發明第1實施形態之半導體測試裝置之要部構成方塊圖。如圖1所示，本實施形態之半導體測試裝置1，具備：樣式發生部11、格式器12、時序發生部13、驅動器接腳區塊14a～14k、判定部15、基準訊號發生部16(基準訊號產生部)、切換部17、18，及控制部19，對於作為被測試對象之半導體裝置40施加測試訊號S1～Sn等並依據得到之訊號，進行半導體裝置40之測試。又，從驅動器接腳區塊14a輸出之測試訊號S1～Sn，例如施加於半導體裝置40之位址接腳，藉此，從半導體裝置40讀出資料時，其資料由不圖示之IO接腳收訊，並判定半導體裝置40之合格/不合格。
樣式發生部11，於控制部19之控制下，產生用於產生對於半導體裝置40施加之測試訊號的測試樣式，及產生用以調整從設置於各驅動器接腳區塊14a～14k之驅動器21a～21n(詳細如後述)輸出之訊號時序的測試樣式，以該等作為測試樣式P1輸出。又，樣式發生部11於控制部19之控制下，產生基準樣式P2並輸出，該基準樣式P2係用於產生基準訊號SS，該基準訊號SS調整由於設置在各驅動器接腳區塊14a～14k之調整用比較器22(詳細於後述)之特性不一致所致合格/不合格之判定時序不吻合。又，於以下說明中，有時將調整由於調整用比較器22之特性不一致所致判定時序不吻合，省略稱為「調整用比較器22之時序調整」。再者，樣式發生部11，亦產生與測試樣式P1及基準樣式P2之每一個對應之期待值P3。
格式器12，將從樣式發生部11輸出之測試樣式P1作為輸入，從時序發生部13輸出之定時脈衝邊緣訊號TE與輸入之測試樣式P1，產產生為規定測試訊號S1～Sn之基本的時序的訊號Q1～Qn。該格式器12，內部具備可程式化延遲線等可程式化遲延發生裝置120，於控制部19之控制下，將訊號Q1～Qn每一個之輸出時序進行微調整。又，可程式化遲延發生裝置120，對應於設置在各驅動器接腳區塊14a～14k內之驅動器21a～21n分別設置。
時序發生部13，產生規定測試訊號S1～Sn及基準訊號SS之時序的定時脈衝邊緣訊號TE，及規定在判定部15判定合格/不合格之時序的閃控訊號ST。又，於時序發生部13產生之定時脈衝邊緣訊號TE及閃控訊號ST，規定從不圖示之IO接腳對於半導體裝置40輸出之測試訊號之時序，又，亦用在依據於IO接腳收訊之訊號，判定半導體裝置40之合格/不合格之用。
各驅動器接腳區塊14a～14k，具備：多數驅動器21a～21n、調整用比較器22、切換部23、及基準訊號輸入端24，並分別產生從訊號Q1～Qn對於半導體裝置40施加之測試訊號S1～Sn。該構成之驅動器接腳區塊14a～14k，不必使用習知半導體測試裝置必要的治具(短路晶片)，而能調整從驅動器21a～21n輸出之測試訊號之時序不吻合(驅動器時滯(skew))。又，以下說明中，有時將調整從驅動器21a～21n輸出之測試訊號之時序不吻合，省略稱為「驅動器21a～21n之時序調整」。
驅動器21a～21n，從格式器12輸出之訊號Q1～Qn，分別產生測試訊號S1～Sn。調整用比較器22，通過切換部23而連接於驅動器21a～21n之輸出端，用於進行驅動器21a～21n之時序調整。切換部23，具備：將驅動器21a～21n之輸出端與調整用比較器22之輸入端間連接或遮斷之多數開關，及將基準訊號輸入端24與調整用比較器22之輸入端間連接或遮斷之開關，驅動器21a～21n其中任一或基準訊號輸入端24，連接於調整用比較器22之輸入端。
又，上述切換部23具備之多數開關之開閉，利用控制部19控制。又，設置於上述切換部23之開關，例如可使用FET(Field Effect Transistor：場效電晶體)開關、二極體橋等。基準訊號輸入端24，係用於將於基準訊號發生部16發生之基準訊號SS輸入到各驅動器接腳區塊內之輸入端。圖1中，僅圖示驅動器接腳區塊14a之內部構成，但是其他驅動器接腳區塊14b～14k之內部構成亦與驅動器接腳區塊14a為相同。
判定部15，將從設置於各驅動器接腳區塊14a～14k之調整用比較器22所輸出之訊號與來自於樣式發生部11之期待值P3，於從時序發生部13輸出之閃控訊號ST之時序進行比較，判定半導體裝置40之合格/不合格。判定部15之判定結果，輸出到控制部19。該判定部15，與格式器12同樣，內部具可程式化延遲線等可程式化遲延發生裝置150，於控制部19控制下，將閃控訊號ST之判定時序進行微調整。
基準訊號發生部16，將從樣式發生部11輸出之基準樣式P2作為輸入，從時序發生部13輸出之定時脈衝邊緣訊號TE及輸入之基準樣式P2，產生用以進行調整用比較器22之時序調整之基準訊號SS。切換部17，具備多數開關，將基準訊號發生部16之輸出端與驅動器接腳區塊14a～14k之基準訊號輸入端24的每一個之間連接或遮斷，切換是否將基準訊號SS對於驅動器接腳區塊14a～14k之每一個供給。又，切換部17具備之多數開關之開閉，由控制部19控制。
切換部18，具備多數開關，將各驅動器接腳區塊14a～14k具備之驅動器21a～21n與半導體裝置40之間連接或遮斷，切換是否使驅動器21a～21n與半導體裝置40電切離。又，切換部18具備之多數開關之開閉，由控制部19控制。驅動器21a～21n之時滯調整，於切換部18具備之開關為開狀態，驅動器21a～21n之輸出端為開放之狀態進行。
控制部19，藉由控制設置於半導體測試裝置1之各區塊，將半導體測試裝置1之動作統籌控制。例如，開始半導體裝置40測試時，於使設置在切換部18之多數開關為閉狀態後，控制樣式發生部11而使發生測試樣式P1及期待值P3。又，調整設置於各驅動器接腳區塊14a～14k之驅動器21a～21n之時滯時，控制設置在切換部23及切換部17、18之開關之開閉狀態，同時，控制樣式發生部11而使發生測試樣式P1及基準樣式P2及期待值P3，並依據判定部15之判定結果，控制設置於格式器12及判定部15之可程式化遲延發生裝置120及150。又，圖1在控制各區塊之控制訊號中，僅顯示關於樣式發生部11之控制訊號。
其次，說明於半導體測試裝置1進行時滯調整時之動作。圖2顯示驅動器21a～21n之時滯調整時動作例之流程表。又，圖2所示處理，係由使用者對於控制部19進行時滯調整指示而開始。處理若開始，則首先控制部19將設置於切換部18之開關設定為全開狀態，同時，將設置於切換部17之開關設為全閉狀態(步驟ST11)。藉此，驅動器21a～21n之輸出端從半導體裝置40切離成開放狀態，且基準訊號發生部16之輸出端與設置於驅動器接腳區塊14a～14k之每一個的基準訊號輸入端24電連接。
其次，控制部19，控制設置於驅動器接腳區塊14a之切換部23的開關，將設置於驅動器接腳區塊14a之調整用比較器22之輸入端與基準訊號輸入端24連接(步驟ST12)。以上設定若結束，則控制部19對於樣式發生部11輸出使產生基準樣式P2之控制訊號，進行調整用比較器22之時序調整(步驟ST13)。
具體而言，若從控制部19輸出上述控制訊號，則依據該控制訊號，在樣式發生部11產生基準樣式P2及其期待值P3。產生之基準樣式P2輸出到基準訊號發生部16，期待值P3輸出到判定部15。基準訊號發生部16若有基準樣式P2輸入，則從基準樣式P2及從時序發生部13輸出之定時脈衝邊緣訊號TE，產生基準訊號SS。該基準訊號SS，通過切換部17而輸入到驅動器接腳區塊14a。
輸入到驅動器接腳區塊14a之基準訊號SS，通過切換部23而輸入到調整用比較器22之輸入端，與既定之基準電壓REF比較，顯示其比較結果之訊號從調整用比較器22輸出。從調整用比較器22輸出之訊號，輸入到判定部15，於從時序發生部13輸出之閃控訊號ST時序，與來自於樣式發生部11之期待值P3比較，而判定半導體裝置40之通過或不通過。
控制部19，一面使設置在判定部15之可程式化遲延發生裝置150之遲延量變化一面反複以上動作，求取合格與不合格之變化點。並且，控制部19，藉由將可程式化遲延發生裝置之遲延量，設定在可得其變化點之遲延量，將閃控訊號ST之判定時序進行微調整，藉此將調整用比較器22之時序進行調整。
其次，控制部19，控制設置於驅動器接腳區塊14a之切換部23的開關，將於驅動器接腳區塊14a設置之調整用比較器22與基準訊號輸入端24之間遮斷後，將驅動器21a～21n其中任一(此處為驅動器21a)之輸出端與調整用比較器22之輸入端連接(步驟ST14)。其次，控制部19，輸出使對於樣式發生部11發生測試樣式P1之控制訊號，進行連接於調整用比較器22之驅動器(在此為驅動器22a)之時序調整(步驟ST15)。
具體而言，若從控制部19輸出上述控制訊號，則依據該控制訊號，在樣式發生部11產生測試樣式P1及其期待值P3。產生之測試樣式P1輸出到格式器12，期待值P3輸出到判定部15。格式器12若有測試樣式P1輸入，則從測試樣式P1及時序發生部13輸出之定時脈衝邊緣訊號TE，產生時序經規定之訊號Q1～Qn。該等訊號Q1～Qn，分別輸入到設置在驅動器接腳區塊14a之驅動器21a～21n，於驅動器21a～21n，產生相當於測試訊號S1～Sn之訊號。
於驅動器21a～21n產生之訊號中，於驅動器21a產生之訊號，通過切換部23而輸入到調整用比較器22之輸入端，與既定之基準電壓REF比較，顯示其比較結果之訊號從調整用比較器22輸出。從調整用比較器22輸出之訊號，輸入到判定部15，於從時序發生部13輸出之閃控訊號ST之時序，與來自於樣式發生部11之期待值P3比較，判定半導體裝置40之合格或不合格。
控制部19，一面使設置於格式器12之可程式化遲延發生裝置120之中對應於驅動器接腳區塊14a之驅動器21a而設置之可程式化遲延發生裝置之遲延量變化，一面反複以上動作，求取合格與不合格之變化點。並且，控制部19藉由將該可程式化遲延發生裝置之遲延量，設定成能得到其變化點之遲延量，藉此進行驅動器21a之時序調整。
其次，控制部19，判斷是否設置於驅動器接腳區塊14a之驅動器21a～21n之所有時序調整已結束(步驟ST16)。該判斷結果為「否」時，控制部19控制於驅動器接腳區塊14a之切換部23所設置之開關，將其他驅動器(例如驅動器21b)之輸出端與調整用比較器22之輸入端連接(步驟ST14)，進行該驅動器21b之時序調整(步驟ST15)。
相對於此，步驟ST16之判斷結果為「是」時，控制部19判斷是全部驅動器接腳區塊14a～14k所設置之驅動器之時序調整已結束(步驟ST17)。該判斷結果為「否」時，控制部19控制時序調整未結束之驅動器接腳區塊(例如、驅動器接腳區塊14b)所設置之切換部23之開關，將該驅動器接腳區塊之調整用比較器22之輸入端與基準訊號輸入端24連接(步驟ST12)，進行調整用比較器22之時序調整(步驟ST13)。並且，其後控制部19，進行該驅動器接腳區塊所設置之驅動器21a～21n之時序調整(步驟ST14、ST15)。又，步驟ST17之判斷結果為「是」時，結束一連串處理。
如以上所述，本實施形態之半導體測試裝置1，具備驅動器接腳區塊14a～14k，包含：多數驅動器21a～21n，產生測試訊號S1～Sn；時序調整用之調整用比較器22，對應於該等驅動器21a～21n而設置；基準訊號輸入端24，用以輸入進行調整用比較器23之時序調整之基準訊號SS。因此，不需使用以往半導體測試裝置必要之治具(短路晶片)，能進行驅動器21a～21n之時序調整，其結果，能使運用上之便利性提高，同時不需要花費準備治具之時間，能有效率的進行時滯調整。
又，以上實施形態中，係將調整用比較器22之時序調整與驅動器21a～21n之時序調整，對於每一個驅動器接腳區塊14a～14k進行之情形說明。但是，亦可首先對於驅動器接腳區塊14a～14k所設置之全部調整用比較器22進行時序調整後，對於驅動器接腳區塊14a～14k所設置之驅動器21a～21n依序進行時序調整。
其次，說明本發明第2實施形態之半導體測試裝置。本實施形態之半導體測試裝置之全體構成，與圖1所示第1實施形態之半導體測試裝置為同樣構成，惟取代驅動器接腳區塊14a～14k而具備圖3所示驅動器接腳區塊30之點不同。圖3顯示本發明第2實施形態之半導體測試裝置具備之驅動器接腳區塊之構成。
如圖3所示，驅動器接腳區塊30，具備：多數驅動器21a～21n、多數調整用比較器31a～31n(第1比較器)、調整用比較器32(第2比較器)、選擇器33(選擇部)、及基準訊號輸入端34。亦即，圖3所示驅動器接腳區塊30，省略圖1所示各驅動器接腳區塊14a～14k之切換部23，取代調整用比較器22，具備調整用比較器31a～31n、調整用比較器32、及選擇器33。
調整用比較器31a～31n、驅動器21a～21n係以1對1對應，其輸入端分別連接在驅動器21a～21n之輸出端。該等調整用比較器31a～31n，係為了個別進行驅動器21a～21n之時序調整而設置。調整用比較器32，係為了進行調整用比較器31a～31n之時序調整而設置。
在此，調整用比較器31a～31n及調整用比較器32，由於以相同製程所製造並積體化，因此，可視為具大致相同特性。因此，調整用比較器32之時序調整結果(判定部15設置之可程式化遲延發生裝置150之遲延量)若關於調整用比較器31a～31n亦使用，則能進行調整用比較器31a～31n之時序調整。
選擇器33，於控制部19之控制下，選擇調整用比較器31a～31n之輸出及調整用比較器32之輸出中任一。基準訊號輸入端34，與圖1所示基準訊號輸入端24同樣地與切換部17連接，從基準訊號發生部16輸出之基準訊號SS輸入到驅動器接腳區塊30內。
本實施形態之時滯調整，依照如圖2所示流程圖處理以同樣處理進行。但是，於第1實施形態中，控制部19控制切換部23而切換與調整用比較器22連接之驅動器，但是，本實施形態中，取此而代之進行與選擇器33之調整用比較器31a～31n及32之輸出選擇之點，為不同的。又，對於調整用比較器32進行時序調整後，調整用比較器31a～31n之時序調整，使用對於調整用比較器32之時序調整之結果進行之點亦不同。
如以上說明，本實施形態半導體測試裝置中，具備驅動器接腳區塊30，包含：多數驅動器21a～21n，產生測試訊號S1～Sn；調整用比較器31a～31n，分別連接到該等驅動器21a～21n之輸出端；調整用比較器32，與基準訊號輸入端34連接；選擇器33，選擇調整用比較器31a～31n、32之輸出中任一；基準訊號輸入端34，輸入基準訊號SS。因此，與第1實施形態同樣地，能不使用習知半導體測試裝置必要之治具(短路晶片)，進行驅動器21a～21n之時序調整，其結果，能提高運用上之便利性，同時不需要花費準備治具之時間，能有效率地進行時滯調整。
以上，已說明本發明實施形態之半導體測試裝置，但是，本發明不限於上述實施形態，能在本發明之範圍內自由變更。例如，於上述實施形態中，係以半導體測試裝置為記憶體測試器為例說明，但是，本發明亦可應用於測試半導體邏輯電路之邏輯測試器，或LCD(Liquid Crystal Display：液晶顯示器)之驅動驅動器等半導體裝置測試使用之半導體測試裝置。
P1．．．測試樣式
P2．．．基準樣式
P3．．．期待值
Q1～Qn．．．訊號
REF．．．參考電壓
S1～Sn．．．測試訊號
SS．．．基準訊號
ST．．．閃控訊號
TE．．．定時脈衝邊緣訊號
1．．．半導體測試裝置
11．．．樣式發生部
12．．．格式器
13．．．時序發生部
14a～14k．．．驅動器接腳區塊
15．．．判定部
16．．．基準訊號發生部(基準訊號產生部)
17．．．切換部
18．．．切換部
19．．．控制部
21a～21n．．．驅動器
22．．．調整用比較器
23．．．切換部
24．．．基準訊號輸入端
30．．．驅動器接腳區塊
31a～31n．．．調整用比較器(第1比較器)
32．．．調整用比較器(第2比較器)
33．．．選擇器(選擇部)
34．．．基準訊號輸入端
40．．．半導體裝置
120．．．可程式化遲延發生裝置
150．．．可程式化遲延發生裝置
圖1顯示本發明之第1實施形態及第2實施形態之半導體測試裝置之要部構成方塊圖。
圖2顯示驅動器21a～21n之時滯調整時一動作例之流程圖。
圖3顯示本發明第2實施形態之半導體測試裝置具備之驅動器接腳區塊構成圖。
P1．．．測試樣式
P2．．．基準樣式
P3．．．期待值
Q1～Qn．．．訊號
REF．．．參考電壓
S1～Sn．．．測試訊號
SS．．．基準訊號
ST．．．閃控訊號
TE．．．定時脈衝邊緣訊號
1．．．半導體測試裝置
11．．．樣式發生部
12．．．格式器
13．．．時序發生部
14a～14k．．．驅動器接腳區塊
15．．．判定部
16．．．基準訊號發生部(基準訊號產生部)
17．．．切換部
18．．．切換部
19．．．控制部
21a～21n．．．驅動器
22．．．調整用比較器
23．．．切換部
24．．．基準訊號輸入端
40．．．半導體裝置
120．．．可程式化遲延發生裝置
150．．．可程式化遲延發生裝置
Claims (8)
- 一種半導體測試裝置，對於半導體裝置施加測試訊號，並依據得到之訊號進行該半導體裝置之測試，其特徵為：具備驅動器接腳區塊，包含：多數驅動器，產生該測試訊號；至少1個調整用比較器，用來調整與該驅動器之輸出端連接之該驅動器之時序；基準訊號輸入端，輸入用以進行該調整用比較器之時序調整用之基準訊號；一樣式發生部，用於產生對於半導體裝置施加之測試訊號的測試樣式，及產生用以調整從設置於各驅動器接腳區塊之驅動器輸出之訊號時序的測試樣式，及產生基準樣式並輸出，該基準樣式係用於產生該基準訊號，該基準訊號調整由於設置在各驅動器接腳區塊之調整用比較器之特性不一致所致合格或不合格之判定時序不吻合，該樣式發生部產生與測試樣式及基準樣式之每一個對應之期待值；及一格式器，將從樣式發生部輸出之測試樣式作為輸入，從一時序發生部輸出之定時脈衝邊緣訊號與輸入之測試樣式，產生為規定測試訊號之基本的時序的訊號，該格式器具有複數之可程式化遲延發生裝置，將訊號每一個之輸出時序進行微調整，該些可程式化遲延發生裝置係對應於設置在各驅動器接腳區塊內之驅動器分別設置。
- 如申請專利範圍第1項之半導體測試裝置，包含：基準訊號產生部，產生該基準訊號；控制部，控制該基準訊號產生部，而從該基準訊號輸入端對於該驅動器接腳區塊輸入該基準訊號，進行該調整用比較器之時序調整；同時，因應從該調整用比較器輸出之訊號，進行該驅動器之時序調整。
- 如申請專利範圍第2項之半導體測試裝置，其中，該控制部係於該驅動器之輸出端開放之狀態，進行該調整用比較器及該驅動器之時序調整。
- 如申請專利範圍第1至3項中任一項之半導體測試裝置，其中，該驅動器接腳區塊具備切換部，用以將該多數驅動器中任一者或該基準訊號輸入端與該調整用比較器連接。
- 如申請專利範圍第1至3項中任一項之半導體測試裝置，其中，該調整用比較器，具有：多數第1比較器，分別連接於該多數驅動器之輸出端；及第2比較器，與該基準訊號輸入端連接；並具有：選擇部，用以選擇該多數第1比較器之輸出及該第2比較器之輸出其中之任一者。
- 如申請專利範圍第2項之半導體測試裝置，其中，具備判定部，依據期待值及從該調整用比較器輸出之該訊號，於判定時序進行該半導體裝置之合格或不合格的判定；該控制部，一面使該判定時序變化，一面依據該判定部之判定結果，求取該合格與該不合格之變化點；並且將該判定時序設定為已求取該變化點之時序， 進行該調整用比較器之時序調整。
- 如申請專利範圍第2項之半導體測試裝置，其中，具備判定部，依據期待值及從該調整用比較器輸出之該訊號，進行該半導體裝置之合格或不合格的判定；該控制部，一面使對於驅動器之輸入端供給之訊號之時序變化，一面依據該判定部之判定結果求取該合格與該不合格之變化點；並將對於該驅動器之該輸入端供給之該訊號之該時序設定為已求取該變化點之時序，進行該驅動器之時序調整。
- 如申請專利範圍第5項之半導體測試裝置，其中，該第1比較器及該第2比較器係以相同製程所製造並積體化。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007218292A JP5429727B2 (ja) | 2007-08-24 | 2007-08-24 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200923954A TW200923954A (en) | 2009-06-01 |
| TWI425518B true TWI425518B (zh) | 2014-02-01 |
Family
ID=40280431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097129665A TWI425518B (zh) | 2007-08-24 | 2008-08-05 | 半導體測試裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090055699A1 (zh) |
| JP (1) | JP5429727B2 (zh) |
| KR (1) | KR100958865B1 (zh) |
| DE (1) | DE102008039070A1 (zh) |
| TW (1) | TWI425518B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9081096B2 (en) * | 2012-08-31 | 2015-07-14 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Apparatus, method, and computer program for a resolution-enhanced pseudo-noise code technique |
| KR102426476B1 (ko) * | 2020-12-30 | 2022-07-28 | 주식회사 엑시콘 | 반도체 소자의 테스트 및 타이밍 보정 기능을 구비한 테스트 장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703489A (en) * | 1994-08-22 | 1997-12-30 | Advantest Corporation | Timing calibration circuit and method for test signals |
| JP2001228214A (ja) * | 2000-02-15 | 2001-08-24 | Hitachi Ltd | 半導体試験装置 |
| US6281698B1 (en) * | 1999-07-07 | 2001-08-28 | Mitsubishi Denki Kabushiki Kaisha | LSI testing apparatus and timing calibration method for use therewith |
| US6448799B1 (en) * | 1999-09-30 | 2002-09-10 | Hitachi Electronics Engineering Co., Ltd. | Timing adjustment method and apparatus for semiconductor IC tester |
| US20060161829A1 (en) * | 2005-01-19 | 2006-07-20 | Advantest Corporation | Test apparatus and test method |
| US20060190794A1 (en) * | 2004-08-23 | 2006-08-24 | Advantest Corporation | Test apparatus and testing method |
| US20060206773A1 (en) * | 2005-03-04 | 2006-09-14 | Yokogawa Electric Corporation | Tester simulation system and tester simulation method using same |
| US7162382B2 (en) * | 2002-07-11 | 2007-01-09 | Infineon Technologies Ag | Apparatus and method for calibrating signals |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Ｉｃテスタ |
| JP2813188B2 (ja) * | 1989-01-27 | 1998-10-22 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| JP2831780B2 (ja) * | 1990-02-02 | 1998-12-02 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| JP2895930B2 (ja) * | 1990-08-08 | 1999-05-31 | 株式会社アドバンテスト | Ｉｃ試験装置のタイミング校正方法 |
| JP3216608B2 (ja) | 1998-08-19 | 2001-10-09 | 日本電気株式会社 | 半導体試験装置及びプログラムを記憶した記憶媒体 |
| JP2002082148A (ja) * | 2000-09-11 | 2002-03-22 | Hitachi Electronics Eng Co Ltd | 半導体試験装置のタイミング補正方法及び装置 |
| JP3950646B2 (ja) * | 2001-05-21 | 2007-08-01 | 株式会社日立製作所 | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ |
| JP2003057313A (ja) * | 2001-08-20 | 2003-02-26 | Ando Electric Co Ltd | 半導体集積回路試験装置及びその調整方法 |
| US7595629B2 (en) * | 2004-07-09 | 2009-09-29 | Formfactor, Inc. | Method and apparatus for calibrating and/or deskewing communications channels |
| JP4945991B2 (ja) * | 2005-09-30 | 2012-06-06 | 横河電機株式会社 | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 |
| JP2007218292A (ja) | 2006-02-14 | 2007-08-30 | Ntn Corp | 車輪用軸受装置 |
| US7755375B2 (en) * | 2008-01-08 | 2010-07-13 | Advantest Corporation | Test apparatus, probe card, and test method |
| US7768255B2 (en) * | 2008-08-28 | 2010-08-03 | Advantest Corporation | Interconnection substrate, skew measurement method, and test apparatus |
-
2007
- 2007-08-24 JP JP2007218292A patent/JP5429727B2/ja active Active
-
2008
- 2008-08-04 US US12/185,454 patent/US20090055699A1/en not_active Abandoned
- 2008-08-05 TW TW097129665A patent/TWI425518B/zh active
- 2008-08-21 DE DE102008039070A patent/DE102008039070A1/de not_active Ceased
- 2008-08-21 KR KR1020080081820A patent/KR100958865B1/ko active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703489A (en) * | 1994-08-22 | 1997-12-30 | Advantest Corporation | Timing calibration circuit and method for test signals |
| US6281698B1 (en) * | 1999-07-07 | 2001-08-28 | Mitsubishi Denki Kabushiki Kaisha | LSI testing apparatus and timing calibration method for use therewith |
| US6448799B1 (en) * | 1999-09-30 | 2002-09-10 | Hitachi Electronics Engineering Co., Ltd. | Timing adjustment method and apparatus for semiconductor IC tester |
| JP2001228214A (ja) * | 2000-02-15 | 2001-08-24 | Hitachi Ltd | 半導体試験装置 |
| US7162382B2 (en) * | 2002-07-11 | 2007-01-09 | Infineon Technologies Ag | Apparatus and method for calibrating signals |
| US20060190794A1 (en) * | 2004-08-23 | 2006-08-24 | Advantest Corporation | Test apparatus and testing method |
| US20060161829A1 (en) * | 2005-01-19 | 2006-07-20 | Advantest Corporation | Test apparatus and test method |
| US20060206773A1 (en) * | 2005-03-04 | 2006-09-14 | Yokogawa Electric Corporation | Tester simulation system and tester simulation method using same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200923954A (en) | 2009-06-01 |
| KR20090021084A (ko) | 2009-02-27 |
| US20090055699A1 (en) | 2009-02-26 |
| JP5429727B2 (ja) | 2014-02-26 |
| DE102008039070A1 (de) | 2009-02-26 |
| JP2009052953A (ja) | 2009-03-12 |
| KR100958865B1 (ko) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI271533B (en) | Calibrating method for semiconductor testing apparatus | |
| KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
| TWI425518B (zh) | 半導體測試裝置 | |
| JP5038137B2 (ja) | 半導体試験装置 | |
| EP1825283A1 (en) | Using a parametric measurement unit to sense a voltage at a device under test | |
| KR101348425B1 (ko) | 자동 테스트 장비의 타이밍 보정 장치 | |
| US7733113B2 (en) | Semiconductor test device | |
| JP2009288064A (ja) | 半導体試験装置及び方法 | |
| KR102426476B1 (ko) | 반도체 소자의 테스트 및 타이밍 보정 기능을 구비한 테스트 장치 | |
| JP2003107128A (ja) | 半導体試験装置及び試験方法 | |
| JP2007292471A (ja) | 半導体試験装置 | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP4320733B2 (ja) | 半導体試験装置 | |
| JP2008122310A (ja) | デバイステスタ、タイミング校正方法 | |
| JP2009236516A (ja) | タイミング校正機能を具備した半導体試験装置 | |
| JP2004184186A (ja) | 容量測定システム | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP2011095079A (ja) | 半導体試験装置 | |
| JP2001166010A (ja) | 半導体試験装置のタイミング補正方法及び装置 | |
| JP2002296321A (ja) | 半導体デバイスの試験方法及びロードボード | |
| JPH07117573B2 (ja) | 半導体集積回路の試験装置 | |
| JP2002202354A (ja) | Ｉｃテスタ調整装置及び方法 | |
| JP2000137056A (ja) | デスキュー回路 | |
| JP5202401B2 (ja) | 試験装置およびキャリブレーション方法 |