TWI314214B - Test device - Google Patents

Description

1314214 19968pif 九、發明說明： 【發明所屬之技術領域】 本，明關於一種測試裝置。本發明尤其是關於一種調 • ，取得傳播DUT輪出之上升信號及下降信號時所產生 4抖目位偏離的測試裝置。本申請與下述日本申請相關聯。 於承5忍參照文獻編入的指定國，通過參照將下述申請所 揭示内容編入到本申請中，作為本申請的一部分。 • L特願2005一 13325〇申請日期：2〇〇5年〇4月28曰 【先前技術】 圖 8 表示對 DUT400 (Device Under Test :待測元件） 進行冽4的測試裝置ί0之構成的一例。如此之測試裝置 10 ’例如於專利文獻丨中有所揭示。測試裝置1〇將基於用 以對DUT400進行測試之測試圖案的測試信號輸入至 DUT400，並根據測試信號，以DUT4〇〇輸出之輸出信號 為基礎，判定DUT400是否優良。 測試裝置10,包括週期產生器410、圖案產生器43〇、 隹時序產生器420，波形成型器440、驅動器（driver) 45〇、 - 比較器（c_Parato〇 460、時序比較部（timing compamt〇r) • 47〇、及邏輯比較部480。週期產生器410，基於圖案產生 器430指定的時序資料，生成成為測試裝置1〇動作標準的 參考時脈（reference clock)。又，週期產生器410根據來 自圖案產生器430的指示，產生表示測試程式之各個執行 循環的週期時脈，並將其供給至圖案產生器（pattern generator) 430 〇 6

靡 13142^ 圖木產生态430 ’執行藉由挪*式 定的測試程式的序列，於藉由週^ 之利用者所指 期，生成供給至D麵之測=測試週 生成自DUT400輸出之輸出信號的期望值器^ 比較部480。每個測試週期中，時序產 至遴輯 基於測試圖案的測試信號的時序。 11 生成供給 波形成型# 440 ’是自圖案蓋峰哭们。杜丨二 後成型’並輸出基於自時序產生器4;曝 信號的波形格式器。亦即，例如波形_，將= =圖案指定之波形信號’於藉由時序產生器42〇 = 時序’輸出至驅動器450。驅動器45〇,將自波形成型器 440接收之測試信號供給至dut4〇〇。 比較器460輸入DUT400輸出的元件輸出信號’基於 該^件輸出信號之㈣位準，檢_元件輸出信號是否與 邏輯值Η或邏輯值L-致。時序比較部，於指定之時 序，取得自比較器460輸出之元件輸出信號的邏輯值，並 將取得結果輸出至賴比較部彻。藉此，時序比較部 470 ’將對元件輪出信號之波形變化時序與指定之時序加以 比較後的時序比較結果輸出至時序比較部47〇。邏輯比較 部480 ’將時序比較部梢的輪出與期望值加以比較。藉 此’測§式裝置10可判定DUT400是否優良。 專利文獻1 :曰本專利特開平8 —62301號公報 為判定DUT400自身是否優良，時序比較部47〇必須 於同一日寸序取得DUT400自多數個輸出端子於相同時序所 7 !314214 ,9968pif 輪出的信號。此處，mmoo於同一時序輸出之各個信號， 由於DUT400與時序比較部470之間之路徑長度不均^等 原因，而於不同時序到達時序比較部47〇。因此，時序比 較部470必須吸收該等時序的不均一。 • 同樣，由於DUT400與時序比較部47〇之間的路徑長 • 度或邏輯元件的影響，自DUT400輪出上升信號至到^ 序比較部470為止的時間、與自DUT40O輪出下降信號至 • 到達時序比較部470為止的時間存在差異。因此，日^序°比 車父部47〇必須調整時序，從而可於相同時序取得DUT4〇〇 於相同時序輸出的上升信號及下降信號。 【發明内容】 因此本發明之目的在於提供一種可解決上述問題的測 試農置。此目的藉由申請專利範圍之獨立項中揭示之特徵 的組合而達成。又，附屬項規定本發明之更加有利的具體 例。 ’、 • 本發明之第1形態，提供一種測試裝置，對被測試元 件進行測試，該測試裝置包括：第1可變延遲電路，輸出 • 使作為標準的脈衝信號延遲的第1選通信號；第1時序比 ' 車父态，於藉由上述第1選通信號指定之時序，取得上述被 測試元件所輸出之元件輸出信號；第2可變延遲電路，輸 出使上述弟1選通信號延遲的第2選通號；第2時序比 車父裔，於藉由上述第2選通信號指定之時序，取得上述元 件輸出信號；先行邊緣判定電路，於相同時序輸入上升信 號或下降信號作為上述元件輸出信號時’判定上升信號及 8 l^m 8pif

Hi ΐ之。!—個於較先之時序到達上述第1時序比較器 续2盼序比較器；先行邊緣檢測電路，為了於上升 上述第1時序比較器取得上升信

V 可變延判定為較先到達的信號，而對上述第1 了於上相+的延遲量進行調整；後續邊緣檢測電路，為 ί的ΐ:ί:Γ降緣之時序，藉由上述第2時序比較器取 對上述第下降化號中被判定為較後到達的信號，而 上述第1日士Γΐ延遲電路的延遲量進行調整；及閘，輸出 積；“=較器及上述第2時序比較器之輸出的邏輯 積，或間，輪出上述第 、:斗 比上升信號較先到達時，輸出’虽判定下降信號 上述先行邊緣檢擇===出。 輪入，並為了ί上^轰1為調整用之上述元件輸出信號而 序比較器取得該信號’藉由上述第10夺 進行調整。 、述弟1可變延遲電路的延遲量 上述後續邊緣檢測番 判定為較後到達的信號作為調及下降信號中被 輪入，並為了於上升緣或下^之件輸出信號而 序比較器取得該信號，對 ’糟由上述第2時 進行調整。 ' 可、交延遲電路的延遲量 9 13142抵 該測試裝置更包括：第！選擇器，連 序比廳、上述及閘及上述或閘之間，並 =1 時序比較器之輸出輸人至上述及閘及上述_中，=遮 敝上述第1時序比較器之輸出而將邏輯值輸 士述及盼述或問;第2選擇器，其連接於 序比較②、上述及閘及上述或H並轉將上 時触較器之輸出輸人至上述及閘及上述_，或j蔽 上述第2時序味ϋ之輸出而將邏輯值於牵 述及閘及_LL。 4輸入至上

Λ 。上述先行邊緣檢測電路，於使上述第2選擇 輯值L的信號、使上述比較結果選擇電路選擇上述或閑之 =出=狀態下’將上升信號及下降信號中被判定為較先到 達的Μ作為調整用之上述元件輸出信號而輸人，且調整 上述第1可變延遲電路的延遲量；上述後續邊緣檢測電 路，於使上述第1選擇ϋ·邏輯值L之信號、使上述比 較結果選擇電路選擇上述或閘之輸出的狀態下，將上升作 號及下降㈣巾被欺為較制達的錢作為調整用之: 述元件輸出信號而輸入，並調整上述第2可變延 延遲量。 A上述先行邊緣判定電路包括：輸入控制部，於藉由上 述第2選抑使邏輯值L的信號遮蔽上述第2時序^較器 的，出，使上述比較結果選擇電路選擇上述或閘之輸出的 狀悲下，反覆輸入上述元件輸出信號；第〗延遲量檢測部， 藉由變更上述第1可變延遲電路_遲量並依:欠取得^覆 10 I3142MPif 輸入之_Li4上升錢，吨;咖於在 述第1時序比較器取得哕 ' 、、彖之％序藉由上 第1之延遲量；第2延遲^上述第1可變延遲電路的 變延遲電路之㈣述第1可 號，檢測用於在下降緣的時序/由^之士上述下降信 於上述第心;、:=路:第2延遲量;判定部， *下降信號於較先之時序：；===’判^上升信號 述第2延遲量時，判定 ^ &弟1延遲1大於上 到達。 J疋上升^虎比下降信號於較後之時序 邊緣檢測電路，也可將上述第1延遲量及上 遲置中較小的延遲量作為上述第i可變延遲電路 自上述第1時序比較H及上述第 到選擇器及上述第2選擇器為止的 ::擇器及上述第2選擇器至上述及閘及上述二 ^該測絲置，更包括：第1選擇器，連接於上述第〗 Μ比較H、上述㈣及上述或間之間，並選擇將上 Η夺序比較器之輸出輸入至上述及閘及上述或閘中，或是 遮敝上述第1時序比較II之輸出而將賴㈣的信號輸入 至上述及閘及上述或閘；以及第2選擇器，連接於上述第 i時序比較器、上述及閑及上述或間之間，並選擇將上述 第2時序比較器之輸出輸入至上述及閘及上述或閘，或是 遮蔽上述第2時序比較器之輸出而將邏輯值1^的信入 至上述及閘及上述或閘。 耝^逑先行邊緣制電路，於使上述第2選擇器選擇邏 於屮…之㈣、使上述比較結果選擇電路選擇上述及間之 ^的下，將上升信號及下降信號中被判定為較先到 上叶、广作為調整用之上述71件輸出信號而輪人，並調整 ^ 變㈣㈣量；上錢射緣檢剥電 較H摆ϋ1聊11選擇邏輯值Η之信號、使上述比 ^=34擇電路選擇上述及閘之輪出的狀態下，將 :元件定為較後到達的信號作為調整用之上 延遲量 輸人，並調整上述第2可變延遲電路之 特汽再^上述發明概要，並未鱗本發明之必要的全部 、$ °/專特徵群之次組合亦可成為本發明。 DUT^H發^’可提供—種可高效地調整並取得傳播 測試^ 號及下降信號時所產生的相位偏離的 【實施方式】 下之通過本發明之實施形態就本發明加以說明，但以 中所不是限定於請求範圍之發明。又，實施形態 必須的。i °卩特徵組合並非限定林發㈣解決手段所 偏離=ί示吸收上升信號及下降信號之間產生的時序 '”、勺之時序比較部470的構成。時序比較部47〇包 1314214, 括：共通可變延遲電路5〇〇、下降側可變延遲電路5〇5 降侧時序比較1 510、上升侧可變延遲電路5 2 Q、上升侧日士 序比較器別'及閘56〇、或閘別、以及比較結果選^ 路580。、共通可變延遲電路5⑻輸出共通選通錢s则， 該共通選通信號STRB使設定自時序產生器伽所輸 時序比較標準的脈衝信號的時間延遲。

下降側可變延遲電路505,使設定共通選通信號strb 之時間延遲’輸出用以檢測元件輪出信號之下降緣的 ，選通信號STRB_HL。下降側時序比較器51()，#由比較 為460輸入DUT400輸出的元件輸出信號的邏輯值 删舰，於藉由下降侧選通信號STRB hl指 而取得。 ~ ^

上升側可變延遲電路520,使設定共通選通信號STRB 之時間延遲，輸出用以檢測元件輸出信號之上升緣的上升 緣用的_上升侧選通信號STRB—LH。上升側時序比較器 530 ’藉由比較窃460輸入DUT400輸出之元件輸出信號

輯值HSENSE，並於藉由上升側選通信號STRB_LH 指定之時序而取得。及閘560輸出下降側時序比較器51〇 的輸出及上升側時序比較器530的輸出的邏輯積。或閘57〇 輸出下降側時序比較器510的輸出及上升側時序比較器 53〇的輸出的邏輯和。比較結果選擇電路580，基於所輸入 的比較結果選擇信號，將及閘560之輸出或或閘57〇之輸 出的一方，作為元件輸出信號HSENSE的時序比較結果 FH而輪出。 I314214f 19968pif

於以上中，共通可變延遲電路500輸入的標準脈衝信 號與測試裝置10的參考時脈同步。因此’下降侧時序比較 器510及上升側時序比較器530，只要共通可變延遲電路 500、下降側可變延遲電路5〇5及上升侧可變延遲電路520 的延遲量未變更，相對於參考時脈於同一時序，藉由共通 可變延遲電路500、下降側可變延遲電路505及上升側可 變延遲電路520，於規定之固定的延遲時間之後，可取得 自DUT400輪出之元件輸出信號。 圖2(a)〜圖2(b)表示時序比較部470之延遲量調 整方法。 於DUT400之測試前，測試裝置1〇預先調整時序比 較部470取得上升信號及下降信號的時序。該調整例如以 如下所示的方式進行。 f无，測試裝置 · 八n 吁序自OUT400之輸出 端子之接點可能輸出上升錢及下降_的方式而構成。 DUT4〇° ^^^^(performance :;L it 置1 L遽後將其輸入至比較器460的古周粒 於與DUT400之輸出端子的接點中以上= 能板。繼而， 號之時序為相同之方式，設定驅動器45G=纽下降信 升時序及下降時序。除此以外 ^之㈣的上 同一時序«上升錢及τ降信裝載有於 其次，測試裝置10，以於同—日^周正用的DUT400。 自與DUT400之輸出端子相接=可取得於相同時序 …輪入的上升信號及下 I314214pif 降信號的方式，而調整上升侧可變延遲電路汹 電路505的延遲量。亦即，測試裝置10固定丘通 升^4=二^遲量’輸人成為標準之調整用^上 tie 較器530以於變化點之時序可取得 之方式’調整上升側可變延遲電路汹的延遲 二之的=裝置/〇 ’首先將下降側時序比較器 哭以作為賴值H，下_時序比較 =〇之輪出QHL作為邏輯值L進行保存。又 ^ 置’將比較結果選擇信號作為〇，使 ^衣 邏輯比較物輸出。繼而，如圖2 u)中所 側可變延遲電路別之延遲縣次增加 出’於該上升信號之變化點，自 因此，獅置Η)以上升側時序比較器53〇；^= ❿ 前或之後_序可取得元件輸出錢的料，匕= 可變延遲電路520的延遲量。 &疋上升側 曰^次’測試裝置1Q於將共通可變延遲電路_ $固定為上逑值的狀態下，輸人成為標準的調整用之夂 信號’以下降側時序比較器51G於變換點之 二 下降信號的方式，調整下降側可變延遲 ^^付该 量。更具體而言，測試裝置1G首先將上升側時序 器53〇的輸出作為邏輯值L進行保存。又m匕幸父 將比較結果選擇信號設為〇，使或閘別的輸“邏輯比 15 1314214 19968pif 輸出。繼而，如圖2(b)中所示，使上升侧可變 用之^路，之，遲量每次增加特定量，並反覆輸入調整 砖τ收^说:藉此’比較結果選擇電路580之輸出’於 * ㈣壯彳δ#ϋ之變化點，自邏輯值Η變化為邏輯值L。因此， .置10以下降側時序比較器510於該變化點之前或之 严Τ序’可取彳f元件輪出信號的方式，設定下降側可變 延遲電路505的延遲量。 • …人，測翁置10判定上升側時序比較器530及下降 2日’序比較& 510之哪_個於較早的時序取得元件輸出信 亦即判定上升側可變延遲電路520的延遲量TpLH及 下降!!!可麦延遲電路505的延遲量TPHL之哪一個更小， :規定測試中所使用的比較結果選擇信號的值 。更具體而 έ ’測試裝f 1〇於固定上升側可變延遲電路52〇及下降側 可變延遲電路5G5之延遲量的狀態下，使共通可變延遲電 路500的延遲量變化，並輸入同一波形的元件輸出信號、 φ 亦即例如上升信號。繼而，分別求得上升侧時序比較器53〇 於文化點之時序可取得該上升信號的共通可變延遲電路 % 500的延遲量Ta，及下降側時序比較器51〇於變化點之時 . 序可取得该上升信號的共通可變延遲電路500的延遲量

Tb。此時，非測定對象之上升側時序比較器53〇或下降側 時序比較器510的輸出，藉由重設輸入，而固定為〇。可 知該結果為若Ta>Tb，則TpLH<TpHL，於同一時序輸 出，則上升信號比下降信號較先到達上升側時序比較器 530及下降侧時序比較器510。又，可知若Ta<Tb則TpLH 16 1314214 19968pif > TpHL，於同一時序輸出，則上升信號比下降信號較晚到 達上升側時序比較器530及下降側時序比較器51〇。 圖3 (a)〜圖3 (d)為表示時序比較部47〇之時序比 較方法的第1圖例。 於TpLH< TpHL之情形時，上升侧可變延遲電路wo ， 輪出的上升侧選通信號STRB一LH比下降侧可變延遲電路 5〇5輪出的下降側選通信號STRB—HL較先上升。於該情 • 开^夺，為了藉由上升側選通信號STRB—LH檢測元件輸出 k號HSENSE之上升緣，以及藉由下降侧選通信號 STRB一HL檢測下降緣，故而比較結果選擇電路58〇如下 所示，可將比較結果選擇信號作為丨，將及閘56〇的輸出 向邏輯比較部480輸出。 於元件輸出信號HSENSE上升之情形時，時序比較部 470’必須將藉由上升側時序比較器53〇取得元件輸出信號 HSENSE的結果向邏輯比較部480輸出。此處，上升側時 序比較器580的輸出qLh為邏輯值L的情形時，藉由元 件輸出信號HSENSE及下降側選通信號STRB—HL的前後 '關係’下降侧時序比較器510之輪出QHL成為邏輯值L 、 或Η (圖3 (a))。另一方面，上升側時序比較器53〇之輸 出QLH為邏輯值H之情形時，下降側時序比較器51〇之 輸出QHL，成為藉由後續之下降側選通信號hl而 取得元件輸出信號HSENSE的結果，邏輯值H(圖；'(b ))。 因此，藉由選擇輸出上升侧時序比較器53〇及下降侧時序 比較器510之邏輯積的及閘56〇，比較結果選擇電路58〇 1314214 19968pif 可向邏輯比較部480輪出上升側時序比較器、53〇的輸出所 對應的比較結果信號FH。 於元件輸出信號HSENSE下降之情形時，時序比較部 470必須向邏輯比較部彻輸出藉由下降側時序比較器51〇 • 取得元件輸出信號HSENSE的結果。此處，下降側時序比 •較1J 510之輪A QHL為邏輯值L之情形時，藉由元件輪 出佗號HSENSE及上升側選通信號STRB—LH的前後關 # 係，上升側時序比較器53〇之輸出QLH成為邏輯值L或H (圖3 (c))。另一方面，下降側時序比較器51〇之輪出 QHL為趣輯值Η之情形時，上升側時序比較器53〇之輸出 QLH，成為藉由先行之上升側選通信號STRB-LH而取得 凡件輸出信號HSENSE的結果，邏輯值H (圖3 因 此，藉由選擇輸出上升侧時序比較器53〇及下降側時序比 較器510之邏輯積的及閘560，比較結果選擇電路58〇可 向邏輯比較部480輸出上升側時序比較器53〇的輸出所對 應的比較結果信號FH。 ® 如上所示，於TpLHCTpHL之情形時，比較結果選擇 , 電路580藉由選擇及閘560之輸出，並藉由上升側時序比 • 較器530及下降側時序比較器510，可分別適當地取得元 件侧輸出信號HSENSE的上邊緣及下降緣。 圖4 (a)〜圖4 (d)為表示時序比較部470之時序比 較方法的第2圖例。 於TpLH>TpHL之情形時，上升側可變延遲電路 輸出的上升侧選通信號STRB—LH比下降側可變延遲電路 1314214 19968pif 505輸出之下降側^通信冑STRB—HL較晚上彳。於皆产 qtpr m 升、，束以及猎由下降側選通信號 STRB—HL 測下降緣，因此比較結果選擇電路可如 以下所不之方式，將比較結果選擇信號作為〇 較部480輸出或閘57〇的輸出。 、罕耳 470 咖觀上升之情形時，時序比較部 取得元件輪出信號麵SE的結果。此處 之輪出_為邏輯值L之情形時，下降 二Vs: = ί輸出QHL，成為藉由先行之下降側選 之輸出QLH為邏輯值H之情形時：=:=〇 之輸出QHL藉由元件輸出信號咖_==通5 _! 號STRB—HL之前後關係成為邏輯值l或h 了: 因此，比較結果選擇電路58〇，藉摆 θ 比較器530及下降側時序比較輸，上升侧時序 570’可向邏輯比較部輸出上相和的或閘 出所對應的比較結果信號F H。 b較為5 3 0的輸 於元件輸出信號HSENSE下降之抹p + 470必須向邏輯比較部彻輸出：藉 序U0之輸出QHL為邏輯值H之情形時，藉由元 19 1314214 ]9968pif 件輸出信號HSENSE及上升側選通信號STRB—LH的前後 關係，成為邏輯值L或Η (圖4 (c))。另—方面，下降側 %序比較為510之輸出qhl為邏輯值L之情形時，上升 侧時序比較器530之輸出qlh成為藉由後續之上升側選 • 通信號STRB—LH取得元件輸出信號HSENSE之結果，邏 、 輯值Η (圖4(d))。因此，比較結果選擇電路，藉由 遠擇輸出上升侧日守序比較器530及下降侧時序比較器51〇 φ 之邏輯和的及閘56〇,可向邏輯比較部480輪出下降側時 序比較器510的輸出所對應的比較結果信號FH。 如以上所示，於TpLH>TpHL之情形時，比較結果選 擇電路580藉由選擇或閘570之輸出，並藉由上升側時序 比較器530及下降侧時序比較器510，可分別適當地取得 元件側輸出信號HSENSE之上升緣及下降緣。 圖5表示本實施形態之測試裝置10之時序比較部47〇 的構成。本實施形態之時序比較部470削減如圖i所示的 下降側可變延遲電路505，以小於圖1所示的時序比較部 * 4 7 〇的電路規模適當地取得元件輸出信號之上升緣及下降 • 緣。本貫她形悲之日守序比較部470，包括第1可變延遲電 . 路10〇、第1時序比較器110、第2可變延遲電路12〇、第 2時序比較器130、弟1選擇器；[40、第2選擇器150、及 閘160、或閘170、比較結果選擇電路180、及時序比較控 制電路190。 第1可變延遲電路100輸出第1選通信號STRB1，該 第1選通信號STRB1使設定自時序產生器42〇輸入的成為 20 1314214 19968pif 時序比較標準的脈衝信號的時間延遲。第1時序比較考 no’藉由第1選通信號指定的時序取得第丨可變延遲電路 1〇〇輪出的元件輸出信號。第2可變延遲電路12〇輸出使 &定第1選通信號的時間延遲的第2選通信號STRB2。第 .2時耗㈣⑽藉㈣2親錄指定的日铸取得元； 輸出信號。 第1選擇器140連接於第i時序比較器11〇、及問刚 • 及或閘170之間。第i選擇器14〇基於來自時序比較控制 電路190的選擇信號，選擇將第1時序比較器UO的輪出 輸入至及閘160及或閘170,或是遮蔽第i時序比較器11〇 的輸出而將邏輯值L的信號輸入至及閘16〇及或閘17〇, 抑或是遮蔽第1時序比較器110之輸出而將邏輯值H的信 號輸入至及閘160及或閘no。 。 第2選擇器150，連接於第2時序比較器13〇、及閘 160及或閘170之間，選擇將第2時序比較器13〇之輸出 輸入至及閘160及或閘170，或遮蔽第2時序比較器】3〇 鲁之輸出而將邏輯值L之信號輸入至及閘16〇及或閘17〇， • 抑或遮蔽第2時序比較器130之輸出而將邏輯值η之信號 „ 輸入至及閘16〇及或閘170。此處，自第1時序比較器11〇 及第2時序比較器130至第1選擇器14〇及第2選擇器150 為止的配線’長於自第2選擇器15〇至及間160及或閘170 為止的配線。藉此，與第1時序比較器no及第2時序比 較器130之附近設置有第1選擇器140及第2選擇器150 之情形相比’藉由將第1選擇器140或第2選擇器150的 13l4m 而可抑制時序比較部47〇之電氣 輸出固定為邏輯值L或Η 特性的變化。

’並向邏輯比較部 及閘160輸出第1時序比較器 的輪出的邏輯積。或閘170輸出第 峪丨⑽，基於自時序比較控制電路19〇 選擇及閘160的輪出或或閘17〇的輪出 480輪出。 時序比較控制電路190控料序比較部内的各個 部分，並破姑輸出信號的上升緣及下降緣的相位。繼 而’時序比較控制電路19G，根據上升信號及下降信號的 傳播時間’於DUT_之職巾，設定輸人至比較結果選 擇電路180的比較結果選擇信號。 、 圖6表示本實施形態的時序比較控制電路19〇的構 成。時序比較控制電路190包括先行邊緣判定電路2〇〇、 先行邊緣檢測電路250、及後_邊緣檢測電路260。 先行邊緣判定電路200，在將於同一時序輸入上升作 號或下降信號作為元件輸出信號的情形時，判定上升信穿 及下降信號之哪一個於較先之時序到達第丨時序比較器 110及第2時序比較器130。先行邊緣判定電路200包括輸 入控制部210、第1延遲量檢測部220、第2延遲量檢測部 230、及判定部240。 輸入控制部210,設定用於該判定之第1選擇器14〇、 第2選擇器150、及比較結果選擇電路180後，以自與 22 I3142L4pif 反覆輸人糾輸出信號之方式，對圖案產 ί;雷路?:第1延遲量檢測部220檢測第1可變 及，或第2可變延遲電路120的延遲量，該第 及7或第2可變_電路则以於上 由第1時序比較器U〇及第2時序比較器130 之任-者取仔反覆輸入的上升信號作為元件輪出作號 2 ^遲量檢測部230檢測第}可變延遲電路⑽^第2 的延遲量，該第1可變延遲電路100及/ 或=2可雙延遲電路120用以於下降 相同的正反器（mP_取得反覆輸人為元^ =緣=:，基於藉由同—之正反器並二 毅謂緣之時相取得元件輸出錢的延遲量，求得上 升#唬及下降信號之到達時序的前後關係。 序，路25G ’為於上升緣或下降緣之時

Hi 1G取㈣先行邊_定電路· 降信射的較先到翻信號，而對第 =„路_之延遲量進行調整。後續邊緣檢測電 ^60，為了於上升緣或下降緣之時序，藉由第2時序比 較裔13 0取得由先行邊緣判定電路2 〇 〇判定的上 下降信號中的較制達之錢，㈣f2可變延遲電^2〇 之延遲量進行調整。 如以上中所不，根據圖5及圖6中所示之時序比較部 470’藉由第】時序比較器⑽取得上升信號及下降信號中 傳播時間較小的信號，藉由第2時序比較器13〇取得傳播 23 時間較大的信號。藉此，第1時序比較器110之選通俨 STRB1較之第2時序比較器13〇之選通信號STRB2

先行。因此，時序比較部470，無須於第}可變延遲電' 100與第1時序比較器110之間設有延遲電路， Z 傳播時間的大小關係並於適當的時序取得上升信號及 仏號並將該等信號輸入至邏輯比較部480。 降

圖7表示本實施形態的測試裝置1〇的動作流程。 首先，時序比較控制電路190，藉由自S3〇〇 ^ :Γ個:Γ時序輸出之情形時，判定上升緣及下降緣 ⑽。二刚1時序㈣11 nG及第2時序比較器 對於第2序比較控制電路190内的輸入控制部210 輸出選擇信號“2，，，藉由第2選擇器 值L的信號遮蔽第2時序比較器13G的輸出。

“〇，，’，^^部/10對於第1選擇器140輸出選擇信號 閘170矜屮。％序比較器110的輸出，並向及間160及或 路180，^ψ又/輸入控制部210 ’對於比較結果選擇電 路180結果選擇錢“Q”，藉由味結果選擇電 之輸出。藉此’第1時序比較謂 較部48^/1 17G及比較結果選擇電路⑽，向邏輯比 由向圖輸;r部21。，於該狀態下，藉 其"〃虎作為凡件輸出信號（S300)。 路1二延!二^物’變更“可變延遲電 亚知由弟1時序比較器11〇依次取得反 24 !314214 8pif 1996 =輸入之上升信號。繼而，帛丨延遲量檢測部挪，自比 ==果選擇電路18Q輪人取得各個上升信號的第 1時序比 之輪出’與圖2 (a)〜圖2(b)相同，檢測用於 曰，1 0钟比較II 11Q於上升緣之時序轉該信號的第 1可受1遲電路丨⑻的第i延遲量（s3i〇)。 其-人，第2延遲量檢測部23()，變更第】

=〇〇的延遲量，域由第丨時序比㈣11Q依次取得反 ::輸入之下降信號。繼而’帛1延遲量檢測部220，自比 =結果選擇電路⑽輪人取得各個下降錢之第丨時序比 車=^10的輪出。與圖2(a)〜圖2(b)相同，檢測用於 ，弟1日寸序比較器110，於下降緣之時序取得該信號之 弟1可變延遲電路100的第2延遲量。（S32〇)。 其次，判定部240對第i延遲量及第2延遲量加以比 =從而判定於同一時序輸入的上升信號及下降信號中較 J達的彳5就（S33Q)。第1延遲量小於第2延遲量時， W疋邛240判定上升信號比下降信號在較先之時序到達。 ^方面，第1延遲量大於第2延遲量時，判定部240判 疋上升彳s號比下降信號在較後之時序到達。 其次，先行邊緣檢測電路250，為於上升緣或下降緣 ，時序]藉由第1時序比較器110取得上升信號及下降信 號中被判疋為較先到達的信號，而對第丨可變延遲電路 之延遲量進行調整（S340)。於本實施形態中，自幻川至 S330中’較先到達之信號及較後到達之信號的時序所對應 的第1可變延遲電路100的延遲量已經得到檢測。因此， 25 1314214 19968pif 先行邊緣檢測電路25〇，料 量及S320中檢測出的第曰2由、10中檢測出的第丄延遲 為較先到達信號之時序所對^里|較小的延遲量，設定 延的 的調整處理:首==電路250亦可進行如下所示 號及下降信號=判==電路25。，以將上升信 件輪出信號而輸入的方為調整用之元 輪入控制部210接受該指示進行指示。 信號，且使比較、_擇選擇 =中被判定為較先到為 w而輪人的方式，向圖案產生,n:用兀件輸出 先行邊緣檢測魏25G 灿不。繼而， 由第1時序比較器UG取升=1降緣之時序藉 路100的延遲量進行調整。〜 '弟1可變延遲電 緣之為了於上升緣或下降 信號中被軸較後= 信號及下降 =量_整⑽)。於本實施： 上升信號遲量二判定 峨路26〇，藉由如下所上=:形 馮正弟2可變延遲電路120的延遲量。 26 I3142J4, 首先，後續邊緣檢測電路260，以將上

=中觀=到達的信號作為調整用塌；出信】 而輸入之方式，向輸人控制部21G進行指示。輪入控制部 210接f該指不，成為使第丨選擇器14〇選擇邏輯值[之 信號，並使比較結果選擇電路！8〇選擇或問17〇之輸出的 狀態。其次’輸人控制部21G ’以將上升信號及下降信號 中被判定為較後到達之信號作為調整用之元件輸出信號而 輸入的方式，向随產生II 430進行指示。繼而，後續邊 緣檢測電路26G，為了於上升緣或下降緣之時序藉由第2 時序比較器130取得該信號，對第2可變延遲電路12〇的 延遲量進行調整。 其次，輸入控制部210，於DUT400之測試前，根據 »周正用之上升仏號及下降^號之哪一個較先到達第1時序 比較器110及弟2時序比較器130，設定供給至比較結果 ，擇電路180的比較結果選擇信號（S36〇)。藉此，於判 疋上升彳§號比下降信號較先到達時，比較結果選擇電路 18〇選擇及閘160之輸出作為測試中的元件輸出信號的時 序比較結果FH。另一方面，判定下降信號比上升信號較先 到達時，選擇或閘170的輸出作為測試中的元件輸出信號 的時序比較結果。進行以上的相位調整後，測試裝置1〇 進行DUT400之測試（S370)。 藉由以上處理，時序比較部47〇，可藉由第1時序比 車父器110取得上升信號及下降信號中傳播時間較短的信 號，可藉由第2時序比較器130取得較大的信號。繼而， 27 I314214If 於第1 N·序比較s lio取得上升信號、第2時序比較器i3〇 取得下降信號之情形時，因成為上升信號之選通信號的第 1遠通域STRB1比成為下降信號之選通信號的第2選通 信號STRB2先行，故而與圖3 (a)〜圖3⑷相同，時 ’序比較部可將及閘⑽的輸出作為時序比較結果FH •，輪出。另—方面，於第1時序比較器110取得下降信號、 第2日守序比車父為13〇取得上升信号虎時，因成為上古之 φ 選通，，，信號STRB1在成為下降信號之選_ 谠的第2選通信號STRB2之後繼續，故而與圖4⑷〜 圖4(d)相同，時序比較部47〇可將或開m之輸出作為 時序比較結果FH而輸出。 …以上利用實施形態就本發明加以說明，但本發明之技 術範圍並非僅限於上述實施形態中所揭示的範圍。業者明 瞭在上述實施形態中可添加各種變更或改良。添加如此之 變更或改良的形態亦包含於本發明之技術範圍内，從請求 範圍之揭示可明瞭。 » 口口例如，自圖7之幻⑻至測令，基於第^夺序比較 •器’ 11G用以取得上升錢及下降信號之變化點的第！可變 •延遲電路100的延遲量，時序比較部470判定哪—個信號 較先到達。除此以外，亦可基於第2時序比較器用以 取得上升信號及下降信號的變化點的第丨可變延遲電路 100及/或第2可變延遲電路12〇的延遲量，時序比較部 判定哪一個信號較先到達。 又，為自比較結果選擇電路180輸出第丨時序比較器 28 Π〇或第2時序比較器130之任一方的正反器的輸出，時 序比較控制電路190以將連接於另一個正反器的第2選擇 器150或第1選擇器14〇的輸出作為邏輯值L的方式進行 選擇，並藉由比較結果選擇電路18〇選擇或閘17〇之輪出。 除此以外，時序比較控制電路190亦可以將連接於另一個 選擇器150或第1選擇器140的輸出作為邏 耳^的方式進仃選擇，並藉由比較結果選擇電路18 擇及閘160之輸出。 评电峪180璉 【圖式簡單說明】 圖1表示時序比較部470之構成之-例。 。((::二〜⑻表示47°之延遲量調整方法。 較方法的第i圖=U)為表示時序比較物之時序比 =4⑷〜® 4 (d)絲示時序比較部47 較方法的第2圖例。 <時序此 的構成。 表示本發明之實施形態之測試裝置10的馬作 =示本發:月之實施形態之時序比較部 ^表不本發明之實施形態之時序比較控制電^工 程 圖8表示測試裝置10的構成 【主要元件符號說明】 10:測試裝置 100 :第丨可變延遲電路 29 I314214if 110 ： 第1 時序比較器 120 ： 第2 可變延遲電路 130 ： 第2 時序比較器 140 ： 第1 選擇器 150 ： 第2 選擇器 160 ： 及閘 170 ： 或閘 180 ： 比較結果選擇電路 190 ： 時序比較控制電路

200 :先行邊緣判定電路 210 :輸入控制部 220 :第1延遲量檢測部 230 :第2延遲量檢測部 240 :判定部 250 :先行邊緣檢測電路 260 :後續邊緣檢測電路 • 400 ： DUT . 410:週期產生器 420 :時序產生器 430 :圖案產生器 440 :波形成型器 450 :驅動器 460 :比較器 470 :時序比較部 30 1314¾ 480 :邏輯比較部 500 :共通可變延遲電路 505 :下降側可變延遲電路 510 :下降側時序比較器 • 520 :上升侧可變延遲電路 • 530 :上升側時序比較器 560 :及閘 570 :或閘 9 580 : tb較結果選擇電路 HSENSE :邏輯值/元件輸出信號 QHL :下降侧時序比較器510之輸出 QLH :上升側時序比較器580之輸出 STRB_LH :上升侧選通信號 STRBJIL :下降侧選通信號 STRB :共通選通信號 FH :比較結果信號 • STRB1 :第1選通信號 . STRB2:第2選通信號 31

Claims (1)

1. 68pif 1314214, 十、申請專利範圍： mu置’對被測試元件進行測試，該測試裝 置包括： I可欠延遲電路’輸出使作為標準的脈衝信號延遲 的弟1遠通信號； 庠f上日才序比車又為’於藉由上述第1選通信號指定之時 序，=上述被測試元件所輪出之元件輸出信號； 遲電路’輪出使上述第ι選通信號延遲的 弟2選通信號； 日士痒^ ^較11 ’於#由上述第2選通信號所指定之 牯序，取得上述元件輸出信號； 邊緣判定料，於相同時序輸人上升信號或下降 二一;、上470件輸出㈣時，判定上升信號及下降信號 2日士^較先之時序到達上述第1時序比較器及上述第 2忙序比較器； V 先行邊緣檢測電路，為了於上升緣或τ降緣之時序， 第1 %序比較ϋ取得上升信號及下降信號中的被 遲=為較_達的信號，而對上述第丨可變延遲電 遲夏進行調整； 後續邊緣檢測電路，為了於上升緣或τ降緣之時序， t上述第2時序比㈣取得上升信號及下降信號中的被 、=為較後到達的信號’而對上述第2可變延 遲量進行調整； 及閑，輪出上述第1時序比較器及上述第2時序比較 Ϊ314214 l9%8pif 器之輸出的邏輯積； 器之i出的㈣比kli及上述第2時序比較 之擇；^：之上述元件輪出信號 時，選擇上述及Yf信號較先到達 先到達時，選擇上述或間的^出?TMS號比上升信號較 範之測試裝置，其中上述 先到達的信號作為調 ===序藉由上述第。序=器； 後續邊緣檢測電==之測試裝置，其中上述 為了 =ίΓ 上述元件輸出信號而輸入，且 得辭號之時序藉由上述第2時序比較器取 由q迷弟可變延遲電路的延遲量進行調整。 第；利1圍第1項所述之測試裝置，更包括： 及上1時序比較器、上述及間 U閑之間，並選擇將上述第 =及閘及上述或閘中’或是遮蔽上述第;= 而將邏輯值L的信號輸入至上述及間及上述或 第2選擇器，其連接於上述第2時序比較器、上述及 33 I31d 輸入至上’並選擇將上述第2時序比較器之輸出 器之輪出而將=上24或閘:或是遮蔽上述第2時序比較 間。 ：建耳值L的信號輸入至上述及閘及上述或 5卜如/請專利範圍第4項所述之測試裝置，其中 r枯τ述先行邊緣檢測電路，於使上述第2選擇哭選摆，r 二:使上瓣結果選擇電路選擇上物： 達的传^ ^上升號及下降信號中被判定為較先到 上述二之上述元件輪出信號而輸入，且調整 乐1可芰延遲電路的延遲量； 輯值使上述第1選擇器選擇邏 將上升信號及下降 調整用之上述元件輸出信號而輸入，並ί 迷弟2可變延遲電路的延遲量。 先行項㈣置，其中上述 ㈣’於藉由上述第2選擇器使邏輯值[的信 虎遮敝上述第2時序比較器的輸出、並使 S擇上述或閘之輸出的狀態下，反覆輸入上^ 的延覆:::=:變_路 笛〗行汉復彻入之上述上升信號，檢測上述 弟1可受延遲電路的第1之延遲量，上述第i可變延遲電 34 8pif 13142 试 路用於在上升緣 號； $序错由上述第1時序比較器取得該信 第2延遲量檢測 之延遲量並依次取俨符2由芰更上述第1可變延遲電路 第1可變延遲電上述 ::下降緣的時序藉“ i上二 判定3;:號第1延遲量小於上述第2延遲量時， 延遲量大：述第先之時序到達，於上述第1 於較後之時序到達。里時’狀上升信號比下降信號 先行利乾圍f 6項所述之測試裝置，其中上述 將上述第1延遲量及上述第2延遲量 、：里°又定為上述第1可變延遲電路的延遲量。 、…8.如U利範j|j第4項所述之測試裝置，其中自上 ，第1 %序比㈣及上述第2時序比較H至上述第i選擇 时及上述弟2選擇⑨為止的0&線，長於自上述第1選擇器 及上述第2遥擇②至上述及閘及上述或閘為止的配線。 9^如申請專利範圍第1項所述之測試襄置，更包括： 第1選擇裔，連接於上述第丨時序比較器、上述及閘 及上述或閘之間，並選擇將上述第！時序比較器之輸出輸 入至上述及閘及上述或閘中，或是遮蔽上述第丨時序比較 裔之輸出而將邏輯值Η的信號輸入至上述及閘及上述或 閘；以及 35 I3j4Uif 第2選擇器，連接於上述第2時序比較器、上述及閘 及上述或間之間’並選擇將上述第2時序比較器之輸出輪 入至上述及閘及上m或是遮蔽上述第2時序比較器 之輪出而將邏輯值Η的信號輸入至上述及閘及上述或閑。。 10.如申請專利範圍第9項所述之測試裝置，其中 輯邊緣檢測€路，於使上述第2選擇器選擇邏 之輸出的狀態下，將上升信號及下 作為輕用之上述元件輸出信號而輸 整上述罘1可變延遲電路的延遲量； J 上述後續邊緣檢測電路，於使 輯值Η之信號、並使上述比妙選擇器選擇邏 之輪出的狀態下，將上井/= 電路選擇上述及閘 ，的信號作為調整用之^元被判定為較後 正上述第2可變延遲電路之延遲量^ 輸入，並調 36