TWI364548B - - Google Patents

Description

2391】pif 九、發明說明： 【發明所屬之技術頜威】 本發明是關於一種測試裝置、電子一 法。本發明尤其是關於一種對被蜊試元疋件_以及測試方 裝置、具備對被測試電路進行剛試的消進行測式的'則試 件、以及對被測試元件進行測試電路的電子元 下述美國專利申請案相關。對於允許 法。本申請案與 併入的指定國，參照下述申請案所 獻f照的方式而 請案中，作為本申請案的一部分。、内各而併入本申 曰。美國專利申請案11/689,5。3申請曰期2007年3月21 【先前技術】 ^所周知有-種對半導體等_試元件進行 =置。上述測試裝置將狀的邏輯圖案的測試信號^ 兀件巾，並檢聽據該職信號而自被測試元^ =輸出的信號。並^，職裝置藉由將已檢測出的作號二 期望值（expected value)進行比較，來判定該被測試^牛 上述測試裝置包括：圖案產生器（patterngenerat〇r)， ，序產生測試圖案；以及測試信號輸出部，輸出對應於測 試圖案的邏輯的測試信號。圖案產生器自記憶體中所儲存 的序列資料（測試指令行）中依序讀出指令，並執行所| 出的指令。並且’圖案產生器自記憶體中讀出與所執行= 各指令相對應的圖案資料，並將所讀出的圖案資料作為測 2391 lpjf 试圖案而依序輸出。夢此 •的測試信號供給至被“二^裝置可將規定的邏輯圖案 值得注意的是，圖案 信號與期望值的比較沾果、，裔可取得被測試元件的輸出 作為條件分支的測試^八=根據所取得的比較結果執行 公開公報的日本專利參照日本國專利申請案 專利早期公開特開平7_7 2開2004_264047號、日本 J著對被測試元件進行的多個::果圖案f生器中保 中難以根據該些多個洌心士的結果，於其後的測試 又，難以根據多個測試的結。果:產生不同的測試圖案， 分類。 ^而對被測試元件的等級進行 【發明内容】 因此，本發明的一面 問題的測試裝置、電子 及種可解決上述 請專利範圍中的獨立 該目的藉由申 項規定對本發明更有利的具體例5而達成。又，附屬 測試，且包括：指對被測試元件進行 部，自测試指令行中依序 指令行，·圖案產生 行的指令相對應的測試‘;測二輪出與所執 信號，並供給至被測=二生= 果暫存态’儲存規定位元數的值；且指 ，以及結 結果暫存器更新指令的測試指令行哪1果=記憶包含 令將結果暫存器的指定位元位置更新::更新指 兀值，而圖 2391]pif 案產生部縣轉_ 中藉由該結果暫存器更新指丁時’將結果暫存器 定位元值。 而扣疋的位元位置更新為規 第2形態提供-種電 以及測試電路，對被測試二j括：被測試電路； 括：指令記憶部，記憶测試指^'貝 j，上述測試電路包 指令行中依序讀出並執行^仃’圖案產生部，自測試 對應的測試圖案；測試信:二，輸出與所執行的指令相 的測試信號，並供給至^ ^和生成對應於測試圖案 儲存規定位元數的值電路^以及結果暫存器， ，指令的測試指令行，二含結果暫存器 存器的指定位元位置暫存态更新指令將結果暫 結果暫存器更新指令的勃:：疋位疋值’而圖案產生部於 果暫存器更新指令而指將結果暫存器中藉由該結 第3形態提供、二立几位置更新為規定位元值。 試’且上述方法包括：方法，對被測試元件進行測 圖案產生階段，自峨二記憶階段，記憶測試指令行； 輪出與所執行的指令相=仃中依序讀出並執行指令，且 段，生成對應於測試安二的測試圖案；測試信號輸出階 件中；以及儲c試信號，並供給至被測試元 階段具有記憶包含二果暫^規定位元數的值；且指令記憶 段，上述結果暫存更新指令的測試指令行的階 置更新為規定位元值，日令將儲存階段巾指定的位元位 結果暫存器更新指令^圖案產生階段具有如下階段：於 ㈣于時’將儲存階段中藉由該結果 1364548 239npif 暫存器更新指令而指定的位元位置更新為規定 再者’上述發明的概要並非列舉本發 ^ ::該些特徵群的次組合一一 [發明的效果] 根據本發明，可以保存著對被測試元 、 試的結果，於其後的_中可根據該些多_^^ =

:=試2，勹可根據多個測試結果_試元 勺4.·及進盯刀類稭此，可以適當地檢查電 可進行本來規定的動作。 —凡彳干疋否 實施方式】 以下，透過本發明的實施形態對本發明的一面加以說 明’以下的實施形態並非限定申請專利範__發明°， 又，貫施形癌中所說明的所有特徵組合並非發明的解決手 段所必須。

圖1是表示一實施形態的測試裝置2〇〇的構成的一例 /的圖。測試裝置200是對半導體電路等被測試元件3〇〇進 仃測試的裝置，且包括：系統控制裝置n〇、多個站點控 制破置130、切換部140、以及多個測試模組（m〇duie) 1〇〇。 系統控制裝置11 〇經由外部的網路（netw〇rk)等，而 接收並儲存測試裝置200對被測試元件3進行測試所使 用的測試控制程式（program)、測試程式資料、以及測試 圖案資料等。多個站點控制裝置130經由通信網路而與系 統控制裝置110連接。 2391 lpjf 的測^點控制農1 13Ga〜13Ge控制對任—被測試元件_ 3〇〇 一例如，多個站點控制裝置130與多個被測試元件 應的二ΐ各:點控制裝置13°控制對所對 的測Ϊ圖1中’站點控制裳置U〇a控制對被測試元件3〇〇a $ ^ ’站點控制裝置130b控制對被測試元件3〇〇b的測 她;===控制裝置130亦可分別控制對多 取得，站點控制褒置130自系統控制農置110 控制裝並執行該測試控制程式。其次，站點 取i f f 〇根據測試控制程式，而自系統控㈣置m 資：(例的時所使用的測試程式 下述圖宰資料貝科）以及測試圖案資料（例如， 至測試兮被㈣亚ί ’經由切換部14 0而將上述資料儲存 】〇〇等模租中1Γ0所使用的一個或多個測試模組 而々t, /其次，站點控制農置經由切換部U0， 測試。並基於測試程式以及測試資料進行 表示測試已結束的二；f 巧試模組100接收 模組100進行下—測試。A W根據測5式結果而使測試 控制裝置⑽分別與該些站點 之間通信。此處，預if 2與—個或多個戦模組⑽ 預先規疋的-個站點控制裝置130可根 1364548 2391 lpif 據測試裝置200的使用者、測試控制程式等的指示而設定 切換部140，以使多個站點控制裝置13〇分別與該些站點 控制裝置130對被測試元件300進行測試時所使用的一個 或一個以上的測試模組100連接。 例如，於圖1中，設定為站點控制裝置13〇&與多個剛 試模組100a連接，並使用該些測試模組1〇〇a來對被測試 tl件300a進行測試。此處，其他站點控制裝置13〇使用 忒模組100對被測試元件3〇〇進行測試所使用的構成及 作，與站點控制裝置130a對被測試元件3〇〇a進行測試 使用的構成及動作大致相同。以下，以站點控制裝置㈣ 對被測試元件300a進行測試所使用的構成及動作 加以說明。 測試模組職根據站點控制裝置㈣的指示， t序信號侧序信絲生賴_試元件職進行測^ 日请使用的測試信號。又，任一測試模組驗可接收且他 广的測試結果’並使多個測試模組_執行 與測试結果的良否相對應的序列。 雄賴㈣_分職_試元件·a所呈 案的::=及_料，根據圖 、且l〇〇a連接的破測試元件鳥的端子中。 候 12 2391 lpif 與期望ί進：二組：:::輸出信號，並將該輸出信號 就而進行動作的結果。此處，多個測試模組 信不同的循環週期而生成測試信號，為了使測試 化又/週期根據序列資料以及随:紐崎態變化。 試r ·ν 模組職於職程式資料的處理結束時、測 相二二=^=^異 f _ ’ 該_莫·_a 】4〇， 二、 a而產生中斷信號。經由切換部 點㈣_ 巾斷錢壯與_試频馳相對應的站 理=Γ、1施，並藉由站點控制裝置130a所具有的處 〇° (processor)來進行中斷處理。 arch.t以上，、測試裳置200可藉由開放架構（open =hltetre)而實現’謂使用滿㈣放架構規格的各種 ^且並且’測試裝置2〇〇可以將測試模組⑽等模組插 蚀田切換部140所具有的任意連接擴充槽（slot)中而加以 便用。 此時’測試裳置200的使用者等，例如可以經由站點 =制裝置130a而變更切換部14〇的連接形態，從而使測試 被測試元件300時所使用的多個模組，與控制對該被测試 =件300的測試的站點控制裝置13〇連接。藉此，測試裝 200的使用者可以根據多個被測試元件3〇〇的各自的端 =數量、端子配置、端子種類、或測試種類等，而選擇適 虽的模組，並將所選擇的模組安裝至職裝置2〇〇。 又’測試裝置200或者測試模組1〇〇，亦可為與作為 丄 叶Ο 239UPif =對象的被測試電路—併設置於同一電子元件中的 山該測試電路可為電子元件的内建式自我 而進行initTest，服）電料，#由職被測試電路 A被、、卜ΙΉ件的。藉此，制試f路可以檢查作 ^常動=路的電路是否可以使電子元件進行本來規Μ >又，測试裝置200或者測試模組1〇〇，亦可為與作 游Μ對象之被測試電路設置於同—的板（b。ar d)或者同二

襄置内的職電路。如此之戰電路，亦可如上所述檢查 被測試電路是否可以騎本來規定的通f動作。 S 圖2疋表示測試模組100的構成的一例的圖。測試模 铒100包括通道控制部10以及多個通道電路50。本例中 對一個通道電路50的功能以及構成進行說明，其他通道電 絡50亦可具有相同功能以及構成。

各通道電路5 0可與被測試元件3 〇 〇的對應的輸入輸出 硪子連接，並將測試信號供給至該輸入輸出端子中。又， 备通道電路50可對來自該輸入輪出端子的輸出信號進行 满ί定。再者，被測試元件300的輪入輸出端子可為輸入端 子或者輸出端子中的任一者。 通道控制部10控制各通道電路5〇。例如，通道控制 # 1〇控制各通道電路50，使各通道電路5〇生成測試信 璩。又，通道控制部10控制各通道電路5〇，使各通道電 烚50測定被測試元件3〇〇的輸出信號。 又，通道控制部1 〇亦可根據任一通道電路5〇中的測 14 1364548 239]lpif 疋裢果 个役制具他通這電路50。例如，直至任一通 果滿足規定條件為止，使其他至二Ϊ 時，可使彳„規絲作，且結果滿足規定條件 ^相應的其他通道電路5G進訂—應進行的動作。 ϋ控市lJ部1〇包括··介面（interface)部】2、圖案列 結果記紐16、_產生控制部20、主纪 憶體4〇、時率赵部30、以及_產生部7Q。介面^ 於站點控制裝置130測試模組100之間傳送資料。 主記憶體4〇中儲存多種序歹,技料、以及與 =Ϊ圖案資料。主記憶體40於對被測試元件3〇〇進行測 二Ξ案==自站點控制裝置130所提供的序列資料 =如，站點控制打130可將序列資料、圖宰資料、 亥些資料儲存於主記憶體40的指定位址的指令 輸至”面部12中。圖案產生控制部2〇根據介面部 所接=的^令’而將該些資料错存於主記憶體仞中。 圖安資可為表示應依序執行的指令行的資料。 ^應地二= =且與多個指令- 序歹貝料了為使各圖案資井斗接插中 順序輸出，藉此生成剛試圖案的指令群。 圖案3如序資料，來生成測試 (”…等。 列男料’而展開所對應的圖案資料，而生成與序列資料以 < S ) 15 1364548 2391 lpif 及圖案資料相對應的測試信號。圖3中將 “ 中所儲存的序列資料以及圖案資料的—例。、主έ己憶體 圖案列表記憶體14中儲存圖案列表，該圖 表不應執行主記憶體4〇巾所儲存的序列資料=*表用以 如’圖案列表記憶體14中可儲存依序指定應二順序。例 料於主記憶體40中的位址的圖案列表。與主^丁的序列資 同，圖案列表記憶體14可於對被測試元件3〇〇。思體40相 前，預先儲存自站點控制裝置130所提供的=試之 案列表既可為上述測試控制程式的—例， 表。圖 程式的一部分。 P了為測試控制 當開始對被測試元件300進行測試時， 部20自圖案列表記憶體14中讀出圖案列表1生控制 站點控制裝置】3〇接收到表示開始測試的指抑圍當自 生控制部20自圖案列表記憶體14讀出圖案^二=案產 圖案產生控制部2G按照基於圖案列表 : =憶體40中所儲存的序列資料以及對應的圖^^出 木產生控制部20將已讀出的序列資料發送至圖安、’圖 的向量（vector)產生部8〇中。又，圖案產部 %將已讀出的圖案資料發送至圖案產 、^部 記憶體90中。 的圖案快取 當後段㈣關鋒記龍、歧先 out’FIFO)記憶體等中、si叻flrsi 制部讀出並發送下案產生控 時，圖案產生控制部20以庳儲存序列次二=貝；:’即可。此 應储存序列貝科以及圖案資料的 36 1364548 239llpif 所有快取記_、ΠΚ) 出下-序列資料以及圖f生規定的空區域為條件，讀 快取記憶體、FlF〇等中即可·，亚將該些資料發送至該些 圖案產生部70根據自 序列資料以及圖案資料，”屋生控制部20依序接收的 案產生部7G包括向量產依^生成測試圖案。本例的圖 皮如上所述，向量產生部Γ自以圖及安圖/快取記憶體90。 序列資料。向量產生部80 圖木產生控制部20接收 快取記憶體錯存所接收的序列列=記憶體，該序列 自圖案產生控制部2〇接 圖案快取記憶體9〇 址。 圖木貝料，並儲存至規定的位 序列:二產=序::::行序列快取記憶體中所儲存的 令可與應根據該指令而指定的圖案資料的 姚躍指令等，而依序指定圖案快取記= 、.；，案快取記憶體9〇輸出位址經依序指定的圖案次 料。藉由如此的構成，可以生成具有對應於序列資料二】 =案^料的邏輯圖案的測試圖案。又，當序列資料的執广 結束時’序列快取記憶體以及圖案快取記憶體90可開敌= 1列資料以及對應的圖案資料的記憶區域。序列資料可二 指令群的末端具有表示結束序列資料的結束指令。 ； 各通道電路50根據圖案產生部所輸出的測試圖案而 17 1364548 形成測试#唬，並輸入至被測試元件3〇〇中。又，對被測 試兀件300的輸出信號進行測定。通道電路5〇包括：波形 成形部52、驅動器54、時序產生部56、比較器（c〇mparat〇r) 58、時序比較部60、判定部62、以及擷取記憶體（啡· 波形成形部52根據圖案產生部70所生成的測試圖 案’而形成測試信號。例如，波形成形部52可生成具有對 應於該測試圖案的邏輯圖案的測試信號。又，波形成形部 可根據所提供㈣序信縣生㈣聰號。例如，波形 成形部52可根據所提供的時序信號，來生成邏輯值轉移的 測試信號。 驅動器54將波形成形部52所生成的測試信號輸入至 破測試70件300 +。驅動器54於波形成形部52所生成的 刪試信號表示Η邏輯時，輸出規定的H位準的電壓，

式信號表示L邏輯時輪出規定的L位準的電壓，藉此可將 戰信號的電麼位準轉換為應輸入至被顚m⑻中 並將輪出 較，藉此 ’比較器58可於 Η邏輯，於輪出 L邏輯。 I通信號（strobe 的邏輯值。藉此， 1364548 239]]pif 以檢測輸出信號的 -r^t* 固罕一 時序產生部56根據預先提供 的設定值，而生成上述時序:序“―叩set) 時率產生部30以對應於時/ 通信號°例如’自 產生部％可生成-種使让^^^；夺率信號，時序 集的延遲量而延遲後的時序信號以及選:，供的時序 時序集例如於每次執行—個 產生部30及時序產生部56中^貝科蚪，供給至時率 可使與該序列資料相對應的°例如，主記憶體40 集的資料。圖案產生部7〇可 —部分中包含時序 時率產生部30以及時序產生部行各序咐料時，於 對應的時序集。 中设定與該序列資料相 期望出的邏輯圖案、與 n。期望值圖案可由圖案產試元件遍的 圖案可與包含於圖案產生部70所^生成。例如，期望值 入至被測試元件中的 成中、且輸 判定部62亦可向圖案產生部= =圖案相同。又， 以及失效（fail)(不一致）的判心（pass)(一致） 擷取記憶體64中儲存判定部° 擷取記憶體64可針對每個_ 勺狀結果。例如， 合格（―致）以及失效（不=)^梅彳定㈣中的 雜體64亦可選擇並儲存判定部62果。又’擷取 又’通道控制部10的結果記憶體：中:=

(S 19 ^〇4548 239]lpif 個測試圖荦::二各3= j。結杲記憶體16可針對考 致赫各料部合袼 蚁）以及失政（不一致）的判 ^

亦可選擇尉特各狀部62 t失;^結果記憶體U 如上所述，操取記憶體64可針對結果。 而儲存每個職随的失·。冑’固各通道電路5〇， 針對每個被測試元件;二 粗14中所θ儲存的每個序列資料的失效:^訊存圖案列表記’ 主記Ξ體:兄憶體14中所儲存的圖案列表 料卜序列資料2、..·）、以及It =資料（序歹,η 應的圖案資料。 /、上迷夕個序列資料分別^ 如上所述，序列資料包 於執行各指令時，可輪出 1案產生部7 如，序列資料可包含_：、；^曰\相對應的圖案資料4 ，等，上㈣指令輪出;; -，上述着指令輸*對應的圖 、、並轉向下-本 位址的指令，而上述乙〇〇1> =、，進而跳躍至規方 進而使指定位址範圍的指令G規：!:應的圖案資料’ 藉由執行如此之指令群， 序輪出各圖案資料，並生成:照對應於序列資料的川】 行序列資料2時，圖案產生::試圖案:例如，當影 由LOOP指令而指定的次 〜出圖案貧料A後，〇 重錢出圖案資料B至圖第 20 1364548 2391 lpif . 資料c。 . 又，主記憶體4〇可與多個通道電路50 + 列資料。又，主記憶體4〇可相對於各通道路也錯存序 岡安次粗t <电路5〇而儲存 圖木貝枓。例如，可相對於序列資料的各指令，而儲 .多個通道電路50相對應的圖案資料。目3的^例中= 憶體40於各位址不同的位元位置儲存與各通道電路^ 應的圖案資料。 .f 表記憶體14巾儲存應執行的相資料的順 • 序。圖3所示的示例巾，圖案列表記憶體Μ齡依序指定 序列資料2、序列資料1、…的圖案列表。 曰 —又，於圖2所示的示例中，將儲存序列資料以及圖案 資料的主記憶體40設置於通道控制部1〇中。對此，於其 - 他示例中，亦可將儲存序列資料的主記憶體40設置於通道 控制部10中，而將儲存各通道電路50的圖案資料的記憶 體設置於各通道電路50中。 ' °〜 此時，可於各通道電路50中設置圖案快取記憶體9〇。 # 並且’可將向量產生部80所依序指定的位址分配至各通道 電路50中所設置的圖案快取記憶體9〇中。 圖4是表示本實施形態之圖案產生部7〇的構成的一例 的圖。向量產生部80包括序列快取記憶體31〇、指令執行 部320、以及結果暫存益340。序列快取記憶體31〇自圖案 產生控制部20接收序列資料（測試指令行），並進行記憶。 序列快取記憶體310是指令記憶部的一例。 指令執行部320自序列快取記憶體31〇中所記憶的測 239]lpif 試指令行中依序讀出並 的各指令中，分配有表 。於測試指令行中所包含 的偏移量（offSet)。 4曰令於該測試指令行中的位置 當指令執行部320 偏移量轉換為儲存有4 時，將分配至該指令中的 取記憶體90的位址曰令相對應的圖帛資料的圖案快 9〇提供該位址，並_罔曰安^執行部320向圖案快取記憶體 指令相對應的圖案資‘=取記憶體90輸出與所執行的 為測試圖案而供认至通θ *快取記憶體9G將圖案資料作 生成對應於所供忒二!^二，通道電路50 試元件300中。作在一本的測5式仏唬，並供給至被測 供給至波形成形部52 士1 案快取記憶體90將測試圖案 又，序列資偷生部56以及判定部62中。 timings.) , ^ ^ 測試圖案的時序组 入二貝和曰疋用以輸出對應的該 該指令相對應的時序320執行指令時，使與 輪出的測試_，±自;1|^、自圖案快取記憶體90所 -以及時二二VS案— 執行，並自測試指令行的開端的指令開始 言，指令執忒序來執行指令。更具體而 指令’並執行所讀出的指令。^仃中㈣的偏移量的 C S) 22 2391 lpif 果暫存MG儲存規定位元數的值。作為—例，結 出結果1儲存24位元的值。指令執行部320可以讀 以讀出社^二斤儲存的值。又’站點控制裝置130可 口果，盗34〇所儲存的值。 存的Ϊ而俨t:執行部320可以更新結果暫存器340所儲 340所儲“信二部320可以位元單位來更新結果暫存器 結果所It:部 (測憶體3i。中所儲存的序列資料 含N0P例的圖。作為一例，序列資料中可包 指令令（着指令）、賴指令（刪 指令、RRB Γ八、指令〕、結果暫存器更新指令（SRB 及條件結果“器輸^指令（SR指令）、以 (RRB)指令^新心令（IfFail ( SRB)指令以及Iffan

指令的下—32Qt執行N0P指令時，將分配有該NOP 令執行部3心==二:;巧，令。當指 由該_指令㈣UMP#日令）時，將分配有藉 的指令。 w的偏移量的指令指認為下-應執行 指定次數的;)是使對應的圖案資料重複輸出 自開始執行t/IDXI\i 部32G執行1dxi指令時， 不使處理轉向下—/二至計數指定循環為止的期間内， 曰々並且’當指令執行部320執行idxi 23 2391 lpif -偏2量:的循%後’將分配有該IDXI指令的下 偏移里的指令指認為下 結束指令咖T指令1令。 =執執行 .二：:更 =器=的指定位元位置更二==結 :於結果暫存器更新指令㈣指令. 更新指令而^的：結果暫存器340中藉由該結果暫存器 行部32。:===新為規定位元值。當指令執 時，將分配有Ϊ接:Γ:指令(srb指令、rrb指令) 指令指認為下-應執輸=糊令之後的偏移量的 將結果暫，更新指令的—例。咖指令是 例，SRB指1將以元位置設為1的指令。作為— 日·？將以下負料指定為運算（ 欠 令執行、^f 相對應的位元為0的資料。並且，指 以下資偏j SRB指令的執行時，對結果暫存器340與 該資ΪΓ進行運算，並更賴絲暫存器34〇, 與應設置的位元㈣應的位元 /、不，交更的位几相對應的位元為0的資料。 算元5 2 ί ϋβ μ亦可將以77資料指定為運 μ貝枓疋結果暫存器34〇中與應設置的位元相對應 24 1364548 239Ilpif 的位元為0、且與不變更的位M目對綱位元為 此時，指令執行部320於SRB指令的執行時 暫 器340、與將如下資料的各位元反轉後而得的資; 和進行運算，並更_結騎⑼34() , # 暫存器340中與應設置的位元相對應的位元為〇 變更的位元相對應的位元為丨的資料。 /、不 腦指f是結果暫存器更新指令的-例。RRB指人是 :結3存f; 340的指定位元位置重設(叫為“指 令。作為-例，刪指令將以下資料指定為運算元，$ 料是結果暫存器340中i;® f μ# > ά # ° Ί日溆尤料、應重叹的位兀相對應的位元為 且”不又更的位兀相對應的位元為〇的資料。並且 令執行部咖於RRB指令的執行時，對結果暫存器細: 與將如下資料的各位元反轉後的f料的邏輯積進行運管， 並更新該結㈣存器，±述㈣是結果暫和^ 與應重設的位元相對應的位元為i，且與不 對應的位元為〇的資料。 μ 70相 -再t’/為—例，刪指令亦可將以下資料指定為運 异兀」亥貪枓是結果暫存器340 +與應重設的位元相對應 的位兀為G、且與不變更的位元相對應的位元為1的資料: ί時，指令執行部32〇於咖#令的執行時，對結果暫存 =34〇與/Xy資料的邏輯.積進行運算，並更新該結果暫存 器340 :該資料是結果暫存器34〇中與應重設的位元相對 應的位元為0、且與不變更的位元相對應的位元為丨的資 料0 、 < S ) 25 1364548 23911pif 結果暫存器輸入指令（ 健存指梅指令^^ 令二指令)的執行時，將該SR指二 =::r:r ° 令指認為下—輕行的指令騎之後的偏移量的指 條件結㈣存H更新指！ 脳】（麵Μ切）是㈣域杨)及 使結果暫存II 34()的指定位元位)果為條件， 1。：為-例’條件結果暫存器更新指令 2而檢測出的測試結果失效為條件，使 ^ 指定位兀位置更新為規定位元值。 H 340的 指令執行部S20於附帶條件的 執行時，以測試獲得狀測試結果:存=== ==條:結果暫存器更新指令而指定 3果失效為條件，執行與SRB指令相同的内容： 才曰々執行部320於IfFail ( SRB )指令的 曰： ==_果失效為條件，執行與= 咖（RRB)指令是以藉由判定部62而檢測出的測 26 1364548 23911pif ^果失效祕件’執行與刪齡相同的内容的指令。 ^執行部32〇於IfFail (RRB)指令的執行時，以藉由判 定部62而檢測出的測試結果失效為條件，執行與 令相同的内容的處理。 〃 曰 2，述’根據指令執行部320，可根據所提供的指 結f暫存器340中任意位元位置的值。藉此，根 ===:可以將過去已進行的測試結果儲存至 結二 ===::;:以外的其他 盔掬中私_ a 不1廿°° 的^疋位兀位置更新 的t令。作為一例，序列資料中可包含如下 ^值=====值、旗標(㈣為 件，而使結果暫存哭340的产定n刀支判斷結果為條 值:指令執行部32_“的二更=3 圖執令以及RRB指令相同的内容二 °疋表不本貫施形態的變形例的圖案產峰邱7Π沾錤 二=圖。本變形例的圖案產生部7〇採：： 的貝施形態的圖案產生部7〇大 口所不 此除了:下不同點之外，省略大 ==的構成以及功能，因 向星產生部80可更包括更新暫在哭 350中儲存指定結果暫存器340中庫更二的。新暫存器 更新暫存器350可藉由指令執;位士元位置的值。 的值。又，更新暫存器350可藉^：^20來讀出所儲存 稭由‘令執订部320來輪入 C S ) 27 1364548 239]ipif ^儲存，值。作為一例，更新暫存器Μ。+可儲存如下資 杲赵該資料疋與結果暫存器340位元數相同的資料，且名士 暫存器340中與應更新的位元相對應的位元為規定位: 不受更的位元是與規定位元值不同的位元值。 於本變形例中，指令執行部32〇於結果暫存器 二，行時，將結果暫存器340中藉由更新暫存器° 35〇而曰 疋的位元位置更新為規定位元值^例如，更新暫存器a% I錯存以下資料’該資料是結果暫存器3仙中與應設置的 =相對應的位元為！、且與不變更的位元相對應的位元 婁誕的？料。指令執行部320於SRB齡的執行時，對結 存时340與更新暫存益35〇中所儲存的資料的邏輯 進行運算’並更新該結果暫存器340。藉此，指令執行 部32〇可將結果暫存器wo中藉由更新暫存器现而指 的位元位置設為i。 再者，作為一例，更新暫存器350中亦可儲存以下資 料々資料是結果暫存器34〇中與應設置的位元相對應的 位=為G、j_與不變更的位元相對應的位元為1的資料。 ，時’指令執行部320於SRB齡的執行時，對結果 盗340、與將更新暫存器35()中所儲存的資料的各位元反 轉後而得的貧料的邏輯和進行運算，並更新該結果暫存器 340 〇 又更新暫存益35〇中可儲存結果暫存器細中與應 的相對應的位元為】、且與不變更的位元相對應 的位兀為0的資料。指令執行部320於刪指令的執行 c S ) 28 2391 lpif 時，對結果暫存器340、盥 資料的各w蝴===中所错存的 果暫存器340 〇藉此，指人勃貝I仃、异，亚更新結 中葬由^執仃部32〇可將結果暫存51 Μη 器350而指定的位元位置重設為。 存器=中器350中亦可儲存結果暫 更的位元相對應的位元為::的^且與不變 於咖指令的執行時，料Hi。灿，指令執行部32〇 ，中所储存的資料的邏輯積暫存^3·與更新暫存器 器340。 —、進订運异，並更新結果暫存 列資料（案產生部7G而執行的序 記憶體310令可=的圖。作為-例，序列快取 第1附帶條件的έ士果暫5〇0、第1測試指令行训、 53〇、第試"子裔更新指令520、第i位移指令 新指令55〇、以=V丁 540、第2附帶條件的結果暫存哭更 儲存指令5= 3測試指令行_。 令。第1满暫存器350儲存初始資料的指 試序列的多鄉又\包含規定用以進行第1測試的測 520是以第1二釋帶條件的結果暫存器更新指令 件，而將結果暫存二二測試結果（例失效）為條 位元位置敦為:中藉由更新暫存器350而指定的 第1 勺才曰々。 位移1位元的疋使更新暫存器350中所儲存的值 ^第2測4指令行540於第1測試後執 1364548 2391 lpjf 以進行第2測試的測試序列的多個指 且ί錢定用=指令㈣0於第1以及第2測試後執行， 疋用以進H3測試的測試序列的多個於八 的- 自无’指令執行部320嗜屮姓 並將指定結果暫存哭34〇 班貝出錯存指令獨， 試之前儲存至更新ΐ存器^始3於^測 果暫存器340中與應儲存第1測:的 ，“⑷位元)相對應的位元為ι、=結 身= 為初始資料而儲存至更新暫存器3:0中 人，私令執行部32〇讀出第！ — :::Γ:二:=結果暫存器更新指； 試的結果失效時 存器340、與更新暫存器35 二2果暫 =，並更新該結果暫存器34:==輯= J 了部咖可將結果暫存器34G ^令 ::元:為】。又，當_果未失效時二否？ (S) 30 x^〇4548 239Hpif 新暫行部320讀出第1位移指令530，使更 二r二:所更 = 值例如位移】位“步驟 1私Λ…為.更新暫存器35。使儲存1的位元自第 位1應儲存第1測試的测試結果的位元）位移至其他 的=斗祕此,，更新暫存器350藉由位元位移’而將所儲存 上貝:彻”儲存第2測試的測試結果的位元(第2位 )為1、且其他位元為〇的資料。 ’指令執行部32〇讀出第2測試指令行撕，並 仃第暮式（S1006)。接著，當第2測試結 H 320讀出第2附帶條件的結果暫存器更新指; 550，並判斷第2測試的結果是否失效（s_)。當第2 測試，結果失效時（S1007的是）’指令執行部32〇 ^結果 暫存器j40、與更新暫存器35〇中所餘存的資料的邏輯和 進打運异’並更新該結果暫存器34〇 (sl〇〇8)。藉此，^ 令，行部32〇可將結果暫存器姻中應儲存第2測試結^ 的第2位元設為卜又，當測試結果未失效時（si〇〇7°的 否）’指令執行部320不更新結果暫存器34〇，而是使 轉向步驟S1009。 其次，指令執行部320讀出結果暫存器34〇中所儲 的值，並根據弟1測试以及弟2測試的結果，選擇下—應 執行的測試（S1009)。接著，指令執行部32〇讀出第3 試指令行560，並執行與所選擇的測試相對應的第3 = (S1010)。 飞 如上所述，根據指令執行部320，可將第丨測試以及 1364548 23911pif 第2測試的結果儲存 令執行部卿，可根‘==:。藉此，根據指 及第2測試之後執行測試内::的結果’而 試。又’根據指令執行部32〇，亦 ,不同的第3測 測試的結果，而對被測試元件删的品嶋Ux及第2 再者’指令執行部32〇可於步驟s⑽^進行分類。 ，間，對其_朗行與倾_5〜料驟S聊 處理。藉此，根據指令執行部320，可於,4,相同的 中儲存大於等於3 種的測試、i果。…；結果暫存器340 圖9是表示本發明的一實施形態的 成的一例的圖。電子元件400包括被測試電^4〇〇的構 電路420、輸入輸出端子43()、以及 1〇、測試 試電路410可為安裳電子元件_時進行動二^。被測 測3式電路410於安裝電子元件_時根據入=。被 所提供的信號而動作。 自^輪出端子 410 子元件400為記憶體元件時，被測試電路 試電路件_的記憶胞的電路。例如，被測 峪410可為記憶胞以及控制記憶胞的控制 ^可為控制向記憶胞中寫入資料，且自記憶胞中讀^ 料的電路。 、 測試電路420與被測試電路410設置於同一半導體晶 片上，並對被測試電路41〇進行測試。測試電路42〇可具 有與圖1至圖8中相關說明的測試模組100相同的構成。 又，測試電路420亦可具有測試模組1〇〇的一部分構成。 32 (S ) 1364548 2391 lpif 又’則喊電路420可為發揮測試模組loo的一部分功能的 電，1例如’測試電路420可不具備結果記憶體16。又， %路42〇的時率產生部3〇以及時序產生部％可根據 固定的時序集的設定值而動作。 又’測試電路420可於經由BIST端子440,而自外部 勺】試敦置接收表示進行被測試電路410的自我測試（seif teSt)的^號時’對被測試電路410進行測試。BIST端子

較佳的是安裝電子元件400時未使用的端子。又，測 。式电路42〇可自BIS丁端子440,向外部的測試裝置輸出被 測試電路41〇的測試結果。 外部的測試裝置可進行與圖1中相關說明的站點控制 裝置130相同的動作。即，為了使測試電路42〇與圖1至 圖8相關說明的測試模組100同樣地發揮作用，可向測試 電路420供給測試控制程式、測試程式、以及測試資料等。

以上，使用實施形態對本發明的一侧面進行了說明， 但本發明的技術性範圍並不限定於上述實施形態所記載的 fe圍。上述實施形態中可添加多種變更或改良。根據申請 專利範圍的記載可知，添加了如此之變更或改良的形態亦 屬於本發明的技術性範圍。 【圖式簡單說明】 圖1是表示本發明一實施形態的測試裝置200的構成 的一例的圖。 圖2是表示測試模組100的構成的一例的圖。 圖3是說明圖案列表記憶體14中所儲存的圖案列表、 33 1364548 2391 lpif ^己L體4〇中所錯存的序列資料以及圖 圖。 的圖 案貧料的一例的 *疋表示本貝施形態的圖案產生部70的構成的一 例 憶體31°_存的序列資料 圖6疋表不本實施形態的變形例的圖案產 成的一例的圖。 D|

列資料(測試指:二：;案產生部7°而執行的序 -例=是表讀行® 7卿_試指令行的處理流程的 _圖9是表示本實施形態的電子元件__成的—例 【主要元件符號說明】

7〇的構 1、 /3 :序列資料 10 :通道控制部 12 :介面部 14 :圖案列表記憶體 16 •結果€憶體 20 :圖案產生控制部 30 :時率產生部 40 :主記憶體 50 :通道電路 34 1364548 2391 lpif . 52 :波形成形部 54 :驅動器 56 :時序產生部 5 8 :比較器 60 :時序比較部 62 :判定部 64 :擷取記憶體 70 :圖案產生部 • 80 :向量產生部 90 :圖案快取記憶體 100、100a、100b、100c :測試模組 110 :系統控制裝置 . 130、130a、130b、130c :站點控制裝置 140 :切換部 200:測試裝置 300、300a、300b、300c :被測試元件 φ 310 :序列快取記憶體 320 .指令執行部 . 340:結果暫存器 350:更新暫存器 400 :電子元件 410 :被測試電路 420 :測試電路 430 :輸入輸出端子 35 (S ) 1364548 2391 Ipif . 440: BIST 端子 500 :儲存指令 510:第1測試指令行 ‘ 520 :第1附帶條件的結果暫存器更新指令 530 :第1位移指令 540 :第2測試指令行 550 :第2附帶條件的結果暫存器更新指令 560 :第3測試指令行 • S1001 〜S1010 :步驟

Ts:時序集

Claims (1)

1. 2391 lpif 十、申請專利範圍·· 上：種試裝置，對被測試元件進行 ‘‘"己憶部，記憶測試指令行； 且包括: 令，:US執3述測試指令行中依序讀出並_ 測試作二=述指令相對應的測試圖荦 號，並供給至上述被測試元件中；以及 I的測試有 、结果暫存器’儲存規定位元數的值； ，十、、目上述指令記憶部記憶包含結果暫存哭⑸ =ϊ令行’上述結果暫存器更新指令;;ί ::令的上 W日德元位置更新為規定位元值，上34結果暫存 而上述圖案產生部於上述結 時，將上述結果暫存器中#由該結=令的執行 疋的位元位置更新為上述規定位元值。。更新指令而指 2.如申凊專利範圍第丨項所 結果暫存器與以下資料的邏^執:t對上述 果暫存器'，該資料是上述結果暫存 "社述結 對應的位元為丨、且與不變更應設置的位元相 資料。 ）位7°相職的位元為0的 3*如申請專利範圍第】項所述的測 圖案產生部於上述結果暫存器更 ，、中上迷 結果暫存器與以下資料的邏輯積進^二對上述 果暫存器，該資料是將上述結果暫存器;與應== 37 2391 ΐρ,γ 相對應的位元為】 .，各位元反轉位元相對應的位元為( (如申請專利範圍,的貝枓。 指令記憶部記憶包含 $所述的測試裳置，其 ，令行’上述附帶條存器更新指令的測 更新為規定位元值，將上述結果暫存器的指定位元位Ϊ 而上述圖案產生邱 指令的執行時，以峨帶條件的結果暫存器更新 ^存.中稭由上述附帶二而將上 '疋的位元位置更新為上述規定位元ί暫存"'更新指令 備更專利範圍第1項所述的測試裝置，立中承且 備更新暫存器，該更新暫存 =置’其十更具 應更新的位元位置的值， <、，，Q果暫存器令指定 士且上述圖案產生部於上述結果暫存器更新指 日守，將上述結果暫存器中藉由上述更新暫存 ^執盯 元位置更新為上述蚊位元值。 时…勺位 6.如申請專利範圍第5項所述的 指令記憶部中記憶： 〃中上述 第1測試指令行，用以進行第1測試； 測試第2賴指令行，於上㈣丨贼之後_進行第2 …第1附帶條件的結果暫存器更新指令，以上述 試獲付規定測試結果為條件，而將上述結果暫存器的指定 < s ) 38 2391 lpjf 位元:f置更新為規定位元值；以及 的結果暫存 可條件的結果暫存器更新指令後^才"，於上述第1附 獲料定測試結果為條件，而第2測試 兀位置更新為規定位元值. 果暫存器的指定位 結果===:測一存指㈣ 新指令的執行時，以上二二二二，:，果暫存器更 結果暫存器中藉由 的位SI測試相對應的位元位置，更新為表;以 使上述更新暫存器位移，而變 器中與上述第2測試相對應的位元位置的位元^結果暫存 且於上述第2附帶條件的結果暫存器更丄 厂以上述第2測試獲得規定測試結果為條件々的執行 、'、。果暫存种藉由上述更新暫存器而指定的=字上述 試相對應的位元位置，更新絲科m結料麵2剛 7.—種電子元件，包括： 71值。 被測試電路；以及 測试電路，對上述被測試電路進行測試； 且上述測試電路包括： ’ 指令記憶部，記憶測試指令行； 圖案產生部，自上述測試指令行中依序讀出並執〃匕 23911pif -令，丑輸出與所執行的上述齡 , 測試信號輸出部，生成對應於ϋ=案； 號’並供給至上述被測試電路尹；以及圖案的須_ 結果暫存器’轉規定位元數的值； 上述指令記憶部記憶包含结 測試指令行，均結騎存q 辦令的上述 的指定位元位置更新為規定^元值，曰上述結果暫存器 時：器更新指令的執行 定的位元位置更新為上述規定位^值。存咨更新指令而卷 方法=種測財法’對被測試元件達行谢試，且該測試 ♦曰令錢階段’記憶測試指令行. 指令令財依序讀出並執行 測試信號輪出階二生成 對應的測試圖案； 信號，並供给至上述被測試測試圖案的測試 定位元數的值； 的上述測具有記憶包含結果暫存器更新指令 储存階段中心糊指令將上^ 器更新指令的執具有如下階段··於上述結果暫存 器更新指令而/⑽述儲存階段中藉由該結果暫存 而k的位讀置更新為上述規定位元值。