CN1182881A - 集成电路 - Google Patents

Abstract

一集成电路,其中能以短时间测试施密特输入电路并获得高精度的测试结果。集成电路中包括每个均将与输入－输出端口相连的旋密特反相器的输出送到与相邻输入－输出端相连的三态电路而不将输出送到内部逻辑电路的开关、和在测试施密特反相器时将施密特反相器的输出送到三态电路的一开关,藉此当对每个开关和每个三态电路供应预定的控制信号时能测试一半施密特反相器。

Description

集成电路

本发明涉及集成电路，更具体地，涉及含施密特输入电路的集成电路。

已知，当变化较慢(如μs量级)的输入信号输入到具有信号阈值型输入电路的集成电路中时，会发生一种现象(冒险现象)：输入到内部逻辑电路的信号变得瞬时的异常。因此，大多数集成电路含有施密特输入电路以避免冒险现象。

当制造具有施密特输入电路的集成电路时，必须测试滞后(Hysteresis)宽度，即在各施密特输入电路的高(H)边/低(L)边的阈值电压是否为预定的值。通常，该测试，所谓功能测试，通过操作内部逻辑电路完成。具体地讲，当测试施密特输入电路的H边阈值电压(VTH)时，在输入到施密特输入电路的信号电平从GND电平以预定量(如0.1V)增大时重复进行功能测量。然后，确定基于该结果每一次功能测试是被识别为“H”还是“L”，在识别结果从“L”变为“H”时的输入信号电平被定义为VTH。当测量L边阈值电压(VTL)时，重复功能测试而输入到施密特输入电路的信号电平是降低的。

如上所述，在普通集成电路中，要求重复进行功能测试以测试施密特输入电路，因而，存在测试施密特电路耗时较长的问题。尤其，在大的标准化的LSI如微处理器或微控制器中，“功能测试”非常复杂且耗时很长，因而测试安装在LSI上的全部施密特输入电路要占用非常长的时间。

而且，上述施密特输入电路的测试用LSI测试仪或类似物完成，因而，受测试环境(如，用测试板或测试插座测试)的功能噪声的影响，还存在阈值电压测量精度变低的问题。尤其，在具有约10-30MHz的原始振荡频率的微控制器或类似物中，GND和VDD的噪声约0.1～0.3V。因此，尽管在这种环境进行施密特输入电路的VTH和VTL测量，并不能获得精确值。通常，VTH的测量值大于真实值，VTL的测量值小于真实值，为降低测量误差，在测量阈值电压时降低原始振荡频率以降低噪声的产生量，然而，原始振荡频率越低，功能测试所需时间越长。

如上所述，普通集成电路具有测试施密特输入电路所需时间长和测试结果精确性差的问题，且这些问题导致成本增大。

因此，本发明的目的是提供一种集成电路，其有可能以较短的时间测试施密特输入电路并获得高精度测试结果。

根据本发明的第一集成电路包括：(a)内部逻辑电路，(b)用于将信号输入到内部逻辑电路的多个输入端口，(c)用于把与从多个入端口输入的信号相对应的信号分别输出的多个施密特输入电路，(d)从内部逻辑电路输出信号的多个输出端口，和(e)多个开关电路，每个开关电路与内部逻辑电路相连并与多个施密特输入电路中的一个相连，还与多个输出端口中的一个相连，输出端口中的一个的选择是通过考虑连接的施密特输入电路与多个输出端口的位置关系为降低连线量选定的，并且将信号从连接的施密特电路馈送到内部逻辑电路或连接的输出端口。

即，第一集成电路含有一开关电路，它能将施密特输入电路的输出送到输出端口以便旁路每一个施密特输入电路的内部逻辑电路。每个开关电路向其输出一个信号的输入端口是通过考虑与相应的施密特输入电路的位置关系以便减少连线量和不重复而确定的。因此，第一集成电路中的每个开关具有功能，每个施密特输入电路被连接到彼此不同的输出端口。

结果，在第一集成电路中，能测试施密特输入电路而不同时进行功能测试，因而，完成施密特输入电路的测试只需很短的时间。进而，在测试中，由于内部逻辑电路被旁路、电源电流降低，因而，功率噪声也降低了。因此，可在无噪声影响的条件下精确测量阈值电压。

本发明的第二集成电路包括：(a)一内部逻辑电路，(b)用于输入欲加到内部逻辑电路的信号和从内部逻辑电路输出信号的多个输入-输出端口，(c)分别把与多个输入-输出端口输入的信号相对应的信号输出的施密特输入电路，(d)分别将信号从内部逻辑电路馈送至多个输入-输出端口的多个三态电路，(e)对多个三态电路进行开-关(on-off)控制的控制电路，和(f)多个开关电路，每个开关电路与内部逻辑电路相连，与多个施密特输入电路的一个相连，并与多个三态电路的一个相连，三态电路的选取使得当考虑连接的施密特输入电路和多个三态电路之间的位置关系时能降低连线量，并从连接的施密特电路向内部逻辑电路或三态电路馈送信号。

即，第二集成电路含有一开关电路，将与输入/输出端口相连的施密特输入电路的输出送到另一个输入-输出端口以便通过每个施密特输入电路的三态电路旁路内部逻辑电路。每个开关电路向三态电路输出一个信号，该三态电路的确定使得当考虑它与相应的施密特输入电路的位置关系时能降低连线量并且不重复。因此，第二集成电路中的每个开关具有功能，多个施密特电路通过三态电路连接到彼此不同的输入-输出端。

另外，集成电路中含有控制三态电路开(ON)和关(OFF)的控制电路。控制电路使得当施密特输入电路在OFF状态测试时三态电路连至相同的输入-输出端口，和使得接收施密特输入电路的输出的三态电路为ON状态。另外，开关电路具有功能，藉此集成电路中一半的施密特输入电路可被测试。剩余的施密特输入电路可通过改变每个三态电路的ON-OFF状态来测试。

结果，在第二集成电路中，含有施密特输入电路的多个输入-输出端口能一半一半地测试，因而完成施密特输入电路的测试只需很短的时间，此外，在测试中，由于内部逻辑电路被旁路，降低了电源电流，因而降低了功率噪声。因此，有可能在无噪声影响的条件下精确测量阈值电压。进而，通常布置在集成电路附近与输入-输出端口相关的电路只通过开关电路彼此相连，因而不存在诸如连线面积扩展的布线问题。

在第二集成电路的制造中，希望多个开关电路和多个三态电路的连接使得能够在不改变用于测试多个施密特输入电路的输入-输出端口对的情况下测试该多个施密特输入电路。即，各个电路之间的连接(欲连接电路的选择)的完成使得用于测试的连线把每两个输入  输出端口连成回路。

第二集成电路还可包括(g)输入一个欲加到内部逻辑电路的信号的输入端口，(h)把与来自输入端口的信号相对应的信号输出的第二施密特输入电路，(i)插入在一个三态电路和对应的开关电路之间的一逻辑运算电路，该三态电路的选取使得从多个三态电路来的连线量能降低，运算电路输出一个信号的逻辑运算结果，该信号是从连接的开关电路和信号输入端输入到连接的三态电路的，和(j)将来自第二施密特输入电路的信号馈送至逻辑运算电路或内部逻辑电路的信号输入端的第二开关电路。

即，当制造含有一只用于信号输入的输入端口和多个输入-输出端口的集成电路时，希望加上开关电路和逻辑运算电路(如“与”电路和“或”电路)以便使用输入-输出端口也作为一个输出一信号的端口，该信号是与第二施密特电路相连的第二施密特电路的输出信号。

通过下面结合附图的讨论，本发明的其它目的和优点将变得明了，附图中：

图1是说明根据本发明第一实施例的集成电路的概要的电路图；

图2是根据本发明第一实施例的集成电路中使用的开关的电路图；

图3是说明测试信号波形与输出信号波形之间对应关系的图，用于解释根据本发明第一实施例的集成电路中的施密特反相器的特征评价程序；

图4是说明测试信号波形与输出信号波形之间对应关系的图，用于解释根据本发明第一实施例的集成电路中的施密特反相器的特征评价程序；

图5是说明根据本发明第二实施例的集成电路的概要的电路图；

图6是用在各实施例的集成电路中的开关的电路图。

现在参照附图描述本发明的优选实施例。

(第一实施例)

第一实施例的集成电路是用于测试施密特反相器的电路，被加到一微控制器LSI上，LSI具有与施密特反相器相连的偶数数目的输入  输出端口。

图1表示根据第一实施例的集成电路的概要。如图1所示，集成电路10中的输入-输出端口P00与一施密特反相器11的输入端和三态电路12的输出端相连。输入-输出端口P01也与施密特反相器13和三态电路14以相同方式连接。

施密特反相器11、13的输出端分别与开关15、17的公共端相连。三态电路12、14的输入端分别与开关16、18的公共端相连。三态电路12、14的控制信号输入端分别与内部逻辑电路(未示出)的节点C0、C1相连。在通常工作中，控制三态电路为ON状态的控制信号被输入到用作输出端口的与输入-输出端口相连的三态电路。已知，象这样的三态电路的控制(输入/输出标识)是在微控制器LSI中可编程的。如下所述，在这个集成电路中当测试每个施密特反相器时，使用了这一功能。

每个开关电路15-18具有一控制信号输入端、一公共端、第一端和第二端，根据输入到控制信号输入端的控制信号的电平将公共端与第一和第二端的一个相连。当没有“H”电平输入信号“cont”输入时(通常工作状态)，第一端与公共端相连。开关15-18的第一端分别与内部逻辑电路的节点A0，B0，A1，B1相连。开关15的第二端(当有“H”电平控制信号cont时与公共端相连)与开关18的第二端相连，开关17的第二端与开关16的第二端相连。

如图1所示，第一实施例的集成电路的结构通过布置每个这些电路与两个输入-输出端口相邻而形成。

现在，参照图2描述第一实施例集成电路中的施密特反相器的后级中使用的开关的结构。如图2所示，每个开关15、17含有两个输入与(AND)电路31、32和一反相器33。与施密特反相器相连的公共端41与两个输入与(AND)电路31、32的输入端相连接。控制信号输入端44与两个输入与(AND)电路31、32的另一个输入端相连。两个输入与(AND)电路31、32的输出端与连接到内部逻辑电路的第一端42相连。另外，来自控制信号输入端44的信号通过反相器33被输入到两个输入与(AND)电路32的另一输入端。两个输入与(AND)电路32的输出经由第二端43被送到另一个开关。

与每个三态电路相连的开关有类似的构造，因而没有说明。

接下来，根据第一实施例描述集成电路的操作(施密特反相器的测试程序)。

当每个开关中没有“H”电平控制信号“cont”输入时，公共端与第一端相连。因此，这时集成电路以通常方式工作，没有在开关之间传送信号。

在测试施密特反相器时，使与待测的施密特反相器连接到相同的输入-输出端口的三态电路成为OFF状态(禁止状态)，使与另一个和该输入-输出端口成对的输入-输出端口相连的三态电路成为ON状态。

例如，当测试与偶数号的输入-输出端口(如P00，P02)相连的施密特反相器时，使每个与偶数号输入-输出端口相连的三态电路为OFF态，使每个与奇数号输入-输出端口相连的三态电路为激活态，然后，对每个开关施加控制信号“cont”以便连接全部开关中的第二端与公共端。

当各部分被控制为这种状态时，来自施密特反相器11的信号通过开关15、开关18和三态电路14被输出到输入-输出端口P01，同样，与来自与另一偶数号输入-输出端口相连的施密特反相器的信号相同电平的信号被从邻近的与该偶数号输入-输出端口成对的输入-输出端口输出。

因此，只在信号电平台阶形变化的测试信号波形输入偶数号输入-输出端口时，测量从奇数号输入-输出端口输出的信号电平，这样可以测量与偶数号输入-输出端口相连的施密特反相器的阈值电压。

例如，当确定每个施密特反相器的H边的阈值电压VTH高于1/2VDD而L边的阈值电压低于1/2VDD时，从每个奇数号输入-输出端口输出的信号，例如随时间的变化与信号波形51相似的信号被分别测量，而图3所示的测试信号波形50被施加到所有偶数号输入-输出端口上，由此能测量每个施密特反相器的阈值电压。

即，首先，GND电平的输入电压被施加到每个偶数号输入-输出端口，然后，输入电压增长到1/2VDD电平。这时，从每个奇数号输入-输出端口输出“L”电平信号。之后，输入电压以预定的电压台阶(如0.1V)增加，同时监测从每个奇数号输入-输出端口输出的信号电平。然后，当有一个输入-输出端口的信号电平被反相时(输出“H”电平)，这时的输入电压被确定。该确定输入的电压被设置为在和该输入-输出端口成对的偶数号输入-输出端口连接的施密特反相器的“H”边上的阈值电压VTH。

之后，当来自所有奇数号输入-输出端口的信号达到“H”电平时，即当所有与偶数号输入-输出端口相连的施密特反相器的阈值电压VTH被全部测量时，每个偶数号输入-输出端口的输入电压下降到1/2VDD，然后输入电压以预定的电压台阶下降，同时监测每个奇数号输入-输出端口的信号电平。然后，当输入-输出端口的信号电平被反相时(输出“L”电平信号)，这时的输入电压被确定。该确定的输入电压被设置为在和该输入-输出端口成对的偶数号输入-输出端口相连的施密特反相器的“L”边上的阈值电压VTL。

与偶数号输入-输出端口相连的全部施密特反相器的阈值电压VTL被测量完成之后，改变各三态电路的状态以便测试剩余的施密特反相器。即，与奇数号输入-输出端口相连的每个三态电路成为OFF态，与奇数号输入-输出端口相连的每个三态电路成为激活态。然后，对每个奇数号输入-输出端口输入测试信号波形，监测来自每个偶数号输入-输出端口的信号电平，由此测量与每个奇数号输入-输出端口相连的施密特反相器的阈值电压VTH、VTL。

还有，测试信号波形不限于图3所示的波形。例如，如图4所示，其中测试信号波形从GND电平开始台阶状地变化，也是可用的。另外，不必对所有用作输入端口的所有输入-输出端口输入相同的测试信号波形。例如，很明显欲输入的测试信号波形可根据作为目标的施密特反相器是TTL电平施密特还是CMOS电平施密特来变化。

如上所述，根据第一实施例的集成电路，集成电路中的多个施密特反相器可以并行测试而不进行功能测试。因此，对施密特反相器完成测试只需很短的时间。另外，施密特反相器与三态电路邻近输入-输出端口连接，即，起始时彼此靠近连接的电路只通过开关连接，因而没有诸如连线面积扩展的布线问题。

而且，在测试中，内部逻辑电路被完全旁路，因而，与阈值由功能测试来测量的情况相比电源电流降低了。另外，功率噪声降低了，因而有可能在无噪声影响下精确地测量阈值电压。

(第二实施例)

下面，参照图5描述第二实施例的集成电路的结构。如图5所示，第二实施例的集成电路102除输入-输出端口P01、P02外含有只用于输入的一输入端口INO。输入端口INO与施密特反相器19相连，施密特反相器19的输出被输入开关20的公共端中。开关20的第一端与内部逻辑电路的节点A2相连。

输入-输出端口P01、P02与几乎相同结构的电路相连。而且，两输入“与”电路25被放置在开关16的第二端和开关17的第二端之间，来自开关19的第二端的信号和来自开关17的第二端的信号的逻辑积(两输入“与”电路25的运算结果)被输入到那里。

在此集成电路中，每个施密特反相器根据下述的程序进行测试。

与两输入“与”电路25无关的施密特反相器11根据与第一实施例的集成电路相同的程序测试。当与两输入“与”电路25有关的施密特反相器13、19被测试时，两输入“与”电路25的一个输入端通过把“L”电平信号送到输入端口INO等保持为“H”。然后，通过改变输入到输入  输出端口P01的输入电压测试施密特反相器13。之后，通过改变输入-输出端口P00的输入电压测试施密特反相器19，同时，供应“L”电平信号。

另外，当设计施密特反相器13、19具有相同的阈值电压时，通过向它们提供相同的测试信号波形，施密特反相器13、19的阈值电压可设置为当来自输入-输出端P00的信号电平反转时的输入电压。

(改进)

第一和第二实施例的集成电路可含有施密特反相器和倒相三态电路，然而，各实施例中描述的电路结构可以用于含有施密特缓冲器而非施密特反相器的集成电路。该电路结构还可用于含有非倒相三态电路的集成电路。另外，还应注意到，对于输入的测试信号波形的输出信号根据各实施例中所述的电路结构的应用方法而改变(逻辑倒相)。

而且，在第二实施例的集成电路中使用了一两输入“与”电路，然而，可用两输入“或”电路来替代它。当使用两输入“或”电路时，对一个端口输入“H”电平信号，藉此测试与另一端口相连的施密特反相器。另外，当制作具有奇数号的输入-输出端口而非一输入端口的集成电路时，可使用与两输入“与”电路相对应的电路。即在这时，可用一个输入-输出端口作为一输入端口来制作对应于第二实施例的集成电路。

进而，如图6所示，包含模拟开关(传输门)34、35和一反相器33的开关可用来替代图2的开关。

各实施例的集成电路是所谓微控制器LSI，然而，很明显本发明可用在含有施密特输入电路的一般LSI上。

如文中详述，本发明的集成电路的制作方式使得多个施密特输入电路可以并行测试并且测试时内部逻辑电路被旁路，因而，有可能高速精确地评价每个施密特输入电路。

这样描述了本发明，显然它可以以各种方式来修改。这种修改并不脱离本发明的精神和范围，且这些改变对于本领域技术人员来讲都是很明显的且包括在下面的权利要求中。

Claims (4)

1.一种集成电路，包括：

一内部逻辑电路；

用于输入欲加到内部逻辑电路的信号的多个输入端口；

用于分别把与从多个输入端口输入的信号相对应的信号输出的多个施密特输入电路；

从内部逻辑电路输出信号的多个输出端口；和

多个开关电路，每个开关电路与内部逻辑电路和多个施密特输入电路中的一个和多个输出端口中的一个相连接，输出端口的选择是当考虑连接的施密特输入电路和多个输出端口之间的位置关系和从连接的施密特电路向内部逻辑电路或连接的输出端口馈送信号时能降低连线量。

2.一种集成电路，包括：

一内部逻辑电路；

用于输入欲加到内部逻辑电路的信号和从内部逻辑电路输出信号的多个输入-输出端口；

分别把与从多个输入-输出端口输入的信号相对应的信号输出的多个施密特输入电路；

分别从内部逻辑电路向多个输入-输出端口馈送信号的多个三态电路；

对多个三态电路进行ON-OFF控制的一控制电路；和

多个开关电路，每个与内部逻辑电路和多个施密特输入电路的一个和多个三态电路的一个相连，三态电路的选择使得当考虑连接的施密特输入电路与多个三态电路之间的位置关系和从连接的施密特电路向内部逻辑电路或连接的三态电路馈送信号时能降低连线量。

3.根据权利要求2的集成电路，其特征在于，多个开关电路和多个三态电路的连接使得能够测试多个施密特输入电路而不改变用于测试多个施密特输入电路的输入-输出端口对。

4.根据权利要求2或3的集成电路，其特征在于还包括：

输入欲加到内部逻辑电路上的信号的一输入端口；

输出对应于来自第二输入端口的信号的信号的第二施密特输入电路；

插入在一三态电路和对应的开关电路之间的一逻辑运算电路，输出来自连接的开关电路和来自连接的三态电路的一信号输入端的信号的逻辑运算结果，三态电路的选取能降低到多个三态电路的连线量；和

从第二施密特输入电路向逻辑运算电路或内部逻辑电路的信号输入端馈送信号的第二开关电路。

Images