KR100510502B1

KR100510502B1 - 반도체 장치 및 상기 반도체 장치를 테스트하는 방법

Info

Publication number: KR100510502B1
Application number: KR10-2002-0077348A
Authority: KR
Inventors: 최정환
Original assignee: 삼성전자주식회사
Priority date: 2002-12-06
Filing date: 2002-12-06
Publication date: 2005-08-26
Also published as: US20040111657A1; KR20040049542A; US7131042B2

Abstract

종래의 자동 테스트 장치를 이용하여 테스트 할 수 있는 동시 양방향 기능을 구비하는 반도체 장치 및 상기 반도체 장치를 테스트하는 방법이 제공된다. 반도체 장치를 테스트하는 방법은 DUT의 동시 양방향 패드쌍들이 모두 정상적이라면, 테스터의 각 짝수번 데이터 채널을 통하여 제1정상 디바이스 및 제3정상 디바이스의 북쪽파트에 있는 각 짝수번 패드로 0을 기입하는 동시에 테스터의 각 짝수번 데이터 채널을 통하여 제2정상 디바이스 및 제4정상 디바이스의 남쪽파트에 있는 각 짝수번 패드로 1을 기입하면, 기입과 동시에 테스터의 각 홀수번 데이터 채널을 통하여 제1정상 다바이스 및 제3정상 디바이스의 북쪽파트에 있는 각 홀수번 패드로부터 1이 독출되는 동시에 테스터의 각 홀수번 데이터 채널을 통하여 제2정상 디바이스 및 제4정상 디바이스의 남쪽파트에 있는 각 홀수번 패드로부터 0이 독출된다.

Description

반도체 장치 및 상기 반도체 장치를 테스트하는 방법{Semiconductor device and method for testing the semiconductor device}

본 발명은 반도체 장치 및 상기 반도체 장치를 테스트하는 방법에 관한 것으로, 보다 상세하게는 종래의 자동 테스트 장치를 이용하여 테스트 할 수 있는 구조를 갖는 반도체 장치 및 상기 자동 테스트 장치를 이용하여 상기 반도체 장치를 테스트하는 방법에 관한 것이다.

일반적으로 자동 테스트 장치(automatic test equipment; ATE)는 반도체 장치를 제조하는 과정에서 발생된 결함을 발견해내어 불량품을 제거(screening)해서 양품만을 골라내기 위한 장치이다.

상기 자동 테스트 장치(ATE)는 테스트하고자하는 반도체 장치의 각 입력핀으로 소정의 신호를 인가한 후, 상기 입력핀에 상응하는 출력핀으로부터 출력되는 신호를 검출하여, 그 검출결과에 따라 상기 반도체 장치의 불량 또는 양호를 판단한다.

따라서 상기 각 입력핀으로 입력되는 신호 또는 각 출력핀으로부터 출력되는 신호는 단방향(un-direction)으로만 전송된다.

그러나, 반도체 장치들간에는 동시에 동일한 데이터 버스라인을 통하여 데이터를 주고받을 필요가 있다. 이러한 기능을 구비하는 반도체 장치가 동시 양방향 입출력 장치이다.

따라서 종래의 자동 테스트 장치(ATE)는 동시 양방향 입출력 장치의 각 핀에 대하여 동시에 양방향으로 입출력되는 신호를 테스트할 수 없다.

따라서 본 발명이 이루고자 하는 기술적인 과제는 동시에 양방향으로 데이터를 전송할 수 있고, 종래의 자동 테스트 장치를 이용하여 테스트할 수 있는 반도체 장치를 제공하는 것이다.

그리고 본 발명이 이루고자 하는 다른 기술적인 과제는 종래의 자동 테스트 장치를 이용하여 본 발명에 따른 반도체 장치를 테스트하는 방법을 제공하는 것이다.

본 발명에 따른 반도체 장치는 적어도 두 개의 패드들을 구비하는 제1포트; 적어도 두 개의 패드들을 구비하는 제2포트; 상기 제1포트의 두 개의 패드들중 어느 하나의 패드와 상기 반도체 장치의 내부 회로를 접속하는 정상 데이터 패스; 상기 제1포트의 두 개의 패드들중 상기 어느 하나의 패드와 상기 제2포트의 두 개의 패드들중 어느 하나의 패드사이에 접속되는 통과 패스; 상기 제1포트의 두 개의 패드들중 상기 어느 하나의 패드와 상기 제2포트의 두 개의 패드들중 다른 하나의 패드사이에 접속되는 테스트 패스; 및 상기 통과 패스 또는 상기 테스트 패스를 선택하는 선택회로를 구비한다. 상기 제1포트 및 상기 제2포트의 각각의 패드는 동시 양방향 패드이다.

본 발명에 따른 반도체 장치는 제1패드쌍; 및 상기 제1패드쌍에 바로 인접하여 위치하는 제2패드쌍을 구비하며, 상기 반도체 장치는 정상 모드에서 상기 반도체 장치의 내부회로와 상기 제1패드쌍을 이루는 패드들 중의 어느 하나의 패드, 또는 상기 반도체 장치의 내부회로와 상기 제2패드쌍을 이루는 패드중의 어느 하나의 패드를 접속하고, 통과 모드에서 상기 제1패드쌍을 이루는 두 개의 패드들을 접속하거나, 또는 상기 제2패드쌍을 이루는 두 개의 패드들을 접속하고, 테스트 모드에서 상기 제1패드쌍을 이루는 두 개의 패드들중 어느 하나의 패드 및 상기 제2패드쌍을 이루는 두 개의 패드들중 어느 하나의 패드를 접속한다.

본 발명에 따른 반도체 장치는 제1동시 양방향 패드; 제2동시 양방향 패드; 제3동시 양방향 패드; 제4동시 양방향 패드; 상기 제1동시 양방향 패드 및 상기 제2동시 양방향 패드사이에 접속되는 제1스위칭 회로; 상기 제3동시 양방향 패드 및 상기 제4동시 양방향 패드사이에 접속되는 제2스위칭 회로; 상기 제1동시 양방향 패드 및 상기 제4동시 양방향 패드사이에 접속되는 제3스위칭 회로; 및 상기 제2동시 양방향 패드 및 상기 제3동시 양방향 패드사이에 접속되는 제4스위칭 회로를 구비하며, 상기 제1스위칭 회로 내지 제4스위칭 회로는 대응되는 제어신호에 응답하여 스위칭된다.

본 발명에 따른 외부 포트와 적어도 하나의 내부 포트들을 구비하는 테스트 보드에 장착되는 반도체 장치를 테스트하는 테스트 방법은 상기 외부 데이터 포트를 테스터에 접속하는 단계; 제1내부 데이터 포트 패드와 제2내부 데이터 포트 패드를 접속하는 단계; 및 제1외부 데이터 포트 패드로 수신된 제1기입 신호를 상기 제1내부 데이터 포트 패드의 출력드라이버로 전송하는 동시에 제2외부 데이터 포트 패드로 수신된 제2기입 신호를 상기 제2내부 데이터 포트 패드의 출력드라이버로 전송하는 동시에 상기 제1내부 데이터 포트 패드의 수신기로 수신된 신호를 제1독출 신호로서 제3외부 데이터 포트 패드로 전송하는 동시에 상기 제2내부 데이터 포트 패드의 수신기로 수신된 신호를 제2독출 신호로서 제4외부 데이터 포트 패드로 전송하여 내부 데이터 경로들을 설정하는 단계를 구비하며, 상기 각 포트는 다수개의 패드들을 구비하고, 상기 내부포트의 적어도 하나의 패드는 동시에 양방향으로 데이터를 전송한다.

본 발명에 따른 제1 내지 제4 외부 데이터 패드들, 제1내부 데이터 패드 및 제2내부 데이터 패드를 구비하고, 테스트 보드에 장착되는 반도체 장치를 테스트하는 테스트방법은 상기 제1 내지 제4 외부 데이터 패드들 각각을 대응되는 테스터의 채널에 접속하는 단계; 상기 제1내부 데이터 패드 및 상기 제2내부 데이터 패드를 접속하는 단계; 및 상기 제1외부 데이터 패드로 입력되는 제1기입 신호를 상기 제1내부 데이터 패드를 통하여 상기 제2내부 데이터 패드로 전송하는 동시에 상기 제2외부 데이터 패드로 입력되는 제2기입 신호를 상기 제2내부 데이터 패드를 통하여 상기 제1내부 데이터 패드로 전송하는 동시에 상기 제1내부 데이터 패드로 입력되는 신호를 제1독출 신호로서 제3외부 데이터 패드로 전송하는 동시에 상기 제2내부 데이터 패드로 입력되는 신호를 제2독출 신호로서 상기 제4외부 데이터 패드로 전송하여 내부 데이터 경로들을 설정하는 단계를 구비한다.

본 발명에 따른 테스트 보드에 장착된 제1반도체 장치의 제1패드쌍의 제2패드 및 상기 테스트 보드에 장착된 제2반도체 장치의 제3패드쌍의 제1패드를 서로 접속하고, 상기 제1패드쌍의 제2패드 및 상기 제3패드쌍의 제1패드를 동시에 테스트하는 테스트방법은 테스터의 각 채널을 상기 테스트 보드의 각 입출력단자에 접속하는 단계; 및 대응되는 입출력단자를 통하여 상기 제1반도체 장치의 상기 제1패드쌍에 바로 인접한 제2패드쌍의 제1패드로 제1기입신호를 입력하는 동시에 상기 제2반도체 장치의 상기 제3패드쌍에 바로 인접한 제4패드쌍의 제2패드로 제2기입신호를 입력하는 동시에 상기 제3패드쌍의 제2패드로부터 출력되는 신호를 제1독출신호로서 수신하는 동시에 상기 제1패드쌍의 제1패드로부터 출력되는 신호를 제2독출신호로서 수신하는 단계를 구비한다.

상기 테스트 방법은 상기 제1기입신호와 상기 제1독출신호의 일치여부로 상기 제1패드쌍의 제2패드의 양호/불량을 판단하거나, 또는 상기 제2기입신호와 상기 제2독출신호의 일치여부로 상기 제3패드쌍의 제1패드의 양호/불량을 판단하는 단계를 더 구비한다.

본 발명에 따른 테스트 보드에 장착된 제1반도체 장치의 1패드쌍의 제2패드와 상기 테스트 보드에 장착된 DUT의 제3패드쌍의 제1패드를 서로 접속되고, 상기 제3패드쌍의 제2패드와 상기 테스트 보드에 장착된 제3반도체 장치의 제4패드쌍의 제1패드를 접속하고, 상기 DUT의 제3패드쌍을 동시에 테스트하는 테스트 방법은 테스터의 각 채널을 상기 테스트 보드의 각 입출력단자에 접속하는 단계; 및 대응되는 입출력단을 통하여 상기 제1패드쌍에 인접하는 제2패드쌍의 제1패드로 제1기입신호를 입력함과 동시에 상기 제4패드쌍에 인접하는 제5패드쌍의 제2패드로 제2기입신호를 입력하는 동시에 상기 제4패드쌍의 제2패드로부토 출력되는 신호를 제1독출신호로서 수신함과 동시에 상기 제1패드쌍의 제1패드로부터 출력되는 신호를 제2독출신호로서 수신하는 단계를 구비한다.

상기 테스트 방법은 상기 제1기입신호와 상기 제1독출신호의 일치여부, 또는 상기 제2기입신호와 상기 제2독출신호의 일치여부로 상기 제3패드쌍의 양호/불량을 판단하는 단계를 더 구비한다.

본 발명에 따른 테스트 보드에 장착된 제1반도체 장치의 제1패드쌍의 제2패드 및 상기 테스트 보드에 장착된 DUT의 제3패드쌍의 제1패드를 서로 접속하고, 상기 제3패드쌍의 제2패드 및 상기 테스트 보드에 장착된 제2반도체 장치의 제5패드쌍의 제1패드를 서로 접속하고, 상기 테스트 보드에 장착된 제3반도체 장치의 제7패드쌍의 제2패드 및 상기 DUT의 제4패드쌍의 제1패드를 서로 접속하고, 상기 제4패드쌍의 제2패드 및 상기 테스트 보드에 장착된 제4반도체 장치의 제9패드쌍의 제1패드를 접속하여 상기 DUT의 제3패드쌍 및 상기 제4패드쌍을 동시에 테스트하는 테스트 방법은 테스터의 각 채널을 상기 테스트 보드의 각 입출력단자에 접속하는 단계; 및 대응되는 입출력단을 통하여 상기 제1패드쌍에 바로 인접하는 제2패드쌍의 제1패드로 제1기입신호를 입력하는 동시에 상기 제5패드쌍에 바로 인접하는 제6패드쌍의 제2패드로 제2기입신호를 입력하는 동시에 상기 제7패드쌍에 바로 인접하는 제8패드쌍의 제1패드로 제3기입신호를 입력하는 동시에 상기 제9패드쌍에 바로 인접하는 제10패드쌍의 제2패드로 제4기입신호를 입력하는 동시에 상기 제5패드쌍의 제2패드로부터 출력되는 신호를 제1독출신호로서 수신하는 동시에 상기 제1패드쌍의 제1패드로부터 출력되는 신호를 제2독출신호로서 수신하는 동시에 상기 제9패드쌍의 제2패드로부터 출력되는 신호를 제3독출신호로서 수신하는 동시에 상기 제7패드쌍의 제1패드로부터 출력되는 신호를 제4독출신호로서 수신하는 단계를 구비한다.

또는 상기 테스트 방법은 상기 제3기입신호와 상기 제3독출신호의 일치여부, 또는 상기 제4기입신호와 상기 제4독출신호의 일치여부로 상기 제4패드쌍의 양호/불량을 판단하는 단계를 더 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 제1실시예에 따른 반도체 장치를 나타낸다. 도 1을 참조하면, 반도체 장치(100)는 동시에 양방향으로 소정의 데이터를 동시에 전송할 수 있는 기능을 구비하는 다수개의 동시 양방향 패드들(110N, 110S, 120N, 120S), 메모리 셀 어레이 및 주변장치들을 구비하는 코어(130), 및 데이터 경로를 제어하기 위한 다수개의 스위칭 회로들(131 내지 145)을 구비한다.

도 1에서는 설명의 편의를 위하여 4개의 동시 양방향 패드들(110N, 110S, 120N, 120S)을 도시하나, 본 발명에 따른 반도체 장치의 패드의 개수는 4개에 한정되는 것은 아니다.

4개의 동시 양방향 패드들(110N, 110S, 120N, 120S)각각은 반도체 장치(100)의 외부로부터 입력되는 신호를 수신하여 대응되는 회로소자(110N, 110S, 120N, 120S, 130)로 전송함과 동시에 대응되는 회로소자((110N, 110S, 120N, 120S, 130)로부터 출력된 신호를 반도체 장치(100)의 외부로 전송할 수 있다.

그리고, 동시 양방향 패드들(110N과 110S)은 패드쌍을 형성하고, 동시 양방향 패드들(120N과 120S)은 패드쌍을 형성한다. 그리고 각 패드(110N, 110S, 120N, 120S)는 대응되는 반도체 장치의 입출력 패드(112, 114, 122, 124)와 접속된다.

또한, 제1포트는 입출력 패드들(112, 122)을 구비하고, 제2포트는 입출력 패드들(114, 124)을 구비한다.

스위칭 회로(131)는 패드(110N)의 출력 드라이버(111N)의 입력단과 패드(110S)의 입력버퍼(111S)의 출력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다. 스위칭 회로(133)는 패드(110N)의 입력버퍼(113N)의 출력단과 패드(110S)의 출력 드라이버(113S)의 입력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다.

스위칭 회로(135)는 패드(120N)의 출력 드라이버(121N)의 입력단 및 패드(120S)의 입력버퍼(121S)의 출력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다. 스위칭 회로(137)는 패드(120N)의 입력버퍼(123N)의 출력단 및 패드(120S)의 출력 드라이버(123S)의 입력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다.

스위칭 회로(139)는 패드(120N)의 출력 드라이버(121N)의 입력단 및 패드(110S)의 입력버퍼(111S)의 출력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다. 스위칭 회로(145)는 패드(120N)의 입력버퍼(123N)의 출력단 및 패드(110S)의 출력 드라이버(113S)의 입력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다.

스위칭 회로(141)는 패드(110N)의 출력 드라이버(111N)의 입력단 및 패드(120S)의 입력버퍼(121S)의 출력단사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다. 스위칭 회로(143)는 패드(110N)의 입력버퍼(113N)의 출력단 및 패드(120S)의 출력 드라이버(123S)의 입력단 사이에 접속되고, 대응되는 제어신호에 응답하여 스위칭된다.

신호의 흐름은 각 스위칭 회로(131 내지 145)의 스위칭여부에 따라 제어된다. 예컨대 입출력 패드(112)를 통하여 입력된 신호는 내부회로, 예컨대 코어(150)로 전송되거나(이를 정상 모드(normal mode)라 한다), 스위칭 회로(133)를 통하여 패드(110S)의 출력 드라이버(113S)로 전송되거나(이를 통과 모드(pass-through pass mode)라 한다,), 또는 스위칭 회로(143)를 통하여 출력드라이버(123S)로 전송될 수 있다(이를 테스트 모드(test mode)라 한다).

코어(130)는 메모리 셀 어레이 및 각 스위칭 회로(131 내지 145)를 제어하는 제어신호를 발생하는 소정의 회로를 구비한다. 따라서 코어(130)는 반도체 장치(100)의 외부로부터 입력되는 데이터를 저장하거나, 또는 반도체 장치(100)의 외부로 저장된 데이터를 출력할 수 있다. 또한, 상기 ATE는 각 스위칭 회로(131 내지 145)를 제어하는 제어신호를 발생할 수 있다.

동시 양방향 패드(110N)는 입력버퍼(113N) 및 출력 드라이버(111N)를 구비하며, 입력버퍼(113N)는 입출력 패드(112)를 통하여 반도체 장치(100)의 외부로부터 입력되는 신호(또는 데이터)를 수신하고, 수신된 신호를 버퍼링하고, 정상 모드일 때 버퍼링된 신호를 코어(130)로 전송하거나, 통과 모드일 때 스위칭 회로(133)를 통하여 패드(110S)의 출력드라이버(113S)로 전송하거나, 또는 테스트 모드일 때 스위칭 회로(143)를 통하여 패드(120S)의 출력드라이버(123S)로 전송한다.

그리고, 입력버퍼(113N)의 버퍼링 동작과 동시에 출력 드라이버(111N)는 코어(130)로부터 출력된 신호(정산 모드일 때), 스위칭 회로(131)를 통하여 패드(110S)의 입력버퍼(111S)로부터 전송된 신호(통과 모드일 때), 또는 스위칭 회로(141)를 통하여 패드(120S)의 입력버퍼(121S)로부터 전송된 신호(테스트 모드)를 수신하고, 수신된 신호를 입출력 패드(112)를 통하여 반도체 장치(100)의 외부로 드라이빙한다. 따라서 소정의 신호들은 동시 양방향 패드(110N)를 통하여 동시에 입출력된다.

또한, 동시 양방향 패드(120N)는 입력버퍼(123N) 및 출력 드라이버(121N)를 구비하며, 입력버퍼(123N)는 입출력 패드(122)를 통하여 반도체 장치(100)의 외부로부터 입력되는 신호를 수신하여 코어(130)로 전송하거나(정상 모드일 때), 스위칭 회로(145)를 통하여 패드(110S)로 전송하거나(테스트 모드일 때), 또는 스위칭 회로(137)를 통하여 패드(120S)로 버퍼링한다(통과 모드일 때).

그리고, 입력버퍼(123N)의 동작과 동시에 출력 드라이버(121N)는 코어(130)로부터 출력된 신호, 스위칭 회로(139)를 통하여 패드(110S)의 입력버퍼(110S)로부터 출력된 신호, 또는 스위칭 회로(135)를 통하여 패드(120S)의 입력버퍼(121S)로부터 출력된 신호를 수신하고, 수신된 신호를 입출력 패드(122)를 통하여 반도체 장치(100)의 외부로 드라이빙한다. 따라서 소정의 신호들은 동시 양방향 패드(120N)를 통하여 동시에 입출력된다.

패드(110S)는 입력버퍼(111S) 및 출력 드라이버(113S)를 구비하며, 패드(120S)는 입력버퍼(121S) 및 출력 드라이버(123S)를 구비한다.

정상 모드에서 입력버퍼(111S)는 입출력 패드(114)를 통하여 입력되는 신호를 코어(130)로 전송하고, 통과 모드에서 입력버퍼(111S)는 입출력 패드(114)를 통하여 입력되는 신호를 스위칭 회로(131)를 통하여 패드(110N)의 출력 드라이버(111N)로 전송하고, 테스트 모드에서 입력버퍼(111S)는 입출력 패드(114)를 통하여 입력되는 신호를 스위칭 회로(139)를 통하여 패드(120N)의 출력드라이버(121N)로 전송한다.

즉, 반도체 장치(100)는 적어도 두 개의 패드들(112, 122)을 구비하는 제1포트, 적어도 두 개의 패드들(114, 124)을 구비하는 제2포트, 제1포트의 두 개의 패드들(112, 122)중 어느 하나의 패드(112, 또는 122)와 반도체 장치(100)의 내부 회로, 예컨대 코어(130)를 접속하는 정상 데이터 패스, 제1포트의 두 개의 패드들(112, 122)중 어느 하나의 패드(112, 122)와 제2포트의 두 개의 패드들(114, 124)중 어느 하나의 패드사이에 접속되는 통과 패스, 제1포트의 두 개의 패드들중 상기 어느 하나의 패드와 상기 제2포트의 두 개의 패드들중 다른 하나의 패드사이에 접속되는 테스트 패스, 및 상기 통과 패스 또는 상기 테스트 패스를 선택하는 선택회로(131 내지 145)를 구비한다.

도 2는 본 발명에 따른 반도체 장치를 테스트하는 제1방법을 나타낸다. 도 2는 테스트 보드(250)에 장착된 2개의 반도체 장치들(200, 300)을 서로 접속하여 각 패드(210N, 210S, 220N, 220S, 310N, 310S, 320N, 320S)를 테스트하는 테스트 방법을 설명하기 위한 그림이다.

제1반도체 장치(200)는 다수개의 동시 양방향 패드들(210N, 210S, 220N, 220S), 코어(미 도시), 및 다수개의 스위칭 회로들을 구비한다. 제2반도체 장치(300)는 다수개의 동시 양방향 패드들(310N, 310S, 320N, 320S), 코어(미 도시), 및 다수개의 스위칭 회로들을 구비한다.

각 패드(210N, 210S, 220N, 220S)는 대응되는 입력버퍼(213N, 211S, 223N, 221S) 및 대응되는 출력 드라이버(211N, 213S, 221N, 223S)를 각각 구비한다. 또한, 각 패드(310N, 310S, 320N, 320S)는 대응되는 입력버퍼(311N, 313S, 321N, 323S) 및 대응되는 출력버퍼(313N, 311S, 323N, 323S)를 각각 구비한다.

도 2에 도시된 각 동시 양방향 입출력회로(200, 300)의 구조 및 동작은 도 1에 도시된 동시 양방향 입출력회로(100)의 구조 및 동작과 실질적으로 동일하다.

테스트되는 동시 양방향 패드들(210S, 310N)은 입출력 패드들(230S 및 330N)을 통하여 서로 접속된다. 그리고 ATE(미 도시)로부터 출력되는 제어신호들 및 클락신호는 각 반도체 장치(200, 300)로 입력된다.

제1반도체 장치(200)에 장착된 제1패드쌍(210N, 210S)의 제2패드(210S) 및 제2반도체 장치(300)에 장착된 제3패드쌍(310N, 310S)의 제1패드(310N)를 서로 접속하고, 제1패드쌍(210N, 210S)의 제2패드(210S) 및 제3패드쌍(310N, 310S)의 제1패드(310N)를 동시에 테스트하는 방법은 다음과 같다.

상기 ATE는 제2채널(DQ_CH1)을 통하여 제1반도체 장치(200)에 장착되고 제1패드쌍(210N, 210S)에 바로 인접한 제2패드쌍(220N, 220S)의 제1패드(220N)로 제1기입신호를 입력함과 동시에 제4채널(DQ_CH3)을 통하여 제2반도체 장치(300)에 장착되고 제3패드쌍(310N, 310S)에 바로 인접한 제4패드쌍(320N, 320S)의 제2패드(320S)로 제2기입신호를 입력한다.

그리고, 상기 ATE는 제3채널(DQ_CH2)을 통하여 제3패드쌍(310N, 310S)의 제2패드(310S)로 출력되는 신호를 제1독출신호로서 수신함과 동시에 제1채널(DQ_CH0)을 통하여 제1패드쌍(210N, 210S)의 제1패드(210N)로 출력되는 신호를 제2독출신호로서 신호를 수신한다.

제2채널(DQ_CH1)을 통하여 입력된 제1기입신호가 제3채널(DQ_CH2)에서 수신된 제1독출신호와 동일함과 동시에 제4채널(DQ_CH3)을 통하여 입력된 제2기입신호가 제1채널(DQ)CH0)에서 수신된 제2독출신호와 동일한 경우, 각 패드(210S, 310N)는 동시 양방향 기능을 수행하는 양호한 패드들이다. 즉, 소정의 신호들은 각 패드(210S, 310N)를 통하여 동시에 입출력된다.

상기 ATE로부터 출력된 제1기입신호가 제2채널(DQ_CH1) 및 입출력 패드(240N)를 통하여 제2패드쌍(220N, 220S)의 제1패드(220N)로 입력되는 경우, 상기 제1기입신호는 패드(220N)의 입력버퍼(223N), 스위칭 회로(203) 또는 테스트 패스, 패드(210S)의 출력 드라이버(213S), 접속된 입출력 패드들(230S, 330N), 패드(310N)의 입력버퍼(311N), 스위칭 회로(350) 또는 통과 패스, 패드(310S)의 출력 드라이버(311S), 및 입출력 패드(330S)를 통하여 상기 ATE의 제3채널(DQ_CH2)로 입력된다.

그리고, 상기 제1기입신호가 제2채널(DQ_CH1) 및 입출력 패드(240N)를 통하여 입력 버퍼(223N)로 입력됨과 동시에 상기 ATE로부터 출력된 제2기입신호가 제4채널(DQ_CH3) 및 입출력 패드(340S)를 통하여 패드(320S)로 입력되는 경우, 상기 제2기입신호는 패드(320S)의 입력버퍼(323S), 스위칭 회로(360) 또는 테스트 패스, 패드(310N)의 출력 드라이버(313N), 접속된 입출력 패드들(330N, 230S), 패드(210S)의 입력버퍼(211S), 스위칭 회로(260) 또는 통과 패스, 패드(210N)의 출력버퍼(211N), 및 입출력 패드(230N)를 통하여 상기 NTE의 제1채널(DQ_CH0)로 입력된다. 따라서 각 패드(210S, 310N)의 구조가 양호하다면, 각 패드(210S, 310N)는 동시 양방향 기능을 수행한다.

여기서 각 스위칭 회로(201, 203, 301, 303)만이 대응되는 제어신호에 응답하여 온(on)되고, 나머지 스위칭 회로는 대응되는 제어신호에 응답하여 오프(off)상태를 유지한다.

그러나 테스트된 패드들(210S, 310N)중에서 적어도 하나이상의 패드가 불량이라면, 상기 ATE의 제2채널(DQ_CH1) 및/또는 상기 ATE의 제4채널(DQ_CH3)에서 상기 제1기입신호 및/또는 상기 제2기입신호는 검출되지 않는다.

나머지 패드들(210N, 220N, 220S, 310S, 320N, 320S)에 대해서는 상술한 바와 같은 방법으로 테스트를 진행하여 각 패드(210N, 220N, 220S, 310S, 320N, 320S)의 불량 또는 양호를 테스트한다.

도 3는 본 발명에 따른 반도체 장치를 테스트하는 제2방법을 나타낸다. 도 3을 참조하면, 테스트 보드(450)상에 각각 장착된 세 개의 반도체 장치들(400, 500, 600)을 서로 접속하여 동시에 두 개의 패드들, 즉 한 쌍의 패드들(510N과 510S, 520N과 520S)을 종래의 자동 테스트 장치를 이용하여 동시에 테스트하는 방법을 설명하기 위한 그림이다.

반도체 장치들(400, 600)은 이미 테스트를 통과한 반도체 장치들이고, DUT(device under test; 500)는 테스트하고자 하는 반도체 장치이다. 그리고 ATE(미 도시)로부터 출력되는 제어신호들 및 클락신호는 각 반도체 장치(400, 500, 600)로 입력된다.

제1반도체 장치(400)는 다수개의 동시 양방향 입출력 패드들(410N, 410S, 420N, 420S), 코어(미 도시) 및 다수개의 스위칭 회로들을 구비한다. 다수개의 동시 양방향 입출력 패드들(410N, 410S, 420N, 420S)각각은 대응되는 입력버퍼(413N, 411S, 423N 및 421S) 및 대응되는 출력버퍼(411N, 413S, 421N, 423S)를 구비한다.

그리고, DUT(500)는 다수개의 동시 양방향 입출력 패드들(510N, 510S, 520N, 520S), 코어(미 도시) 및 다수개의 스위칭 회로들을 구비한다. 다수개의 동시 양방향 입출력 패드들(510N, 510S, 520N, 520S)각각은 대응되는 입력버퍼(513N, 511S, 523N, 521S) 및 대응되는 출력버퍼(511N, 523S, 521N, 513S)를 구비한다.

또한, 제2반도체 장치(600)는 다수개의 동시 양방향 입출력 패드들(610N, 610S, 620N, 620S), 코어(미 도시) 및 다수개의 스위칭 회로들을 구비한다. 다수개의 동시 양방향 입출력 패드들(610N, 610S, 620N, 620S)각각은 대응되는 입력버퍼(611N, 613S, 621N 및 623S) 및 대응되는 출력버퍼(613N, 611S, 623N, 621S)를 구비한다.

도 3을 참조하여, 종래의 ATE를 사용하여 제1반도체 장치(400)에 장착된 제1패드쌍(410N, 410S)의 제2패드(410S) 및 DUT(500)에 장착된 제3패드쌍(510N, 510S)의 제1패드(510N)를 접속하고, 제3패드쌍의 제2패드(510S) 및 제2반도체 장치(600)에 장착된 제4패드쌍(610N, 610S)의 제1패드(610N)를 접속하여, DUT(500)의 제3패드쌍(510N, 510S)을 동시에 테스트하는 방법은 다음과 같다.

상기 ATE는 제2채널(DQ_CH1)을 통하여 제1반도체 장치(400)에 장착되고 제1패드쌍(410N, 410S)에 인접하는 제2패드쌍(420N, 420S)의 제1패드(420N)로 제1기입신호를 입력함과 동시에 제4채널(DQ_CH3)을 통하여 제2반도체 장치(600)에 장착되고 제4패드쌍(610N, 610S)에 바로 인접하는 제5패드쌍(620N, 620S)의 제2패드 (620S)로 제2기입신호를 입력한다.

그리고, 상기 ATE는 제3채널(DQ_CH2)을 통하여 제4패드쌍(610N, 610S)의 제2패드(610S)로부터 출력되는 신호를 제1독출신호로서 수신함과 동시에 제1채널 (DQ_CH0)을 통하여 제1패드쌍(410N, 410S)의 제1패드(410N)로부터 출력되는 신호를 제2독출신호로서 신호를 검출하여, 그 검출결과에 따라 DUT(500)의 제3패드쌍 (510N, 510S)의 불량 또는 양호를 판단한다.

상기 ATE의 제2채널(DQ_CH1)을 통하여 출력된 상기 제1기입신호가 입출력 패드(440N)를 통하여 패드(420N)로 입력되면, 상기 제1기입신호는 패드(420N)의 입력버퍼(423N), 스위칭 회로(403) 또는 테스트 패스, 패드(410S)의 출력 드라이버 (413S), 서로 접속된 입출력 패드들(430S, 530N), 패드(510N)의 입력버퍼(513N), 스위칭 회로(501) 또는 통과 패스, 패드(510S)의 출력 드라이버(513S), 서로 접속된 입출력 패드들(530S, 630N), 패드(610N)의 입력버퍼(611N), 스위칭 회로(601) 또는 통과 패스, 패드(610S)의 출력 드라이버(611S), 및 입출력 패드(630S)를 통하여 상기 ATE의 제3채널(DQ_CH2)로 입력된다.

그리고 상기 ATE가 상기 제1기입신호의 입출력 패드(440N)로 출력함과 동시에 상기 ATE의 제4채널(DQ_CH3)로부터 출력된 제2기입신호가 입출력 패드(640S)를 통하여 패드(620S)의 입력버퍼(623S)로 입력되면, 상기 제2기입신호는 입력버퍼 (623S), 스위칭 회로(603) 또는 통과 패스, 패드(610N)의 출력 드라이버(613S), 서로 접속된 입출력 패드들(630N, 530S), 패드(510S)의 입력버퍼(511S), 스위칭 회로(560) 또는 통과 패스, 패드(510N)의 출력 드라이버(511N), 서로 접속된 입출력 패드들(530N, 430S), 패드(410S)의 입력 버퍼(411S), 스위칭 회로(460) 또는 통과 패스, 패드(410N)의 출력 드라이버(411N), 및 입출력 패드(430N)를 통하여 상기 ATE의 제1채널(DQ_CH0)로 입력된다.

즉, 테스트된 패드들(510N, 510S)이 양호하다면, 패드(510N)는 패드(410S)를 통하여 입력되는 상기 제1기입신호를 패드(510S)로 전송함과 동시에 패드(510S)를 통하여 입력되는 상기 제2기입신호를 패드(410S)로 전송할 수 있다. 그리고, 패드 (510S)는 패드(510N)를 통하여 입력되는 상기 제1기입신호를 패드(610N)로 전송함과 동시에 패드(610N)를 통하여 입력되는 상기 제2기입신호를 패드(510N)로 전송할 수 있다.

그러나 테스트된 패드들(510N, 510S)중에서 적어도 하나이상의 패드가 불량이라면, 상기 ATE의 제1채널(DQ_CH0) 및/또는 상기 ATE의 제3채널(DQ_CH2)에서 상기 제1독출신호 및/또는 상기 제2독출신호는 검출되지 않는다.

그리고 나머지 한 쌍의 패드들(520N, 520S)을 동시에 테스트하는 과정은 한 쌍의 패드들(510N, 510S)을 테스트하는 과정을 통하여 용이하게 이해될 수 있으므로 이에 대한 상세한 설명은 생략한다.

도 4는 본 발명에 따른 반도체 장치를 테스트하는 제3방법을 나타낸다. 도 4를 참조하면, 테스트 보드(550)상의 대응되는 소켓(미도시)에 장착되는 5개의 반도체 장치들(700, 800, 900, 1000, 1100)을 이용하여 4개의 패드들(810N, 810S, 820N, 820S), 즉 종래의 자동 테스트 장치를 이용하여 두 쌍의 패드들을 동시에 테스트하는 방법을 설명하기 위한 그림이다.

반도체 장치들(700, 900, 1000, 1100)은 이미 테스트를 통과한 장치들이고, DUT(800)는 테스트하고자 하는 장치이다. 그리고 ATE(미 도시)로부터 출력되는 제어신호들 및 클락신호는 각 반도체 장치(700 내지 1100)로 입력된다.

각 반도체 장치(700 내지 1100)의 구조 및 동작은 도 1에 도시된 반도체 장치(100)의 구조 및 동작과 실질적으로 동일하다.

각 반도체 장치(700 내지 1100)는 도 1에 도시된 바와 같이 다수개의 동시 양방향 패드들, 코어 및 다수개의 스위칭 회로들을 구비한다.

도 4를 참조하여 종래의 ATE를 사용하여, 제1반도체 장치(700)에 장착된 제1패드쌍(710N, 710S)의 제2패드(710S) 및 DUT(800)에 장착된 제3패드쌍(810N, 810S)의 제1패드(810N)를 접속하고, 상기 제3패드쌍의 제2패드(810S) 및 제2반도체 장치(900)에 장착된 제5패드쌍(910N, 910S)의 제1패드(910N)를 접속하고, 제3반도체 장치(1000)에 장착된 제7패드쌍(1010N, 1010S)의 제2패드(1010S) 및 DUT(800)에 장착된 제4패드쌍(820N, 820S)의 제1패드(820N)를 접속하고, 상기 제4패드쌍의 제2패드(820S) 및 제4반도체 장치(1100)에 장착된 제9패드쌍(1110N, 1110S)의 제1패드(1110N)를 접속하여 DUT(800)의 상기 제3패드쌍 및 상기 제4패드쌍을 동시에 테스트하는 방법은 다음과 같다.

상기 ATE는 제2채널(DQ_CH1)을 통하여 제1반도체 장치(700)에 장착되고, 제1패드쌍(710N, 710S)에 바로 인접하는 제2패드쌍(720N, 720S)의 제1패드(720N)로 제1기입 신호를 입력하고, 제4채널(DQ_CH3)을 통하여 제2반도체 장치(900)에 장착되고 제5패드쌍(910N, 910S)에 바로 인접하는 제6패드쌍(920N, 920S)의 제2패드(920S)로 제2기입신호를 입력하고, 제6채널(DQ_CH5)을 통하여 제3반도체 장치(1000)에 장착되고 제7패드쌍(1010N, 1010S)에 바로 인접하는 제8패드쌍(1020N, 1020S)의 제1패드(1020N)로 제3기입신호를 입력하고, 제8채널(DQ_CH7)을 통하여 제4반도체 장치(1100)에 장착되고 제9패드쌍(1110N, 1110S)에 바로 인접하는 제10패드쌍(1120N, 1120S)의 제2패드(1120S)로 제4기입신호를 입력한다.

상기 ATE는 상기 제1기입신호 내지 상기 제4기입신호를 동시에 대응되는 패드(720N, 940S, 1040N, 1140S)로 입력한다.

그리고, 상기 ATE는 제3채널(DQ_CH2)을 통하여 제5패드쌍(910N, 910S)의 제2패드(910S)로부터 출력되는 신호를 제1독출신호로서 수신하는 동시에 제1채널(DQ_CH0)을 통하여 제1패드쌍(710N, 710S)의 제1패드(710N)로부터 출력되는 신호를 제2독출신호로서 수신하는 동시에 제7채널(DQ_CH6)을 통하여 제9패드쌍 (1110N, 1110S)의 제2패드(1110S)로부터 출력되는 신호를 제3독출신호로서 수신하는 동시에, 제5채널(DQ_CH4)을 통하여 제7패드쌍(1010N, 1010S)의 제1패드(1010N)로부터 출력되는 신호를 제4독출신호로서 수신하여, 그 수신 결과에 따라 제3패드쌍(810N, 810S) 및 제4패드쌍(820N, 820S)의 불량 또는 양호를 판단한다.

상기 ATE의 제2채널(DQ_CH1)로부터 출력되는 제1기입신호가 패드(720N)의 입력 버퍼(723N), 스위칭 회로(703), 패드(710S)의 출력 드라이버(713S), 서로 접속된 입출력 패드들(730S, 830N), 패드(810N)의 입력 버퍼(813N), 스위칭 회로(803), 패드(810S)의 출력 드라이버(813S), 서로 접속된 입출력 패드들(830S, 930N), 패드 (910N)의 입력 버퍼(911N), 스위칭 회로(901), 패드(910S)의 출력 드라이버(910S) 및 입출력 패드(930S)를 통하여 상기 ATE의 제3채널(DQ_CH2)로 입력되면, 패드 (810N)의 입력버퍼(813N) 및 패드(810S)의 출력 드라이버(813S)는 정상적으로 동작하는 것으로 판단된다.

상기 ATE의 제4채널(DQ_CH3)로부터 출력되는 제2기입신호가 패드(920S)의 입력버퍼(923S), 스위칭 회로(903), 패드(910N)의 출력 드라이버(913N), 서로 접속된 입출력 패드들(930N, 830S), 패드(810S)의 입력 버퍼(811S), 스위칭 회로(801), 패드(810N)의 출력 드라이버(811N), 서로 접속된 입출력 패드들(830N, 730S), 패드 (710S)의 입력 버퍼(711S), 스위칭 회로(701), 패드(710N)의 출력 드라이버(711N) 및 입출력 패드(730N)를 통하여 상기 ANTE의 제1채널(DQ_CH0)로 입력되면, 패드 (810S)의 입력 버퍼(811S) 및 패드(810N)의 출력 드라이버(811N)는 정상적으로 동작하는 것으로 판단된다. 즉, 한 쌍의 패드들(810N, 810S)은 동시 양방향 기능을 수행한다. 여기서 각 스위칭 회로(701, 703, 801, 803, 901, 903)만이 대응되는 제어신호에 의하여 온(on)된다.

그리고, 상기 ATE의 제6채널(DQ_CH5)로부터 출력되는 제3기입신호가 패드(1020N)의 입력 버퍼(1023N), 스위칭 회로(1003), 패드(1010S)의 출력 드라이버(1013S), 서로 접속된 입출력 패드들(1030S, 840N), 패드(820N)의 입력 버퍼 (823N), 스위칭 회로(807), 패드(820S)의 출력 드라이버(823S), 서로 접속된 입출력 패드들(840S, 1130N), 패드(1110N)의 입력 버퍼(1111N), 스위칭 회로(1103), 패드(1110S)의 출력 드라이버(1111S), 및 입출력패드(1030S)를 통하여 상기 ATE의 제7채널(DQ_CH6)로 입력됨과 동시에 상기 ATE의 제8채널(DQ_CH7)로부터 출력되는 제4기입신호가 패드(1120S)의 입력 버퍼(1123S), 스위칭 회로(1103), 패드(1110N)의 출력 드라이버(1113N), 서로 접속된 입출력 패드들(1130N, 840S), 패드(820S)의 입력 버퍼(821S), 스위칭 회로(805), 패드(820N)의 출력 드라이버(821N), 서로 접속된 입출력 패드들(840N, 1030S), 패드(1010S)의 입력 버퍼(1011S), 스위칭 회로 (1003), 패드(1010N)의 출력 드라이버(1011N) 및 입출력 패드(1030N)를 통하여 상기 ATE의 제5채널(DQ)CH4)로 입력되면, 한 쌍의 패드들(820N, 820S)은 동시 양방향 기능을 수행한다.

여기서 각 스위칭 회로(1001, 1003, 805, 807, 1101, 1103)만이 대응되는 제어신호에 응답하여 온(on)된다.

도 5는 본 발명의 제2실시예에 따른 반도체 장치를 나타낸다. 도 5를 참조하면, 반도체 장치(150)는 동시에 양방향으로 데이터를 전송할 수 있는 다수개의 동시 양방향 패드들(151N, 151S, 153N, 153S, 155N, 155S, 159N, 159S), 다수개의 선택회로들(161 내지 175), 북쪽 파트에 있는 다수개의 패드들(DQ0N, DQ1N, DQ2N, DQ3N) 및 남쪽 파트에 있는 다수개의 패드들(DQ0S, DQ1S, DQ2S, DQ3S)을 구비한다.

도 5에서는 설명의 편의를 위하여 8개의 동시 양방향 패드들(151N, 151S, 153N, 153S, 155N, 155S, 159N, 159S)을 도시하나, 본 발명에 따른 반도체 장치의 패드의 개수는 8개에 한정되는 것은 아니다.

각 패드((DQ0N, DQ1N, DQ2N, DQ3N, DQ0S, DQ1S, DQ2S, DQ3S)는 소켓(미 도시)에 삽입되고, 상기 소켓을 통하여 테스터의 각 데이터 채널에 접속된다. 그러나 설명의 편의상 소켓은 도시하지 않는다.

다수개의 동시 양방향 패드들(151N, 151S, 153N, 153S, 155N, 155S, 159N, 159S)각각은 대응되는 입력 버퍼(I) 및 출력 드라이버(O)를 구비한다. 입력 버퍼(I)는 반도체 장치(150)의 내부로 데이터를 버퍼링하기 위한 것이고, 출력 드라이버(O)는 반도체 장치(150)의 외부로 데이터를 구동하기 위한 것이다.

각 다수개의 선택회로(161 내지 175)는 대응되는 선택신호(SEL)에 응답하여 도 1에서 설명한 바와 같이 정상 데이터 패스, 통과 패스 및 테스트 패스를 선택한다.

예컨대 선택회로(161)는 선택신호(SEL)에 응답하여 패드(151N)의 입력버퍼 (I)를 통하여 입력되는 데이터를 정상 데이터 패스를 통하여 코어로 전송하거나, 통과 패스를 통하여 패드(151S)의 출력 드라이버(O)로 출력하거나, 또는 테스트 패스를 통하여 패드(153S)의 출력 드라이버(O)로 출력한다.

도 6은 본 발명에 따른 반도체 장치를 테스트하는 제4방법을 나타낸다. 도 9는 본 발명에 따른 두 개의 반도체 장치들을 서로 연결하여 테스트하는 방법을 나타내는 흐름도이다.

도 5, 도 6 및 도 9를 참조하여 종래의 ATE를 이용하여 테스트 보드(650)에 장착되는 DUT들(devices under test; 651, 653)을 테스트하는 방법을 설명하면 다음과 같다.

각 DUT(651, 653)의 구조 및 기능은 도 1 또는 도 5에 도시된 반도체 장치의 구조 및 기능과 동일하다. 다만 설명의 편의를 위하여 내부 구조는 생략한다. 그러나 당 업계에서 통상의 지식을 가진 자라면 도 1 또는 도5를 참조하여 도 6의 구조를 용이하게 이해할 수 있다.

DUT1(651) 및 DUT2(653)는 대응되는 제1DUT 소켓(미 도시) 및 제2DUT 소켓(미 도시)에 각각 삽입된다(1200).

DUT1(651)의 남쪽 파트에 있는 각 패드(DQ1S_1, DQ3S_1)와 대응되는 DUT2의 북쪽 파트에 있는 각 패드(DQ1N_2, DQ3N_2)는 접속된다.

테스터의 각 데이터 채널(CQ_CH0 내지 CQ_CH7)은 대응되는 패드(DQ0N_1, DQ1N_1, DQ2N_1, DQ3N_1, DQ0S_2, DQ1S_2, DQ2S_2, DQ3S_2)에 접속된다.

테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로 0을 기입하는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로 1을 기입하는 동시에, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 홀수번 패드(DQ1N_1, DQ3N_1)로부터 1을 독출하는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로부터 0을 독출한다(1210).

만일, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)에서 1이 독출되는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)에서 0이 독출되는 경우, 각 패드(DQ1S_1, DQ3S_1, DQ1N_2, DQ3N_2)는 동시에 양방향으로 데이터를 전송하는 기능을 수행한다.

그리고, 각 패드(DQ1S_1, DQ3S_1, DQ1N_2, DQ3N_2)가 동시 양방향 패드인 경우, 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로 1을 기입하는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로 0을 기입하면, 기입과 거의 동시에(이 경우 지연을 무시한다.) 테스터의 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 홀수번 패드(DQ1N_1, DQ3N_1)로부터 0이 독출되는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로부터 1이 독출된다(1220).

또한, 각 패드(DQ1S_1, DQ3S_1, DQ1N_2, DQ3N_2)가 동시 양방향 패드인 경우, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 홀수번 패드(DQ01_1, DQ3N_1)로 0을 기입하는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로 1을 기입하면, 기입과 거의 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로부터 1이 독출되는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 짝수번 각 패드(DQ0S_2, DQ2S_2)로부터 0이 독출된다(1230).

그리고, 각 패드(DQ1S_1, DQ3S_1, DQ1N_2, DQ3N_2)가 동시 양방향 패드인 경우, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 홀수번 패드(DQ01_1, DQ3N_1)로 1을 기입하는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로 0을 기입하면, 기입과 거의 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 DUT1(651)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로부터 0이 독출되는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 DUT2(653)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로부터 1이 독출된다(1240).

도 7은 본 발명에 따른 반도체 장치를 테스트하는 제5방법을 나타낸다. 도 10은 본 발명에 따른 세 개의 반도체 장치들을 서로 연결하여 테스트하는 방법을 나타내는 흐름도이다.

테스트 보드(750)는 제1정상 디바이스(normal device; 751), 제2정상 디바이스(755) 및 DUT(753)을 구비한다.

그리고 테스트 보드(750)상에서 제1정상 디바이스(751)의 남쪽 파트의 각 패드(DQ1S_1, DQ3S_1)와 DUT(753)의 북쪽 파트의 각 패드(DQ1N_2, DQ3N_2)는 서로 접속되고, DUT(753)의 남쪽 파트의 각 패드(DQ1S_2, DQ3S_2)와 제2정상 디바이스(755)의 북쪽 파트의 각 패드(DQ1N_3, DQ3N_3)는 서로 접속된다.

제1정상 디바이스(751)와 제2정상 디바이스(755)각각은 대응되는 제1소켓(미 도시)과 제2소켓(미도시)에 삽입된다(1310). DUT(753)은 DUT 소켓(미 도시)에 삽입된다.

테스터의 각 데이터 채널(CQ_CH0 내지 CQ_CH7)은 대응되는 소켓을 통하여 패드(DQ0N_1, DQ1N_1, DQ2N_1, DQ3N_1, DQ0S_3, DQ1S_3, DQ2S_3, DQ3S_3)에 접속된다.

만일, 각 패드쌍(DQ1N_2와 DQ1S_2, DQ3N_2와 DQ3S_2)이 정상적인 동시 양방향 패드들이면, 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 제1정상 디바이스(751)의 북쪽 파트에 있는 각 짝수번 패드들(DQ0N_1, DQ2N_1)로 0을 기입하는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로 1을 기입하면, 기입과 거의 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 제1정상 다바이스(751)의 북쪽 파트에 있는 각 홀수번 패드(DQ1N_1, DQ3N_1)로부터 1을 독출하는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로부터 0이 독출된다.

그리고, 각 패드쌍(DQ1N_2와 DQ1S_2, DQ3N_2와 DQ3S_2)이 정상적인 동시 양방향 패드들이면, 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 제1정상 디바이스(751)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로 1을 기입하는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로 0을 기입하면, 기입과 거의 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 제1정상 디바이스(751)의 북쪽 파트에 있는 각 홀수번 패드(DQ1N_1, DQ3N_1)로부터 0이 독출되는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로부터 1이 독출된다(1340).

그리고, 각 패드쌍(DQ1N_2와 DQ1S_2, DQ3N_2와 DQ3S_2)이 정상적인 동시 양방향 패드들이면, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 제1디바이스(751)의 북쪽 파트에 있는 각 홀수번 패드(DQ01_1, DQ3N_1)로 0을 기입하는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로 1을 기입하면, 기입과 거의 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 제1정상 디바이스(751)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로부터 1이 독출되는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로부터 0이 독출된다(1350).

그리고, 각 패드쌍(DQ1N_2와 DQ1S_2, DQ3N_2와 DQ3S_2)이 정상적인 동시 양방향 패드들이면, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3)을 통하여 제1정상 디바이스(751)의 북쪽 파트에 있는 각 홀수번 패드(DQ01_1, DQ3N_1)로 1을 기입하는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 홀수번 패드(DQ1S_2, DQ3S_2)로 0을 기입하면, 기입과 거의 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2)을 통하여 제1정상 디바이스(751)의 북쪽 파트에 있는 각 짝수번 패드(DQ0N_1, DQ2N_1)로부터 0이 독출되는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6)을 통하여 제2정상 디바이스(755)의 남쪽 파트에 있는 각 짝수번 패드(DQ0S_2, DQ2S_2)로부터 1이 독출된다(1360).

도 8은 본 발명에 따른 반도체 장치를 테스트하는 제6방법을 나타낸다. 도 11은 본 발명에 따른 다섯 개의 반도체 장치들을 서로 연결하여 테스트하는 방법을 나타내는 흐름도이다.

도 5, 도 8 및 도 11을 참조하여 테스트보드(850)에 장착되는 4개의 정상 디바이스들(851, 853, 855, 857)을 이용하여 DUT(859)를 테스트하는 방법을 설명하면 다음과 같다.

제1 내지 제4정상 디바이스(851, 853, 855, 857)는 도 6 및 도 7과 같은 방법을 통하여 이미 테스트가 완료된 양호한 동시 양방향 패드들을 구비하는 반도체 장치를 의미하고, DUT(859)의 각 동시 양방향 패드는 본 발명에 따른 테스트 방법에 의하여 테스트되어야 하는 반도체 장치를 의미한다.

제1 내지 제4 정상 디바이스(851, 853, 855, 857)각각의 구조 및 동작은 도 1 또는 도 5에 도시된 반도체 장치와 동일하다.

테스트 보드(850)상에서 제1정상 디바이스(851)의 남쪽 파트의 각 패드와 DUT(859)의 북쪽 파트의 대응되는 패드는 서로 접속되고, DUT(859)의 남쪽 파트의 각 패드와 제2정상 디바이스(853)의 북쪽 파트의 대응되는 패드는 서로 접속된다.

또한, 테스트 보드(850)상에서 제3정상 디바이스(855)의 남쪽 파트의 각 패드와 DUT(859)의 북쪽 파트의 대응되는 패드는 서로 접속되고, DUT(859)의 남쪽 파트의 각 패드와 제4정상 디바이스(857)의 북쪽 파트의 대응되는 패드는 서로 접속된다.

제1정상 디바이스 내지 제4정상 디바이스(851, 853, 855, 857)는 대응되는 소켓에 삽입되고(1410), 테스트하고자하는 DUT(589)는 DUT 소켓에 삽입된다(1420).

테스터의 각 데이터 채널(CQ_CH0 내지 CQ_CH15)은 대응되는 소켓을 통하여 제1정상 디바이스 내지 제4정상 디바이스(851, 853, 855, 857)의 패드에 각각 접속된다. 그러나 설명의 편의를 위하여 테스터의 각 데이터 채널은 각 디바이스의 각 패드와 접속되는 것으로 설명된다.

우선, DUT(589)의 동시 양방향 패드쌍들이 모두 정상적이라면, 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2, CQ_CH8, CQ_CH10)을 통하여 제1정상 디바이스(851) 및 제3정상 디바이스(855)의 북쪽파트에 있는 각 짝수번 패드로 0을 기입하는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6, CQ_CH12, CQ_CH14)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽파트에 있는 각 짝수번 패드로 1을 기입하면, 기입과 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3, CQ_CH9, CQ_CH11)을 통하여 제1정상 다바이스(851) 및 제3정상 디바이스(855)의 북쪽파트에 있는 각 홀수번 패드로부터 1이 독출되는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7, CQ_CH13, CQ_CH15)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽파트에 있는 각 홀수번 패드로부터 0이 독출된다(1430).

그리고, DUT(589)의 동시 양방향 패드쌍들이 모두 정상적이라면, 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2, CQ_CH8, CQ_CH10)을 통하여 제1정상 디바이스(851) 및 제3정상 디바이스(855)의 북쪽 파트에 있는 각 짝수번 패드로 1을 기입하는 동시에, 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6, CQ_CH12, CQ_CH14)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽 파트에 있는 각 짝수번 패드들로 0을 기입하면, 기입과 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3, CQ_CH9, CQ_CH11)을 통하여 제1정상 디바이스(851) 및 제3정상 디바이스(855)의 북쪽 파트에 있는 각 홀수번 패드들로부터 0이 독출되는 동시에 테스터의 각 홀수번 데이터 채널(CQ_CH5, CQ_CH7, CQ_CH13, CQ_CH15)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽 파트에 있는 각 홀수번 패드로부터 1이 독출된다(1440).

또한, DUT(589)의 동시 양방향 패드쌍들이 모두 정상적이라면, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3, CQ_CH9, CQ_CH11)을 통하여 제1디바이스(851) 및 제3디바이스(855)의 북쪽 파트에 있는 각 홀수번 패드로 0을 기입하는 동시에 테스터의 홀수번 데이터 채널(CQ_CH5, CQ_CH7, CQ_CH13, CQ_CH15)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽 파트에 있는 각 홀수번 패드로 1을 기입하면, 기입과 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2, CQ_CH8, CQ_CH10)을 통하여 제1정상 디바이스(851) 및 정상 디바이스(855)의 북쪽 파트에 있는 각 짝수번 패드로부터 1이 독출되는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6, CQ_CH12, CQ_CH14)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽 파트에 있는 각 짝수번 패드로부터 0이 독출된다(1450).

또한, DUT(589)의 동시 양방향 패드쌍들이 모두 정상적이라면, 테스터의 각 홀수번 데이터 채널(CQ_CH1, CQ_CH3, CQ_CH9, CQ_CH11)을 통하여 제1디바이스(851) 및 제3디바이스(855)의 북쪽 파트에 있는 각 홀수번 패드로 1을 기입하는 동시에 테스터의 홀수번 데이터 채널(CQ_CH5, CQ_CH7, CQ_CH13, CQ_CH15)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽 파트에 있는 각 홀수번 패드로 0을 기입하면, 기입과 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH0, CQ_CH2, CQ_CH8, CQ_CH10)을 통하여 제1정상 디바이스(851) 및 정상 디바이스(855)의 북쪽 파트에 있는 각 짝수번 패드로부터 0이 독출되는 동시에 테스터의 각 짝수번 데이터 채널(CQ_CH4, CQ_CH6, CQ_CH12, CQ_CH14)을 통하여 제2정상 디바이스(853) 및 제4정상 디바이스(857)의 남쪽 파트에 있는 각 짝수번 패드로부터 1이 독출된다(1460).

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 반도체 장치 및 상기 반도체 장치를 테스트 방법은 종래의 ATE를 사용하여 동시 양방향 기능을 테스트 할 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.

도 1은 본 발명의 제1실시예에 따른 반도체 장치를 나타낸다.

도 2는 본 발명에 따른 반도체 장치를 테스트하는 제1방법을 나타낸다.

도 3은 본 발명에 따른 반도체 장치를 테스트하는 제2방법을 나타낸다.

도 4는 본 발명에 따른 반도체 장치를 테스트하는 제3방법을 나타낸다.

도 5는 본 발명의 제2실시예에 따른 반도체 장치를 나타낸다.

도 6은 본 발명에 따른 반도체 장치를 테스트하는 제4방법을 나타낸다.

도 7은 본 발명에 따른 반도체 장치를 테스트하는 제5방법을 나타낸다.

도 8은 본 발명에 따른 반도체 장치를 테스트하는 제6방법을 나타낸다.

도 9는 본 발명에 따른 두 개의 반도체 장치들을 서로 연결하여 테스트하는 방법을 나타내는 흐름도이다.

도 10은 본 발명에 따른 세 개의 반도체 장치들을 서로 연결하여 테스트하는 방법을 나타내는 흐름도이다.

도 11은 본 발명에 따른 다섯 개의 반도체 장치들을 서로 연결하여 테스트하는 방법을 나타내는 흐름도이다.

Claims

반도체 장치에 있어서,

적어도 두 개의 패드들을 구비하는 제1포트;

적어도 두 개의 패드들을 구비하는 제2포트;

상기 제1포트의 두 개의 패드들중 어느 하나의 패드와 상기 반도체 장치의 내부 회로를 접속하는 정상 데이터 패스;

상기 제1포트의 두 개의 패드들중 상기 어느 하나의 패드와 상기 제2포트의 두 개의 패드들중 어느 하나의 패드사이에 접속되는 통과 패스;

상기 제1포트의 두 개의 패드들중 상기 어느 하나의 패드와 상기 제2포트의 두 개의 패드들중 다른 하나의 패드사이에 접속되는 테스트 패스; 및

상기 통과 패스 또는 상기 테스트 패스를 선택하는 선택회로를 구비하는 반도체 장치.
제1항에 있어서, 상기 제1포트 및 상기 제2포트의 각각의 패드는 동시 양방향 패드인 것을 특징으로 하는 반도체 장치.
반도체 장치에 있어서,

제1패드쌍; 및

상기 제1패드쌍에 바로 인접하여 위치하는 제2패드쌍을 구비하며,

상기 반도체 장치는,

정상 모드에서 상기 반도체 장치의 내부회로와 상기 제1패드쌍을 이루는 패드들 중의 어느 하나의 패드, 또는 상기 반도체 장치의 내부회로와 상기 제2패드쌍을 이루는 패드중의 어느 하나의 패드를 접속하고,

통과 모드에서 상기 제1패드쌍을 이루는 두 개의 패드들을 접속하거나, 또는 상기 제2패드쌍을 이루는 두 개의 패드들을 접속하고,

테스트 모드에서 상기 제1패드쌍을 이루는 두 개의 패드들중 어느 하나의 패드 및 상기 제2패드쌍을 이루는 두 개의 패드들중 어느 하나의 패드를 접속하는 것을 특징으로 하는 반도체 장치.
제3항에 있어서, 상기 제1패드쌍을 이루는 각 패드 및 상기 제2패드쌍을 이루는 각 패드는 동시 양방향 패드인 것을 특징으로 하는 반도체 장치.
반도체 장치에 있어서,

제1동시 양방향 패드;

제2동시 양방향 패드;

제3동시 양방향 패드;

제4동시 양방향 패드;

상기 제1동시 양방향 패드 및 상기 제2동시 양방향 패드사이에 접속되는 제1스위칭 회로;

상기 제3동시 양방향 패드 및 상기 제4동시 양방향 패드사이에 접속되는 제2스위칭 회로;

상기 제1동시 양방향 패드 및 상기 제4동시 양방향 패드사이에 접속되는 제3스위칭 회로; 및

상기 제2동시 양방향 패드 및 상기 제3동시 양방향 패드사이에 접속되는 제4스위칭 회로를 구비하며,

상기 제1스위칭 회로 내지 제4스위칭 회로는 대응되는 제어신호에 응답하여 스위칭되는 것을 특징으로 하는 반도체 장치.
외부 포트와 적어도 하나의 내부 포트들을 구비하는 테스트 보드에 장착되는 반도체 장치를 테스트하는 테스트 방법에 있어서,

상기 외부 데이터 포트를 테스터에 접속하는 단계;

제1내부 데이터 포트 패드와 제2내부 데이터 포트 패드를 접속하는 단계; 및

제1외부 데이터 포트 패드로 수신된 제1기입 신호를 상기 제1내부 데이터 포트 패드의 출력드라이버로 전송하는 동시에 제2외부 데이터 포트 패드로 수신된 제2기입 신호를 상기 제2내부 데이터 포트 패드의 출력드라이버로 전송하는 동시에 상기 제1내부 데이터 포트 패드의 수신기로 수신된 신호를 제1독출 신호로서 제3외부 데이터 포트 패드로 전송하는 동시에 상기 제2내부 데이터 포트 패드의 수신기로 수신된 신호를 제2독출 신호로서 제4외부 데이터 포트 패드로 전송하여 내부 데이터 경로들을 설정하는 단계를 구비하며,

상기 각 포트는 다수개의 패드들을 구비하고, 상기 내부포트의 적어도 하나의 패드는 동시에 양방향으로 데이터를 전송하는 것을 특징으로 하는 테스트 방법.
제1 내지 제4 외부 데이터 패드들, 제1내부 데이터 패드 및 제2내부 데이터 패드를 구비하고, 테스트 보드에 장착되는 반도체 장치를 테스트하는 테스트방법에 있어서,

상기 제1 내지 제4 외부 데이터 패드들 각각을 대응되는 테스터의 채널에 접속하는 단계;

상기 제1내부 데이터 패드 및 상기 제2내부 데이터 패드를 접속하는 단계; 및

상기 제1외부 데이터 패드로 입력되는 제1기입 신호를 상기 제1내부 데이터 패드를 통하여 상기 제2내부 데이터 패드로 전송하는 동시에 상기 제2외부 데이터 패드로 입력되는 제2기입 신호를 상기 제2내부 데이터 패드를 통하여 상기 제1내부 데이터 패드로 전송하는 동시에 상기 제1내부 데이터 패드로 입력되는 신호를 제1독출 신호로서 제3외부 데이터 패드로 전송하는 동시에 상기 제2내부 데이터 패드로 입력되는 신호를 제2독출 신호로서 상기 제4외부 데이터 패드로 전송하여 내부 데이터 경로들을 설정하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.
테스트 보드에 장착된 제1반도체 장치의 제1패드쌍의 제2패드 및 상기 테스트 보드에 장착된 제2반도체 장치의 제3패드쌍의 제1패드를 서로 접속하고, 상기 제1패드쌍의 제2패드 및 상기 제3패드쌍의 제1패드를 동시에 테스트하는 테스트방법에 있어서,

테스터의 각 채널을 상기 테스트 보드의 각 입출력단자에 접속하는 단계; 및

대응되는 입출력단자를 통하여 상기 제1반도체 장치의 상기 제1패드쌍에 바로 인접한 제2패드쌍의 제1패드로 제1기입신호를 입력하는 동시에 상기 제2반도체 장치의 상기 제3패드쌍에 바로 인접한 제4패드쌍의 제2패드로 제2기입신호를 입력하는 동시에 상기 제3패드쌍의 제2패드로부터 출력되는 신호를 제1독출신호로서 수신하는 동시에 상기 제1패드쌍의 제1패드로부터 출력되는 신호를 제2독출신호로서 수신하는 단계를 구비하는 것을 특징으로 테스트 방법.
제8항에 있어서, 상기 테스트 방법은 상기 제1기입신호와 상기 제1독출신호의 일치여부로 상기 제1패드쌍의 제2패드의 양호/불량을 판단하거나, 또는 상기 제2기입신호와 상기 제2독출신호의 일치여부로 상기 제3패드쌍의 제1패드의 양호/불량을 판단하는 단계를 더 구비하는 것을 특징으로 하는 테스트 방법.
테스트 보드에 장착된 제1반도체 장치의 1패드쌍의 제2패드와 상기 테스트 보드에 장착된 DUT의 제3패드쌍의 제1패드를 서로 접속되고, 상기 제3패드쌍의 제2패드와 상기 테스트 보드에 장착된 제3반도체 장치의 제4패드쌍의 제1패드를 접속하고, 상기 DUT의 제3패드쌍을 동시에 테스트하는 테스트 방법에 있어서,

테스터의 각 채널을 상기 테스트 보드의 각 입출력단자에 접속하는 단계; 및

대응되는 입출력단을 통하여 상기 제1패드쌍에 인접하는 제2패드쌍의 제1패드로 제1기입신호를 입력함과 동시에 상기 제4패드쌍에 인접하는 제5패드쌍의 제2패드로 제2기입신호를 입력하는 동시에 상기 제4패드쌍의 제2패드로부토 출력되는 신호를 제1독출신호로서 수신함과 동시에 상기 제1패드쌍의 제1패드로부터 출력되는 신호를 제2독출신호로서 수신하는 단계를 구비하는 것을 특징으로 테스트 방법.
제10항에 있어서, 상기 테스트 방법은 상기 제1기입신호와 상기 제1독출신호의 일치여부, 또는 상기 제2기입신호와 상기 제2독출신호의 일치여부로 상기 제3패드쌍의 양호/불량을 판단하는 단계를 더 구비하는 것을 특징으로 하는 테스트 방법.
테스트 보드에 장착된 제1반도체 장치의 제1패드쌍의 제2패드 및 상기 테스트 보드에 장착된 DUT의 제3패드쌍의 제1패드를 서로 접속하고, 상기 제3패드쌍의 제2패드 및 상기 테스트 보드에 장착된 제2반도체 장치의 제5패드쌍의 제1패드를 서로 접속하고, 상기 테스트 보드에 장착된 제3반도체 장치의 제7패드쌍의 제2패드 및 상기 DUT의 제4패드쌍의 제1패드를 서로 접속하고, 상기 제4패드쌍의 제2패드 및 상기 테스트 보드에 장착된 제4반도체 장치의 제9패드쌍의 제1패드를 접속하여 상기 DUT의 제3패드쌍 및 상기 제4패드쌍을 동시에 테스트하는 테스트 방법에 있어서,

테스터의 각 채널을 상기 테스트 보드의 각 입출력단자에 접속하는 단계; 및

대응되는 입출력단을 통하여 상기 제1패드쌍에 바로 인접하는 제2패드쌍의 제1패드로 제1기입신호를 입력하는 동시에 상기 제5패드쌍에 바로 인접하는 제6패드쌍의 제2패드로 제2기입신호를 입력하는 동시에 상기 제7패드쌍에 바로 인접하는 제8패드쌍의 제1패드로 제3기입신호를 입력하는 동시에 상기 제9패드쌍에 바로 인접하는 제10패드쌍의 제2패드로 제4기입신호를 입력하는 동시에 상기 제5패드쌍의 제2패드로부터 출력되는 신호를 제1독출신호로서 수신하는 동시에 상기 제1패드쌍의 제1패드로부터 출력되는 신호를 제2독출신호로서 수신하는 동시에 상기 제9패드쌍의 제2패드로부터 출력되는 신호를 제3독출신호로서 수신하는 동시에 상기 제7패드쌍의 제1패드로부터 출력되는 신호를 제4독출신호로서 수신하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.
제12항에 있어서, 상기 테스트 방법은,

상기 제1기입신호와 상기 제1독출신호의 일치여부, 또는 상기 제2기입신호와 상기 제2독출신호의 일치여부로 상기 제3패드쌍의 양호/불량을 판단하는 단계를 더 구비하는 것을 특징으로 하는 테스트 방법.
제12항에 있어서, 상기 테스트 방법은,

상기 제3기입신호와 상기 제3독출신호의 일치여부, 또는 상기 제4기입신호와 상기 제4독출신호의 일치여부로 상기 제4패드쌍의 양호/불량을 판단하는 단계를 더 구비하는 것을 특징으로 하는 테스트 방법.