KR19980065718A

KR19980065718A - 집적회로의 테스트 핀수 감소 장치

Info

Publication number: KR19980065718A
Application number: KR1019970000831A
Authority: KR
Inventors: 남재욱
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1997-01-14
Filing date: 1997-01-14
Publication date: 1998-10-15

Abstract

집적회로의 테스트 핀수 감소 장치가 개시된다. 적어도 하나 이상의 논리부들을 갖는 이 장치는, 테스트 모드인가에 상응하여 발생하는 테스트 모드 인에이블 신호를 입력하는 단방향 패드와, 단방향 패드의 출력을 반전하여 테스트 모드 반전 신호로서 출력하는 인버터 및 테스트 모드 반전 신호에 응답하여 각 논리부가 해당 동작을 수행하도록 하고, 테스트 모드 인에이블 신호에 응답하여 각 논리부가 테스트되도록 각 논리부에 연결되는 양방향 패드들을 구비하는 것을 특징으로 하고, 직접회로의 핀수는 기능을 위한 핀만이 필요하고, 테스트를 위한 핀은 테스트 모드 인에이블 핀을 제외하면 전혀 필요치 않으므로, 직접회로의 핀에 대한 로드를 줄일 수 있을 뿐만 아니라 제품 단가 면이나 제품의 크기 면에서 상당한 이득을 얻을 수 있는 효과가 있다.

Description

집적회로의 테스트 핀수 감소 장치

본 발명은 집적회로의 테스트에 관한 것으로서, 특히, 집적회로의 테스트 핀수 감소 장치에 관한 것이다.

근래에 집적회로를 만드는 사람들 사이에 테스트에 대한 관심이 더욱 증가되고 있는 추세이다. 이는 회로의 집적도가 증가하여 불량 발생 확률이 높아지고, 소비자들로부터의 클레임(claim)을 줄일 수 있는 품질의 우수성을 확보하기 위해 노력하고 있기 때문이다.

이하, 종래의 집적회로 테스트 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 1은 종래의 집적회로 테스트 방법을 설명하기 위한 집적회로의 일례의 도면으로서, 각각의 해당하는 논리기능을 수행하는 제1, 2 및 3논리부들(10, 12 및 14)로 구성된다.

도 1에 도시된 집적회로는 입력 패트와 출력 패트로 구성되어 있고, 양방향 패드(bidirectional pad)는 특별한 기능을 위해 사용될 수 있다.

도 1에 도시된 집적회로의 데이타 흐름은 다음과 같다.

IN1 → 1 → 2 → 3 → OUT1

IN1 → 1 → 2 → 6 → OUT2

IN2 → 4 → 2 → 3 → OUT1

IN2 → 4 → 2 → 6 → OUT2

IN2 → 4 → 5 → 3 → OUT1

IN2 → 4 → 5 → 6 → OUT2

IN3 → 7 → 5 → 6 → OUT2

IN3 → 7 → 8 → OUT3

도 1에 도시된 집적회로의 테스트 전용 경로를 구성하기 위해서는 일반적으로 멀티플렉서를 사용하여야 한다. 그러므로, 집적회로의 크기가 증가될 수 있는 문제점이 있다.

즉, 종래에는 우수한 품질의 제품을 얻기 위해서는 정확한 테스트가 필요하므로, 회로에 테스트만을 위한 회로가 추가되어야 하는 부담이 있었다. 또한, 집적회로의 전체 크기가 커지므로 제품 단가 상승의 요인으로 작용하게 되는 문제점이 있었다.

본 발명이 이루고자 하는 기술적 과제는, 제품 단가를 줄이기 위해 테스트 핀수를 줄인 집적회로의 테스트 핀수 감소 장치를 제공하는데 있다.

도 1은 종래의 집적회로 테스트 방법을 설명하기 위한 집적회로의 일례의 도면이디.

도 2는 본 발명에 의한 집적회로의 테스트 핀수 감소 장치를 설명하기 위한 바람직한 일실시예의 블럭도이다.

상기 과제를 이루기 위해, 적어도 하나 이상의 논리부들을 갖는 본 발명에 의한 집적회로의 테스트 핀수 감소 장치는, 테스트 모드인가에 상응하여 발생하는 테스트 모드 인에이블 신호를 입력하는 단방향 패드와, 상기 단방향 패드의 출력을 반전하여 테스트 모드 반전 신호로서 출력하는 인버터 및 상기 테스트 모드 반전 신호에 응답하여 상기 각 논리부가 해당 동작을 수행하도록 하고, 상기 테스트 모드 인에이블 신호에 응답하여 상기 각 논리부가 테스트되도록 상기 각 논리부에 연결되는 양방향 패드들로 구성되는 것이 바람직하다.

이하, 본 발명에 의한 집적회로의 테스트 핀수 감소 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 의한 집적회로의 테스트 핀수 감소 장치를 설명하기 위한 바람직한 일실시예의 블럭도로서, 제1, 2 및 3논리부들(20, 22 및 24), 입력측에 마련되는 제1, 2 및 3양방향 패드들(70, 72 및 74), 출력측에 마련되는 제4, 5 및 6양방향 패드들(80, 82 및 84), 테스트 모드 인에이블 신호(TME:Test Mode Enable signal)를 입력하는 단방향 패드(26), 인버터(28), 트랙 모드 신호(TM)에 응답하여 데이타를 전송하는 전송 게이트들(30, 36, 40, 42, 48 및 52), 트랙 모드 반전 신호(TMB)에 응답하여 데이타를 전송하는 전송 게이트들(32, 34, 38, 44, 46 및 50)으로 구성된다. 여기서, 굵은 실선은 테스트 모드에서 신호 흐름 경로이고, 엷은 실선은 일반 모드에서 신호 흐름 경로를 각각 나타낸다.

도 2에 도시된 집적회로는 3개의 논리부들을 가지고 있다. 인버터(28)는 테스트 모드인가에 상응하여 발생하는 테스트 모드 인에이블 신호(TME)를 단방향 패드(26)를 통해 입력하여 반전하고, 반전된 신호를 테스트 모드 반전 신호(TMB)로서 출력한다. 제1, 2 또는 3논리부(20, 22 또는 24)는 테스트 모드 반전 신호(TMB)에 응답하여 도 1에 도시된 장치와 동일한 기능을 수행하고, 테스트 모드 인에이블 신호(TE)에 응답하여 각 논리부는 테스트 모드에 들어가서 테스트가 수행된다.

도 2에 도시된 장치는 세개의 논리부만을 도시하였으나, 여러개의 논리부를 갖는 집적회로의 테스트 방법에도 본 발명에 의한 원리가 적용될 수 있다.

즉, 단지 패드만 양방향 패드를 사용하고 있으며, 이 양방향 패드를 이용하여 테스트 모드에서 입력과 출력이 일반 모드와 반대 성격을 갖게 한다. 다시 말해, 일반 모드의 입력 패드가 테스트 모드에서는 출력 패드로, 일반 모드에서 출력 패드가 테스트 모드에서는 입력 패드로 바뀌게 된다.

결국, 전술한 본 발명에 의한 테스트 핀수 감소 방법에서는, 패드를 양방향 패드로 대치함으로서, 집적회로의 크기에는 영향을 주지 않고, 테스트 전용 경로를 구성할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 집적회로의 테스트 핀수 감소 장치는 직접회로의 핀수는 기능을 위한 핀만이 필요하고, 테스트를 위한 핀은 테스트 모드 인에이블 핀을 제외하면 전혀 필요치 않으므로, 직접회로의 핀에 대한 로드를 줄일 수 있을 뿐만 아니라 제품 단가 면이나 제품의 크기 면에서 상당한 이득을 얻을 수 있는 효과가 있다.

Claims

적어도 하나 이상의 논리부들을 갖는 집적회로의 테스트 핀수 감소 장치에 있어서, 테스트 모드인가에 상응하여 발생하는 테스트 모드 인에이블 신호를 입력하는 단방향 패드; 상기 단방향 패드의 출력을 반전하여 테스트 모드 반전 신호로서 출력하는 인버터; 및 상기 테스트 모드 반전 신호에 응답하여 상기 각 논리부가 해당 동작을 수행하도록 하고, 상기 테스트 모드 인에이블 신호에 응답하여 상기 각 논리부가 테스트되도록 상기 각 논리부에 연결되는 양방향 패드들을 구비하는 것을 특징으로 하는 집적회로의 테스트 핀수 감소 장치.