JP3836884B2 - プログラム可能な遅延を与える装置および方法 - Google Patents
プログラム可能な遅延を与える装置および方法 Download PDFInfo
- Publication number
- JP3836884B2 JP3836884B2 JP53549997A JP53549997A JP3836884B2 JP 3836884 B2 JP3836884 B2 JP 3836884B2 JP 53549997 A JP53549997 A JP 53549997A JP 53549997 A JP53549997 A JP 53549997A JP 3836884 B2 JP3836884 B2 JP 3836884B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- input
- multiplexer
- output
- delay cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
Description
この発明は、一般的に、自動検査機器に関し、更に特定すれば、自動検査機器において用いられるディスキュー回路(deskew circuitry)に関するものである。
プリント回路ボードの製造者は、一般的に、自動検査機器(「テスタ」としても知られている)を用いて、プリント回路ボードが製造上の欠陥を含んでいるか否かについて判定を行なう。テスタは、典型的には、コンピュータ化された制御回路、駆動および受信チャネル、ならびにテスタピンを含む。テスタピンは、被検査プリント回路ボード(BUT:Board Under Test)の電気ノードを、テスタの駆動(ドライバ:driver)および受信(レシーバ:receiver)チャネルに接続する。
典型的な検査セッションの間、テスタは検査信号をBUTに印加し、BUTによって生成される出力信号を受け取り評価する。検査信号、およびテスタがBUTから受け取ることが予測される信号の双方が、一連の検査ベクトルによって特定される。
典型的な検査ベクトルはディジタル形式であり、データ値と、タイミングと、検査信号または予測出力信号のいずれかのフォーマットとに関する情報を与える。例えば、特定の時間期間における信号のデータ値は、ハイまたはローのいずれかとして指定することができ、信号タイミングは、検査サイクルの開始時に対する遅延として指定することができ、更にフォーマットは、当該信号がBUTのノードに印加されるのか、あるいはBUTのノードにおいて観察されるのかを示すことができる。
検査信号および出力信号双方のタイミングは、各駆動および受信チャネルに伴う伝搬遅延による影響を受ける場合もある。チャネルの伝搬遅延は様々に変動し得るので、各駆動および受信チャネルは、通常、「ディスキュー」回路を含む。ディスキュー回路は、プログラム可能な遅延を与え、それを指定することにより、結果的に得られる各駆動および受信チャネルの伝搬遅延が同一となるようにすることができる。これによって、テスタは、検査サイクルの開始時に対して適正な時点において、検査信号を印加するとともに、出力信号を受け取ることが確実となる。
図1Aは、典型的な検査構成のテスタのブロック図を示す。人間である検査技師が、一連の検査ベクトルから成る検査プログラムを、コンピュータ・ワークステーション100上で作成する。次に、検査技師は、システム・バスを用いて、この検査プログラムをシーケンサ110のメモリ(図示せず)にロードする。
シーケンサ110は、検査プログラムを実行し、制御信号を、駆動(ドライバ)チャネル102,104,106,および108、受信(レシーバ)チャネル114,116,118,120、ならびにタイミング発生器112に送る。タイミング発生器112は、多数のタイミング信号を生成し、駆動チャネル102,104,106,および108、ならびに受信チャネル114,116,118,120にそれらを供給する。その結果、多数の駆動および受信チャネルが、検査セッションの要件に応じて、同一のタイミング信号を用いたり、あるいは異なるタイミング信号を用いることが可能となる。最後に、テスタ・ピン122,124,126,および128は、駆動チャネル102,104,106,および108を、それぞれBUT138の1組のノードに接続する。同様に、テスタ・ピン130,132,134,および136は、受信チャネル114,116,118,および120を、それぞれBUT138の他の1組のノードに接続する。
典型的な動作モードでは、シーケンサ110は、ライン140を用いて制御信号を駆動チャネル102に送る。また、シーケンサ110は、ライン150を用いて制御信号を受信チャネル114に送る。検査プログラムは検査ベクトルを含み、これらが、駆動チャネル102が発生する検査信号、および受信チャネル114がBUT138のノードにおいて観察することを予測する出力信号双方の特性を特定する。加えて、タイミング発生器112は、ライン144および154を用いてタイミング信号を、ライン146および156を用いて制御信号を、駆動チャネル102および受信チャネル114にそれぞれ送る。最後に、テスタ・ピン122は駆動チャネル102をBUT138のノードに接続し、テスタ・ピン130は受信チャネルをBUT138の他のノードに接続する。
図1Bを参照すると、駆動チャネル102のブロック図が示されている。受信チャネル114も同様のブロックを含む。タイミング発生器112は、ライン144を用いてタイミング信号を、ライン146を用いて制御信号を、ディスキュー回路166に送る。更に、シーケンサ110は、ライン140を用いて制御信号をフォーマッタ168に送り、ライン142を用いてフォーマッタ168からの情報を受け取る。
ディスキュー回路166は、十分な遅延量をタイミング信号に追加し、駆動チャネル102の伝搬遅延を補償することにより、異なるチャネルによって用いられるタイミング信号間で適正なタイミング関係を維持する。フォーマッタ168は、検査セッションの間入力および出力動作を行なうために必要な駆動および比較回路を含む。駆動チャネルにおいて、フォーマッタ168は、出力ドライバに出力を駆動開始させるか、あるいは出力ドライバに出力の駆動を停止させるタイミング信号を、ディスキュー回路166から受け取ることができる。受信チャネルにおいて、フォーマッタ168は、BUT138が生成する出力信号の予測信号との比較を比較器に開始させるか、あるいはその比較を比較器に停止させるタイミング信号を受け取ることができる。
プリント回路ボードの保全性(integrity)を確認する場合、テスタにとって非常に重要なのは、BUTが生成する電子信号に素早く反応することである。これには、2つの理由がある。第1に、典型的なBUTは、当該BUTにそれ自体のシステム・タイミングを制御させる回路を含むからである。その結果、テスタは、BUTのタイミングに対する制御が限定される。第2に、典型的なBUTは、インターフェース回路を介して外界と通信するからである。インターフェース回路は、非同期、シリアル通信バスから成る場合がある。また、インターフェース回路は、テスタとBUTとの間のエラーがない通信のために行なわなければならない電子的「ハンドシェーキング(handshaking)」を記述するタイミング仕様を有する。したがって、テスタは、BUTが生成する信号に十分に速く応答し、インターフェース回路のタイミング仕様の要件を満足しなければならない。テスタとBUTとの間で要求されるハンドシェーキングが達成できない場合、テスタは、BUTが製造上の欠陥を有するか否かについて正しく判定することができない。
BUTが生成する信号にテスタが反応するために必要な時間量を減少させる方法の1つは、ディスキュー回路に伴う固定遅延の量を減少させることである。
図1Cは、ディスキュー回路166を実施する1つの手法を示す。図1Cに示すディスキュー回路は、3つの段を有する。各段は遅延セル4およびマルチプレクサ172のような、2進加重遅延セルおよび2入力マルチプレクサから成る。
遅延セルは、CMOS技術を用いて実施することができる。更に、遅延セルは、典型的には、直列接続された多数のCMOSインバータ対から成る。異なる数のCMOSインバータ対を共に配列することによって、各遅延セル毎に異なる遅延値を得ることができる。加えて、遅延セル−4、遅延セル−2、および遅延セル−1は、遅延セル−2によって与えられる全遅延が、遅延セル−1の好ましくは2倍となり、遅延セル−4によって与えられる全遅延が好ましくは遅延セル−1の4倍となるように、2進加重される。遅延セル−1に対応する遅延値を1単位遅延または「du」で表すとすると、遅延セル−2および遅延セル−4に対応する遅延値は、それぞれ、2duおよび4duとなる。
マルチプレクサ172、マルチプレクサ176、およびマルチプレクサ180も、CMOS技術を用いて実施することができる。更に、マルチプレクサ172、マルチプレクサ176、およびマルチプレクサ180は各々同じ回路を含むので、各マルチプレクサは同じ伝搬遅延を有することにする。各マルチプレクサによる伝搬遅延を、1固定遅延または「df」で表すことになる。最後に、マルチプレクサ172,176,および180は、それぞれ、選択入力S2,S1,S0を有する。選択入力の論理値がローである場合、対応するマルチプレクサは、その「0」入力に印加される信号を選択する。同様に、選択入力の論理値がハイである場合、対応するマルチプレクサは、その「1」入力に印加される信号を選択する。
図1Cに示すディスキュー回路は、異なる8つの伝搬遅延値を与えるようにプログラムすることができる。例えば、選択入力S0,S1,およびS2がそれぞれ0,0,および0に等しい場合、マルチプレクサ172、マルチプレクサ176、およびマルチプレクサ180は、それらの「0」入力に印加される信号を選択する。その結果、この回路から得られる伝搬遅延は、マルチプレクサ172,176,および180の伝搬遅延の和、即ち、3dfに等しくなる。同様に、選択入力S0,S1,およびS2がそれぞれ1,1,および1に等しい場合、マルチプレクサ172,176,および180は、それらの「1」入力に印加される信号を選択する。その結果、得られる伝搬遅延は、遅延セル−4、マルチプレクサ172、遅延セル−2、マルチプレクサ176、遅延セル−1、およびマルチプレクサ180の伝搬遅延の和、即ち、(7du+3df)に等しくなる。表Iは、8つの伝搬遅延値を得るためにS0,S1,およびS2に印加すべき論理値を示す。
ディスキュー回路は、大きな信号トレース負荷を駆動するためにデバイスを必要としないようなレイアウトとすることができる。更に、遅延セル−1、遅延セル−2、および遅延セル−4の遅延は、各セル内のインバータ対のストリング(string)に更にインバータ対を追加すること、またはインバータの出力にメタル(metal)を追加し、それによって信号経路の容量を増大させることのいずれかによって、延長することができる。
しかしながら、図1Cに示すディスキュー回路には欠点がある。即ち、3dfに等しい実質的に固定の伝搬遅延値が、8つの異なる遅延構成の各々に含まれることである。この固定遅延は、BUTが生成する信号にテスタが応答するために必要な時間量を増大させるので、BUTのバス仕様を満足することが困難となる。
図1Dは、ディスキュー回路166を実施する他の手法を示す。図1Dのディスキュー回路は、7つのバッファ回路のストリングと8入力マルチプレクサとから成る線形遅延線である。
バッファ回路は、互いに直列に接続された1つ以上のCMOSインバータ対を用いて実施すればよい。バッファ回路182,184,186,188,190,192,および194は、各々、同一の伝搬遅延量を与えるように設計されている。各バッファ回路によって与えられる伝搬遅延を、1単位遅延または「du」で表すことにする。
マルチプレクサ196は、CMOS技術を用いて実施することができる。この場合も、マルチプレクサ196による伝搬遅延を、1固定遅延または「df」で表すことにする。また、マルチプレクサ196は、選択入力S2,S1,およびS0をデコードする回路も含み、S2,S1,およびS0に印加される論理値の各組み合わせによって、マルチプレクサ196の1つの入力を選択するようになっている。
図1Dに示すディスキュー回路は、8つの異なる伝搬遅延値を与えるようにプログラムすることができる。例えば、選択入力S0,S1,およびS2がそれぞれ0,0,および0に等しい場合、マルチプレクサ196は、その「0」入力に印加される信号を選択する。その結果、回路から得られる伝搬遅延は、マルチプレクサ196の伝搬遅延、即ち、dfに等しくなる。同様に、選択入力S0,S1,およびS2がそれぞれ1,1,および1に等しい場合、マルチプレクサ196は、その「7」入力に印加される信号を選択する。その結果、得られる伝搬遅延は、バッファ182、バッファ184、バッファ186、バッファ188、バッファ190,バッファ192,バッファ194,およびマルチプレクサ196の伝搬遅延の和、即ち、(7du+df)に等しくなる。表IIは、8つの伝搬遅延値を得るためにS0,S1,およびS2に印加すべき論理値を示す。
図1Dに示すディスキュー回路に伴う固定伝搬遅延値は、図1Cに示したディスキュー回路に伴う固定遅延値の1/3であるが、図1Dのディスキュー回路には欠点がある。例えば、バッファ回路をディスキュー回路に追加すると、追加のバッファ回路をマルチプレクサ196に接続する信号トレースを長くしなければならない。その結果、より長い信号トレースの負荷を駆動するために、更に追加のバッファ回路が必要となる。これらの実質的なトレース負荷は、信号経路の容量を増大させ、個々のバッファ回路の伝搬遅延を正確に調節することが困難となる。
上述の技法は、テスタのディスキュー回路において、駆動および受信チャネルの全体的な伝搬遅延を調節するためには、良好に用いられているが、各チャネルの異なる伝搬遅延長を補償すると共に、被検査プリント回路ボードのバス仕様を満足するテスタを有することができれば望ましいであろう。また、プログラム可能で、小さい固定遅延を有し、広い範囲の遅延値を与えることができるディスキュー回路を備えたテスタを有することができれば望ましいであろう。
発明の概要
前述の背景を念頭に入れ、本発明の目的は、各チャネルの異なる伝搬長を補償しつつ、被検査プリント回路ボードが発生する信号に迅速に応答する能力を有する、ディスキュー回路を備えたテスタを提供することである。
本発明の他の目的は、プログラム可能で、広い範囲の遅延値を与えることができ、小さな固定伝搬遅延値を有するディスキュー回路を含むテスタを提供することである。
上述の目的およびその他の目的は、各チャネル毎にプログラム可能なディスキュー回路を有するプリント回路ボード用テスタにおいて達成される。プログラム可能なディスキュー回路は、互いにチェーン状に接続された複数の遅延セルと、マルチプレクサとを含む。複数の遅延セルは、チェーン内の最初の遅延セルである単一入力遅延セルと、入力の1つを選択する手段を有する少なくとも1つの多入力遅延セルとを含む。
好適な実施形態では、タイミング信号が各遅延セルおよびマルチプレクサに印加される。多入力遅延セルの入力は、単一入力遅延セルの出力と、チェーン内に前段の多入力遅延セルがあれば、その出力とに接続されている。単一入力遅延セルは、その遅延値に応じてタイミング信号を遅延させる。各多入力遅延セルは、それがある入力を選択し、次いでその遅延値に応じて、選択した入力を遅延させるようにプログラムされている。最後に、マルチプレクサは、タイミング信号、または遅延セルの出力の1つのいずれかを選択するようにプログラムされている。マルチプレクサによって選択された信号は、チャネルの伝搬長を補償するために必要な量だけ遅延されたタイミング信号である。
本発明の別の特徴によれば、線形遅延線が、ディスキュー回路の出力に接続されている。
更に別の目的および利点は、以下の説明および図面を検討することから明らかとなろう。
【図面の簡単な説明】
本発明は、以下の更に詳細な説明および添付図面を参照することにより、よりよく理解されよう。図面において、
図1Aは、典型的な検査構成としたテスタのブロック図である。
図1Bは、図1Aと共に用いる駆動チャネルのブロック図である。
図1Cは、図1Bと共に用いる従来技術のディスキュー回路のブロック図である。
図1Dは、図1Bと共に用いる別の従来技術のディスキュー回路のブロック図である。
図2Aは、本発明によるディスキュー回路のブロック図である。
図2Bは、図2Aに示すディスキュー回路の詳細なブロック図である。
図2Cは、線形遅延線を含む、本発明の代替実施形態を示す。
好適な実施形態の説明
図2Aは、本発明のディスキュー回路の好適な実施形態を示す。ディスキュー回路は、概略的に、遅延セル−4、遅延セル−2、および遅延セル−1のような、多数の遅延セルを含む。図2Aのディスキュー回路に用いる遅延セルの総数は、3つに限定される訳ではないことに注意するのは重要である。追加の遅延セルを加入し、より広い伝搬遅延値範囲を達成することも可能である。図2Aに示すディスキュー回路は、典型的な構成である。
遅延セル−4、遅延セル−2、および遅延セル−1は、好ましくは遅延セル−2によって与えられる全遅延が遅延セル−1の2倍となり、遅延セル−4によって与えられる全遅延が遅延セル−1の4倍となるように、2進加重されている。遅延セル−1に対応する伝搬遅延値を1単位遅延、即ち、「du」で表すとすると、遅延セル−2および遅延セル−4に対応する遅延値は、それぞれ2duおよび4duとなる。
図2Bを参照すると、遅延セル−2および遅延セル−1が更に詳細に示されている。遅延セル−2は、マルチプレクサ214と遅延セル−2Aとから成る。同様に、遅延セル−1は、マルチプレクサ220と遅延セル−1Aとから成る。
遅延セル−1A、遅延セル−2A,および遅延セル−4は、CMOS技術を用いて実施することができる。したがって、遅延セル−1A、遅延セル−2A、および遅延セル−4は、概略的に、互いに直列接続された多数のCMOSインバータ対(図示せず)から成る。
遅延セル−1A、遅延セル−2A,および遅延セル−4の遅延は、最初にCMOSインバータ対を追加または除去して粗調整を行い、次にインバータの出力にメタル(金属)を付加し単一経路の容量を増大させることによって調節し、微調節を行うことができる。遅延を調節する設計技法は、他にも多くのものが知られている。本発明のディスキュー回路は、典型的には、二重金属(double-metal)CMOSプロセスを用いて実施する。
マルチプレクサ214、マルチプレクサ220、およびマルチプレクサ206も、CMOS技術を用いて実施することができる。各マルチプレクサは、少なくとも2つの入力、出力、および少なくとも1つの選択入力から成る。例えば、マルチプレクサ214は、ライン208,入力としての信号DIN、出力としてのライン218、および選択入力としての信号S4を有する。
各マルチプレクサ回路の入力選択は、典型的には、複数のn−チャネル・トランジスタ(図示せず)によって行われる。例えば、複数のn−チャネル・トランジスタのソースを互いに接続し、これらn−チャネル・トランジスタのドレインをマルチプレクサの入力として機能させる。こうすると、マルチプレクサの入力部におけるn−チャネル・トランジスタの数は、マルチプレクサの入力の数と等しくなる。
各マルチプレクサの出力部は、典型的には、CMOSインバータ対(図示せず)から成る。CMOSインバータ対の入力は、入力部の複数のn−チャネル・トランジスタの接続点に接続され、CMOSインバータ対の出力は、マルチプレクサの出力として機能する。
CMOSでマルチプレクサ回路を実施することの利点は、通常入力から出力までの伝搬遅延が同一であり、更にマルチプレクサに入力を容易に追加できることである。各マルチプレクサによる伝搬遅延を「df」で表すことにする。
各マルチプレクサの入力は、対応するn−チャネル・トランジスタのゲートに論理ハイ信号を印加することによって選択する。マルチプレクサ214、マルチプレクサ220、およびマルチプレクサ206は、各々、選択入力の各論理組み合わせによって、唯一のn−チャネル入力トランジスタのゲートに論理ハイ電圧が印加されるように、選択入力をデコードする回路(図示せず)を有する。次いで、選択された入力は、マルチプレクサの出力に通される。
マルチプレクサ214、マルチプレクサ220、およびマルチプレクサ206への選択入力は、以下のようにデコードされる。選択入力S4の論理値がローである場合、マルチプレクサ214はその「0」入力に印加される信号を選択する。更に、選択入力S4の論理値がハイの場合、マルチプレクサ214は、その「1」入力に印加される信号を選択する。同様に、選択入力(S3,S2)が(0,0)、(0,1)、および(1,0)に等しい場合、マルチプレクサ220は、その「0」入力、「1」入力、および「2」入力に印加される信号をそれぞれ選択する。最後に、選択入力(S1,S0)が(0,0)、(0,1)、(1,0)、および(1,1)に等しい場合、マルチプレクサ206は、その「0」入力、「1」入力、「2」入力、および「3」入力に印加される信号をそれぞれ選択する。
各マルチプレクサにおけるデコード回路の速度は比較的遅いが、本発明の処理能力に悪影響を与えることはない。その理由は、検査技師が各ディスキュー回路毎に所望の遅延値を決定した後、検査技師は通常各マルチプレクサをそれぞれに応じてプログラムし、次いで長期間マルチプレクサをそのプログラムされた状態にしておくからである。
図2Bに示すように、入力信号DINは、遅延セル−4の入力、ならびにマルチプレクサ214、マルチプレクサ220、およびマルチプレクサ206の「0」入力に印加される。遅延セル−4の出力は、マルチプレクサ214の「1」入力、マルチプレクサ220の「2」入力、およびマルチプレクサ206の「3」入力に印加される。更に、遅延セル−2Aの出力は、マルチプレクサ220の「1」入力およびマルチプレクサ206の「2」入力に印加される。加えて、遅延セル−1Aの出力は、マルチプレクサ206の「1」入力に印加される。本発明のディスキュー回路は、マルチプレクサ214の出力を遅延セル−2Aの入力に接続し、マルチプレクサ220の出力を遅延セル−1Aの入力に接続することによって完成する。
先に注記したように、遅延セル−4、遅延セル−2および遅延セル−1は、2進加重されている。その結果、遅延セル−2によって与えられる遅延は、好ましくは、遅延セル−1の2倍、即ち、2duとなり、遅延セル−4によって与えられる遅延は、好ましくは、遅延セル−1の4倍、即ち、4duとなる。
遅延セル−1Aの伝搬遅延は、所望の単位遅延値du、および所望の範囲のプログラム可能な遅延値双方に応じて調節することができる。次に、遅延セル−2Aおよび遅延セル−4の伝搬遅延は、以下のように決定することができる。遅延セル−2の伝搬遅延は、好ましくは、遅延セル−1の2倍とする。これが意味するところは、遅延セル−2Aの伝搬遅延は、好ましくは、マルチプレクサ220および遅延セル−1Aの遅延を結合して2倍した値から、マルチプレクサ214の遅延を減じた値、即ち、(2du−df)とするということである。更に、遅延セル−4の伝搬遅延は、好ましくは、遅延セル−1の4倍とする。この意味は、遅延セル−4の伝搬遅延は、好ましくは、マルチプレクサ220および遅延セル−1Aの遅延を結合し4倍した値、即ち、4duとするということである。
図2Bに示すディスキュー回路は、選択入力S0,S1,S2,S3,およびS4の論理値に応じて、8つの異なる伝搬遅延値を与えるようにプログラムすることができる。例えば、選択入力S0およびS1がそれぞれ0および0に等しい場合、マルチプレクサ206は、その「0」入力に印加される信号を選択する。その結果、得られる伝搬遅延は、マルチプレクサ206の伝搬遅延、即ち、dfに等しくなる。同様に、選択入力S0,S1,S2,S3,およびS4がそれぞれ1,0,1,0,および1に等しい場合、マルチプレクサ214,220,および206は、各々、その「1」入力に印加される信号を選択する。その結果、得られる伝搬遅延は、遅延セル−4、遅延セル−2、遅延セル−1、およびマルチプレクサ206の伝搬遅延の総和、即ち、(7du+df)に等しくなる。表IIIは、8つの可能な遅延値を得るためにS0,S1,S2,S3,およびS4に印加すべき論理値を示す。
表IIIにおいて、「0」および「1」は、それぞれ、論理ロー値および論理ハイ値に対応する。更に、「x」は「ドント・ケア」値に対応する。即ち、関連する信号は、論理ローまたは論理ハイのいずれでもよい。
遅延セル−1A、遅延セル−2A、および遅延セル−4の伝搬遅延は、各セル内のインバータ対のストリングに更にインバータ対を追加すること、またはインバータの出力にメタル(金属)を付加することのいずれかによって、延長することができる。その理由は、遅延セル−4、遅延セル−2、遅延セル−1、およびマルチプレクサ206を接続する信号トレースは比較的短くすることができ、その結果信号トレースの負荷は、タイミングの調節精度に悪影響を及ぼす程に、信号経路の容量を増大させることはないからである。
図1Cに示した従来技術のディスキュー回路では、個々の遅延セルのタイミングを調節することは簡単である。しかしながら、ディスキュー回路は、3dfに等しい大きな固定の伝搬遅延値を有する。対照的に、図1Dに示した従来技術のディスキュー回路は、dfに等しい小さな固定伝搬遅延値を有する。しかしながら、このディスキュー回路における個々のバッファ回路のタイミングを調節することは容易ではない。何故なら、ディスキュー回路を大きくする程、バッファ回路は大きな信号トレース負荷を駆動しなければならないからである。本発明の重要な利点は、小さな固定伝搬遅延値dfを維持しつつ、個々の遅延セルのタイミングを精度高く調節する能力である。これは、マルチプレクサ214およびマルチプレクサ220の伝搬遅延が、それぞれ、遅延セル−2および遅延セル−1の全体的な遅延に組み込まれるからである。その結果、マルチプレクサ214およびマルチプレクサ220の遅延は、ディスキュー回路の固定伝搬遅延には含まれないことになる。
検査セッションによっては、図2Bの遅延セル−1が、十分小さい単位遅延値duを生じない場合がある。この場合、線形遅延線を、本発明のディスキュー回路と共に用いることによって、単位遅延値の減少を達成することができる。
図2Cに移ると、線形遅延線234がマルチプレクサ232に接続されている。線形遅延線234は、図1Dに示した従来技術のディスキュー回路と同一である。図2Cに示すディスキュー回路は、小さな単位遅延値を有しつつ、遅延セル線32、遅延セル線16、および遅延セル線8のように、容易に調節可能な、次数の高い遅延セルを有するという利点がある。この単位遅延値は、図1Dのバッファ回路182のような、1つのバッファ回路の伝搬遅延に等しい。
しかしながら、図2Bに示すディスキュー回路の固定伝搬遅延値は、1つのマルチプレクサの遅延dfに等しいが、一方図2Cに示すディスキュー回路の固定伝搬遅延値は、2つのマルチプレクサの遅延、2dfに等しい。固定遅延値は、マルチプレクサ232の伝搬遅延に、線形遅延線234の8入力マルチプレクサ(図示せず)の伝搬遅延を加えた値から成る。この8入力マルチプレクサは、図1Dのマルチプレクサ196に類似したものである。図2Cに示す回路は小さな単位遅延値を有するが、回路が多少大きめの固定伝搬遅延値を有するという点にトレードオフがある。
以上一実施形態について説明したが、多数の代替実施形態または変形も可能である。例えば、ディスキュー回路を実施するためには、必ずしもCMOS技術を用いなくてもよい。バイポーラ技術のうちの1つのように、他の適切な技術を用いてもよい。
また、追加の遅延セルをディスキュー回路に組み込み、より広い範囲のプログラム可能な遅延値を得ることも可能である。
また、選択および制御信号におけるビット数も、例示として供するものである。あらゆる数のビットでも用いることができる。ビット数を変更する場合、マルチプレクサ214,220,および206に対する入力数もそれに応じて変更する必要がある。更に、追加のマルチプレクサが必要な場合もある。加えて、遅延線234の長さも、それに応じて変更する必要がある。
更に、各遅延セルは、互いに直列に接続された複数のCMOSインバータ対から成るように説明した。しかしながら、この実施態様は、単なる例示に過ぎない。遅延セルおよび遅延線のための他の設計技法も公知である。同様に、各マルチプレクサの入力部および出力部の実施も、例示として供するものである。マルチプレクサのための他の設計技法も公知である。
更に、チェーン状の遅延セルにおける連続する各遅延セルによって与えられる遅延は、好ましくは、その前段の遅延の2倍とすることを説明した。しかしながら、テスタがソフトウエアを用いて、実際の遅延値とプログラムされた遅延値との間のあらゆる差を補償可能であれば、遅延セルの正確な重み付けは不要である。
更に、各マルチプレクサのデコード回路の速度は比較的遅いことを説明した。しかしながら、ソフトウエアを用いてマルチプレクサへの選択入力をデコードする場合、デコード回路は不要となる。この場合、選択入力をデコードするために必要な時間は非常に短く、テスタは、動作中に、ディスキュー回路のタイミングを変化させることも可能である。
更に、図1Aに示した従来技術のテスタのアーキテクチャは単なる例示に過ぎないことは認められよう。本発明は、あらゆるアーキテクチャのテスタにおいて、プログラム可能な遅延に小さな固定遅延を与えるために使用可能である。小さな固定遅延を有するプログラム遅延が必要な他の用途にも、同じ回路を使用してもよい。
したがって、本発明は、添付の請求の範囲の精神および範囲によってのみ限定されるものである。
Claims (9)
- プログラム可能な遅延を与え、テスタの各チャネル(102,104,106,108,114,116,118,120)内に組み込まれ、各チャネルの伝搬遅延を調節するために用いられるディスキュー回路であって、
入力(144)と、
出力と、
互いにチェーン状に接続された複数の2進加重遅延セル(200,202,204)であって、第1の遅延セル(200)と、少なくとも1つの後続の遅延セル(202,204)とを含む複数の2進加重遅延セルと、
を備え、
各2進加重遅延セルが、前記ディスキュー回路の入力に接続された第1の入力を有し、
少なくとも1つの後続の遅延セルの各々が、前記チェーン内の前段の遅延セルの出力に接続された少なくとも1つの付加的入力と、第1組のタイミング制御ビットに応答して、前記第1の入力と前記少なくとも1つの付加的入力との間で選択を行う第1のマルチプレクサ(214,220)とを有し、
第2のマルチプレクサ(206)が、前記ディスキュー回路の出力に接続され、第2組のタイミング制御ビットに応答して、前記ディスキュー回路の前記入力と前記遅延セルの出力との間で選択を行う、
ディスキュー回路。 - 請求項1記載のディスキュー回路において、各遅延セルが更に遅延線を含むディスキュー回路。
- 請求項1記載のディスキュー回路において、
更に、前記ディスキュー回路の出力に接続された入力を有する遅延線(234)を備えるディスキュー回路。 - 複数のチャネル(102,104,106,108,114,116,118,120)を有し、各チャネルの異なる伝搬遅延を補償するように構成されたテスタであって、
前記チャネルに接続された複数の検査ピン(122,124,126,128,130,132,134,136)と、
前記チャネルに接続され、前記チャネルを活性化して選択された検査ピンを駆動し、選択された検査ピン上に現れる信号を受けるシーケンサ(110)と、
を備え、
各チャネルがプログラム可能なディスキュー回路を含み、
該ディスキュー回路が、
入力(144)と、
出力と、
互いにチェーン状に接続された複数の2進加重遅延セル(200,202,204)と、
を含み、
前記複数の2進加重遅延セルが、単一入力遅延セル(200)と、少なくとも1つの複数入力遅延セル(202,204)とを含み、
前記単一入力遅延セルが、前記ディスキュー回路の入力に接続された入力を有し、
各複数入力遅延セルが、複数の入力と、第1組のタイミング制御ビットに応答して、前記入力の1つを選択する第1のマルチプレクサ(214,220)とを有し、
各複数入力遅延セルが、前記ディスキュー回路の入力に接続された第1の入力と、前記単一入力遅延セルの出力に接続された第2の入力と、前記チェーン内の前段の複数入力遅延セルがある場合は、その出力に接続された少なくとも1つの第3入力とを有し、
第2のマルチプレクサ(206)が、前記ディスキュー回路の出力に接続され、前記ディスキュー回路の入力に接続された第1の入力と、前記遅延セルの出力に接続された複数の第2入力とを有し、第2組のタイミング制御ビットに応答して、その入力の1つを選択する、
テスタ。 - 請求項4記載のテスタにおいて、
前記単一入力遅延セルが、第1の遅延線であるテスタ。 - 請求項4記載のテスタにおいて、
各複数入力遅延セルが、第2のマルチプレクサと、第2の遅延線とを含み、前記第2のマルチプレクサが、複数の入力と1つの出力とを有し、前記第2のマルチプレクサの複数の入力が、前記複数入力遅延セルの前記入力であり、前記第2の遅延線が、前記第2のマルチプレクサの出力と、前記複数入力遅延セルの出力との間に接続されているテスタ。 - 請求項4記載のテスタであって、
更に、入力と出力とを有する第3の遅延線(234)を備えており、前記入力が前記第1のマルチプレクサの出力に接続され、前記第3の遅延線の出力が前記ディスキュー回路の出力であるテスタ。 - 請求項7記載のテスタにおいて、
前記第3の遅延線が、複数のタップを有する遅延線と、第3組のタイミング制御ビットに応答して、前記タップの内の1つの出力を選択するマルチプレクサとを備えるテスタ。 - プリント回路ボードを製造する方法において用いられる請求項4記載のテスタであって、該方法が、
(a)複数の電子構成部品を前記プリント回路基板に取り付けるステップと、
(b)少なくとも1つの電気コネクタを前記プリント回路ボードに実装するステップと、
(c)前記プリント回路ボードを検査取り付け具に設置するステップと、
(d)電力および検査信号を前記プリント回路ボードに印加するステップと、
(e)前記プリント回路ボードが発生した応答信号を予測応答信号と比較し、前記プリント回路ボードの動作を確認することによって、前記プリント回路ボードが製造上の欠陥を含むか否かについて判定を行うステップと、
を含むテスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/627,858 | 1996-04-03 | ||
US08/627,858 US5727021A (en) | 1996-04-03 | 1996-04-03 | Apparatus and method for providing a programmable delay with low fixed delay |
PCT/US1997/005202 WO1997037235A1 (en) | 1996-04-03 | 1997-03-28 | Apparatus and method for providing a programmable delay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000507702A JP2000507702A (ja) | 2000-06-20 |
JP3836884B2 true JP3836884B2 (ja) | 2006-10-25 |
Family
ID=24516444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53549997A Expired - Fee Related JP3836884B2 (ja) | 1996-04-03 | 1997-03-28 | プログラム可能な遅延を与える装置および方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5727021A (ja) |
EP (1) | EP0891559B1 (ja) |
JP (1) | JP3836884B2 (ja) |
KR (1) | KR100319194B1 (ja) |
AT (1) | ATE218712T1 (ja) |
DE (1) | DE69713084T2 (ja) |
ES (1) | ES2176728T3 (ja) |
IL (1) | IL126204A (ja) |
WO (1) | WO1997037235A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5744995A (en) * | 1996-04-17 | 1998-04-28 | Xilinx, Inc. | Six-input multiplexer wtih two gate levels and three memory cells |
US6122719A (en) * | 1997-10-31 | 2000-09-19 | Silicon Spice | Method and apparatus for retiming in a network of multiple context processing elements |
US6150863A (en) * | 1998-04-01 | 2000-11-21 | Xilinx, Inc. | User-controlled delay circuit for a programmable logic device |
JP3616247B2 (ja) * | 1998-04-03 | 2005-02-02 | 株式会社アドバンテスト | Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス |
US6107818A (en) * | 1998-04-15 | 2000-08-22 | Teradyne, Inc. | High speed, real-time, state interconnect for automatic test equipment |
US6636993B1 (en) * | 1999-02-12 | 2003-10-21 | Fujitsu Limited | System and method for automatic deskew across a high speed, parallel interconnection |
US6466626B1 (en) | 1999-02-23 | 2002-10-15 | International Business Machines Corporation | Driver with in-situ variable compensation for cable attenuation |
KR100301060B1 (ko) * | 1999-07-22 | 2001-11-01 | 윤종용 | 웨이퍼 프로빙 장비 및 이를 이용한 웨이퍼 검사용 니들 교정방법 |
US6795931B1 (en) * | 1999-09-30 | 2004-09-21 | Micron Technology, Inc. | Method and apparatus for an adjustable delay circuit having arranged serially coarse stages received by a fine delay stage |
JP3984412B2 (ja) * | 2000-05-26 | 2007-10-03 | 富士通株式会社 | 可変遅延回路および可変遅延回路を有する半導体集積回路 |
US6518812B1 (en) * | 2000-07-20 | 2003-02-11 | Silicon Graphics, Inc. | Discrete delay line system and method |
US20030048122A1 (en) * | 2001-09-10 | 2003-03-13 | Tauseef Kazi | Universal programmable delay cell |
US7036037B1 (en) * | 2002-08-13 | 2006-04-25 | Cypress Semiconductor Corp. | Multi-bit deskewing of bus signals using a training pattern |
EP1492290A3 (en) * | 2003-06-26 | 2005-02-09 | International Business Machines Corporation | Bit alignment in multichannel data transmission |
US7606341B2 (en) * | 2003-06-26 | 2009-10-20 | International Business Machines Corporation | Circuit for bit alignment in high speed multichannel data transmission |
US20050046458A1 (en) * | 2003-08-28 | 2005-03-03 | Schroeder Charles G. | Digital delay elements constructed in a programmable logic device |
US7453302B2 (en) * | 2003-12-23 | 2008-11-18 | Infineon Technologies Ag | Temperature compensated delay signals |
DE102005020903B3 (de) * | 2005-05-07 | 2006-11-09 | Infineon Technologies Ag | Steuerbare Verzögerungseinrichtung |
US7457978B2 (en) * | 2005-05-09 | 2008-11-25 | Micron Technology, Inc. | Adjustable byte lane offset for memory module to reduce skew |
US20070096787A1 (en) * | 2005-11-03 | 2007-05-03 | United Memories, Inc. | Method for improving the timing resolution of DLL controlled delay lines |
US20080157385A1 (en) * | 2006-12-29 | 2008-07-03 | Heping Yue | IC package with integral vertical passive delay cells |
KR100889816B1 (ko) * | 2007-03-27 | 2009-03-20 | 삼성전자주식회사 | 위상 정렬 장치 및 방법 |
US7685486B1 (en) * | 2007-07-19 | 2010-03-23 | Xilinx, Inc. | Testing of an embedded multiplexer having a plurality of inputs |
ATE505734T1 (de) | 2007-08-22 | 2011-04-15 | Verigy Pte Ltd Singapore | Chipprüfvorrichtung und verfahren zum bereitstellen von timinginformationen |
US8201011B1 (en) * | 2007-09-26 | 2012-06-12 | Oracle America, Inc. | Timing optimization for paths in a processor |
JP5298527B2 (ja) * | 2007-12-24 | 2013-09-25 | 富士通セミコンダクター株式会社 | 可変遅延回路及びその制御方法 |
US8745337B2 (en) * | 2007-12-31 | 2014-06-03 | Teradyne, Inc. | Apparatus and method for controlling memory overrun |
US8008961B2 (en) * | 2009-12-14 | 2011-08-30 | Qualcomm Incorporated | Adaptive clock generators, systems, and methods |
US9000807B2 (en) * | 2012-07-02 | 2015-04-07 | Microsemi SoC Corporation | On-chip probe circuit for detecting faults in an FPGA |
CN103777528B (zh) * | 2012-10-22 | 2016-08-24 | 英业达科技有限公司 | 印刷电路板与其信号时序控制方法 |
CN103777677B (zh) * | 2012-10-22 | 2017-02-08 | 英业达科技有限公司 | 印刷电路板与其信号时序控制方法 |
US11183995B1 (en) * | 2017-06-16 | 2021-11-23 | Rambus Inc. | High-resolution digitally controlled delay line |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4231104A (en) * | 1978-04-26 | 1980-10-28 | Teradyne, Inc. | Generating timing signals |
US4637018A (en) * | 1984-08-29 | 1987-01-13 | Burroughs Corporation | Automatic signal delay adjustment method |
US4700347A (en) * | 1985-02-13 | 1987-10-13 | Bolt Beranek And Newman Inc. | Digital phase adjustment |
FR2589651A1 (fr) * | 1985-11-05 | 1987-05-07 | Inf Milit Spatiale Aeronaut | Ligne a retard a semi-conducteur pour circuit logique |
US5274796A (en) * | 1987-02-09 | 1993-12-28 | Teradyne, Inc. | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal |
JP2731875B2 (ja) * | 1991-07-31 | 1998-03-25 | 株式会社アドバンテスト | 可変遅延回路 |
US5313501A (en) * | 1992-06-15 | 1994-05-17 | Digital Equipment Corporation | Method and apparatus for deskewing digital data |
JP3550404B2 (ja) * | 1992-09-10 | 2004-08-04 | 株式会社日立製作所 | 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置 |
SE9203882L (sv) * | 1992-12-22 | 1994-06-23 | Ellemtel Utvecklings Ab | Sätt och anordning för minimering av scew |
-
1996
- 1996-04-03 US US08/627,858 patent/US5727021A/en not_active Expired - Lifetime
-
1997
- 1997-03-28 EP EP97917726A patent/EP0891559B1/en not_active Expired - Lifetime
- 1997-03-28 ES ES97917726T patent/ES2176728T3/es not_active Expired - Lifetime
- 1997-03-28 AT AT97917726T patent/ATE218712T1/de not_active IP Right Cessation
- 1997-03-28 IL IL12620497A patent/IL126204A/en not_active IP Right Cessation
- 1997-03-28 DE DE69713084T patent/DE69713084T2/de not_active Expired - Lifetime
- 1997-03-28 KR KR1019980707941A patent/KR100319194B1/ko not_active IP Right Cessation
- 1997-03-28 WO PCT/US1997/005202 patent/WO1997037235A1/en active IP Right Grant
- 1997-03-28 JP JP53549997A patent/JP3836884B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000507702A (ja) | 2000-06-20 |
ES2176728T3 (es) | 2002-12-01 |
IL126204A0 (en) | 1999-05-09 |
KR100319194B1 (ko) | 2002-02-19 |
ATE218712T1 (de) | 2002-06-15 |
WO1997037235A1 (en) | 1997-10-09 |
DE69713084D1 (de) | 2002-07-11 |
US5727021A (en) | 1998-03-10 |
IL126204A (en) | 2001-08-08 |
EP0891559A1 (en) | 1999-01-20 |
DE69713084T2 (de) | 2003-03-13 |
KR20000005251A (ko) | 2000-01-25 |
EP0891559B1 (en) | 2002-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3836884B2 (ja) | プログラム可能な遅延を与える装置および方法 | |
US6134675A (en) | Method of testing multi-core processors and multi-core processor testing device | |
US4973904A (en) | Test circuit and method | |
US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
JPH10267994A (ja) | 集積回路 | |
GB2121997A (en) | Testing modular data processing systems | |
KR100362070B1 (ko) | 풀링저항기가제공된접속부들을테스트하기위한장치 | |
US7373571B2 (en) | Achieving desired synchronization at sequential elements while testing integrated circuits using sequential scan techniques | |
US4556947A (en) | Bi-directional switching circuit | |
JPH04248483A (ja) | 半導体集積回路 | |
US7284178B2 (en) | Method and apparatus for testing a device in an electronic component | |
US7024606B2 (en) | Method of generating test pattern for integrated circuit | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
CN110736919A (zh) | 用于提高SoC设计中测试覆盖率的方法及测试电路 | |
JPH0192673A (ja) | カウンタ・テスト装置 | |
EP0484861A2 (en) | Integrated circuit device having macro test function | |
JP2972515B2 (ja) | 入出力バッファテスト回路 | |
KR20070055850A (ko) | 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 | |
JP3032624B2 (ja) | スキャンセル装置 | |
KR100267782B1 (ko) | 타이밍체크가 가능한 칩(chip) | |
JPS6088371A (ja) | 論理回路 | |
JPH10173496A (ja) | 位相補正回路 | |
JPH07167920A (ja) | Lsi | |
JPH05126908A (ja) | テスト回路装置 | |
JPH11326453A (ja) | スキャンパステスト方法およびスキャンパステスト回路、ならびにスキャン回路自動生成方法およびスキャン回路自動生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060728 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |