JP2731875B2 - 可変遅延回路 - Google Patents
可変遅延回路Info
- Publication number
- JP2731875B2 JP2731875B2 JP3192110A JP19211091A JP2731875B2 JP 2731875 B2 JP2731875 B2 JP 2731875B2 JP 3192110 A JP3192110 A JP 3192110A JP 19211091 A JP19211091 A JP 19211091A JP 2731875 B2 JP2731875 B2 JP 2731875B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- conversion table
- control data
- amount
- relationship
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
- H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00143—Avoiding variations of delay due to temperature
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】この発明は例えばＩＣ試験装置の
タイミング発生器に用いられ、特に設定データと対応し
た微小な遅延を得るようにした可変遅延回路に関する。
タイミング発生器に用いられ、特に設定データと対応し
た微小な遅延を得るようにした可変遅延回路に関する。
【０００２】
【従来の技術】図３に従来のＩＣ試験装置に用いられて
いるタイミング発生器の一部を示す。端子１１からのレ
ート信号（テストサイクルを示す信号）でカウンタ１２
がリセットされ、そのカウンタ１２は端子１３からのク
ロックＣＬＫを計数し、カウンタ１２の計数値が、ラッ
チ回路１４の設定データと一致すると、これが一致検出
回路１５で検出され、この一致検出パルスは微小可変遅
延回路１６へ供給され、この可変遅延回路１６で端子１
３のクロックＣＬＫの周期以内の遅延が設定データに応
じて与えられて出力される。このようにして端子１１の
レート信号に対して設定した位相だけ遅れたタイミング
信号を発生する。
いるタイミング発生器の一部を示す。端子１１からのレ
ート信号（テストサイクルを示す信号）でカウンタ１２
がリセットされ、そのカウンタ１２は端子１３からのク
ロックＣＬＫを計数し、カウンタ１２の計数値が、ラッ
チ回路１４の設定データと一致すると、これが一致検出
回路１５で検出され、この一致検出パルスは微小可変遅
延回路１６へ供給され、この可変遅延回路１６で端子１
３のクロックＣＬＫの周期以内の遅延が設定データに応
じて与えられて出力される。このようにして端子１１の
レート信号に対して設定した位相だけ遅れたタイミング
信号を発生する。
【０００３】微小可変遅延回路１６は、遅延素子１７を
通る経路と、これを通らない経路１８との一方をセレク
タ１９で選択する遅延段２１の複数が縦続接続されて構
成される。各遅延素子１７には通常ゲート回路の伝搬遅
延ｔｐｄを利用したものが用いられ、遅延段２１の縦続
接続におけるとり得るすべての経路、つまり全制御デー
タについてその遅延量を測定し、目的とする遅延量の設
定データと、その遅延量に最も近い測定遅延量が得られ
る各セレクタ１９を制御するための制御データとの関係
を予め求め、この関係を変換テーブル２２に記憶してお
き、設定データを変換テーブル２２で制御データに変換
し、その制御データで各セレクタ１９を制御して目的と
する（設定データと対応する）遅延量を得るようにされ
ている。
通る経路と、これを通らない経路１８との一方をセレク
タ１９で選択する遅延段２１の複数が縦続接続されて構
成される。各遅延素子１７には通常ゲート回路の伝搬遅
延ｔｐｄを利用したものが用いられ、遅延段２１の縦続
接続におけるとり得るすべての経路、つまり全制御デー
タについてその遅延量を測定し、目的とする遅延量の設
定データと、その遅延量に最も近い測定遅延量が得られ
る各セレクタ１９を制御するための制御データとの関係
を予め求め、この関係を変換テーブル２２に記憶してお
き、設定データを変換テーブル２２で制御データに変換
し、その制御データで各セレクタ１９を制御して目的と
する（設定データと対応する）遅延量を得るようにされ
ている。
【０００４】この設定データと目的とする遅延量との関
係例を図４Ａに示し、その遅延量を得るための制御デー
タとの関係例を図４Ｂの線２３に示す。
係例を図４Ａに示し、その遅延量を得るための制御デー
タとの関係例を図４Ｂの線２３に示す。
【０００５】
【発明が解決しようとする課題】遅延素子１７の遅延量
は温度変化により変動する。このため変換テーブル２２
を作成した時の周囲温度に対し周囲温度が大きく変化す
ると、設定データに対し得られる遅延量に大きな誤差が
生じる。周囲温度が上昇すると、遅延量が増加し、例え
ば図４Ｂの線２３上の各遅延量は線２４のようにほヾ直
線的に増加し、逆に温度が下ると、線２５のように遅延
量が減少する。従って例えば設定データ０１１１に対す
る目的遅延量は８７５ｐｓであり、変換テーブル２２か
ら得られる制御データは１００１となるが、周囲温度が
上昇し線２４で示すようになると、制御データ１００１
により得られる遅延量はほヾ１１２５ｐｓとなり、目的
遅延量８７５ｐｓに対し大きな誤差が生じてしまう。
は温度変化により変動する。このため変換テーブル２２
を作成した時の周囲温度に対し周囲温度が大きく変化す
ると、設定データに対し得られる遅延量に大きな誤差が
生じる。周囲温度が上昇すると、遅延量が増加し、例え
ば図４Ｂの線２３上の各遅延量は線２４のようにほヾ直
線的に増加し、逆に温度が下ると、線２５のように遅延
量が減少する。従って例えば設定データ０１１１に対す
る目的遅延量は８７５ｐｓであり、変換テーブル２２か
ら得られる制御データは１００１となるが、周囲温度が
上昇し線２４で示すようになると、制御データ１００１
により得られる遅延量はほヾ１１２５ｐｓとなり、目的
遅延量８７５ｐｓに対し大きな誤差が生じてしまう。
【０００６】このように遅延量に大きな誤差が生じる状
態になると、つまり周囲温度が所定値以上変化すると、
従来においては全制御データに対する遅延量の測定を行
い、変換テーブル２２の書き直しを行っている。しか
し、遅延段２１の数が例えば１０、つまり設定データが
１０ビットの場合は、遅延量の測定を２10回も行う必要
があり、変換テーブル２２の書き替えに長い時間がかか
り、頻繁に変換テーブル２２の書き替えを行うことは実
際上困難であり、従来では例えば周囲温度が５℃変化す
ると変換テーブル２２の書き替えを行っていたが、５℃
以内の変化においても誤差が可成り生じており、また周
囲温度が比較的速く、かつ大きく変動する場合は、変換
テーブル２２の書き替えを頻繁に行う必要があり、可変
遅延回路を効率的に使用できない。特に、ＩＣ試験装置
のタイミング発生器のように多数の微小遅延回路１６を
用いる場合は問題が大きくなる。
態になると、つまり周囲温度が所定値以上変化すると、
従来においては全制御データに対する遅延量の測定を行
い、変換テーブル２２の書き直しを行っている。しか
し、遅延段２１の数が例えば１０、つまり設定データが
１０ビットの場合は、遅延量の測定を２10回も行う必要
があり、変換テーブル２２の書き替えに長い時間がかか
り、頻繁に変換テーブル２２の書き替えを行うことは実
際上困難であり、従来では例えば周囲温度が５℃変化す
ると変換テーブル２２の書き替えを行っていたが、５℃
以内の変化においても誤差が可成り生じており、また周
囲温度が比較的速く、かつ大きく変動する場合は、変換
テーブル２２の書き替えを頻繁に行う必要があり、可変
遅延回路を効率的に使用できない。特に、ＩＣ試験装置
のタイミング発生器のように多数の微小遅延回路１６を
用いる場合は問題が大きくなる。
【０００７】
【課題を解決するための手段】この発明によれば変換テ
ーブルの設定データと制御データとの関係を満す温度、
つまり変換テーブル作成時の温度に対し、温度が所定値
変動した状態における各遅延段の変動した遅延量を予測
し、その予測した遅延量と対した設定データと制御デー
タとの関係が補正変換テーブルに記憶されており、周囲
温度が上記所定値以上変動すると、これが検出され、そ
の検出により変換テーブルの代りに補正変換テーブルが
用いられる。
ーブルの設定データと制御データとの関係を満す温度、
つまり変換テーブル作成時の温度に対し、温度が所定値
変動した状態における各遅延段の変動した遅延量を予測
し、その予測した遅延量と対した設定データと制御デー
タとの関係が補正変換テーブルに記憶されており、周囲
温度が上記所定値以上変動すると、これが検出され、そ
の検出により変換テーブルの代りに補正変換テーブルが
用いられる。
【０００８】
【実施例】図１にこの発明の実施例を示し、図２と対応
する部分に同一符号を付けてある。この実施例では変換
テーブル２２の他に補正変換テーブル３１、３２が設け
られる。補正変換テーブル３１は、変換テーブル２２を
作成した時の周囲温度Ｔｏに対し、所定値ｎ℃以上温度
が上昇した時に、変換テーブル２２の代りに用いる。周
囲温度がＴｏからｎ℃上昇した時に各遅延段２１の変動
した遅延量を予測し、その予測した遅延量を用いて設定
データと制御データとの関係を作り、これが補正変換テ
ーブル３１に記憶されてある。
する部分に同一符号を付けてある。この実施例では変換
テーブル２２の他に補正変換テーブル３１、３２が設け
られる。補正変換テーブル３１は、変換テーブル２２を
作成した時の周囲温度Ｔｏに対し、所定値ｎ℃以上温度
が上昇した時に、変換テーブル２２の代りに用いる。周
囲温度がＴｏからｎ℃上昇した時に各遅延段２１の変動
した遅延量を予測し、その予測した遅延量を用いて設定
データと制御データとの関係を作り、これが補正変換テ
ーブル３１に記憶されてある。
【０００９】例えば設定データと目的とする遅延量との
関係が図２Ａであり、変換テーブル２２における遅延量
と制御データとの関係が図２Ｂの線２３であるとする。
遅延素子１７としてゲートを用いた場合、このゲートの
温度係数が知られており、直線性でかつばらつきが少な
いから、図２Ｂの横軸の各制御データについて、これに
より構成されるこの可変遅延回路の入出力端子間の経路
上のゲートの数から、周囲温度がＴｏからｎ℃上昇した
時のその経路の遅延量を計算して、遅延量を予測する。
この予測の結果得られる制御データと遅延量との関係が
図２Ｂの線３３になったとする。この線３３の関係を満
すように設定データと制御データとの関係を作成する。
例えば目的の遅延量が８７５ｐｓの設定データが０１１
１に対し、線３３の関係から制御データを０１１１とす
る。この関係を補正変換テーブル３１に書き込む。
関係が図２Ａであり、変換テーブル２２における遅延量
と制御データとの関係が図２Ｂの線２３であるとする。
遅延素子１７としてゲートを用いた場合、このゲートの
温度係数が知られており、直線性でかつばらつきが少な
いから、図２Ｂの横軸の各制御データについて、これに
より構成されるこの可変遅延回路の入出力端子間の経路
上のゲートの数から、周囲温度がＴｏからｎ℃上昇した
時のその経路の遅延量を計算して、遅延量を予測する。
この予測の結果得られる制御データと遅延量との関係が
図２Ｂの線３３になったとする。この線３３の関係を満
すように設定データと制御データとの関係を作成する。
例えば目的の遅延量が８７５ｐｓの設定データが０１１
１に対し、線３３の関係から制御データを０１１１とす
る。この関係を補正変換テーブル３１に書き込む。
【００１０】同様にして、周囲温度がＴｏからｎ℃下っ
た時の制御データに対する変化した遅延量を予測し、こ
れが例えば図２Ｂの線３４の関係になった時、この線３
４の関係を満す設定データと制御データとの関係を作成
して補正変換テーブル３２に書き込む。設定データによ
り変換テーブル２２、補正変換テーブル３１、３２がそ
れぞれ読み出され、変換テーブル２２、補正変換テーブ
ル３１、３２の各出力制御データの対応ビットがそれぞ
れデータセレクタ３５へ供給され、各データセレクタ３
５でそれぞれ１つが選択されて対応する遅延段のセレク
タ１９へ供給される。周囲温度検出回路３６が設けら
れ、検出された周囲温度と変換テーブル２２作成時の周
囲温度Ｔｏとの差Δｔが−ｎ℃＜Δｔ＜ｎ℃の場合は変
換テーブル２２の制御データを選択し、Δｔ≧ｎ℃の場
合は補正変換テーブル３１の制御データを選択し、Δｔ
≦−ｎ℃の場合は補正変換テーブル３２の制御データを
選択するように、周囲温度検出回路３６でデータセレク
タ３５を制御するようにされる。
た時の制御データに対する変化した遅延量を予測し、こ
れが例えば図２Ｂの線３４の関係になった時、この線３
４の関係を満す設定データと制御データとの関係を作成
して補正変換テーブル３２に書き込む。設定データによ
り変換テーブル２２、補正変換テーブル３１、３２がそ
れぞれ読み出され、変換テーブル２２、補正変換テーブ
ル３１、３２の各出力制御データの対応ビットがそれぞ
れデータセレクタ３５へ供給され、各データセレクタ３
５でそれぞれ１つが選択されて対応する遅延段のセレク
タ１９へ供給される。周囲温度検出回路３６が設けら
れ、検出された周囲温度と変換テーブル２２作成時の周
囲温度Ｔｏとの差Δｔが−ｎ℃＜Δｔ＜ｎ℃の場合は変
換テーブル２２の制御データを選択し、Δｔ≧ｎ℃の場
合は補正変換テーブル３１の制御データを選択し、Δｔ
≦−ｎ℃の場合は補正変換テーブル３２の制御データを
選択するように、周囲温度検出回路３６でデータセレク
タ３５を制御するようにされる。
【００１１】周囲温度がＴｏに対し２ｎ℃以上変化した
場合、従来と同様に全制御データについて遅延量を測定
して設定データと制御データとの関係を作り直して変換
テーブル２２を書き替える。変換テーブル２２作成時の
温度Ｔｏに対し、周囲温度が主として温度上昇（又は温
度降下）のみしか生じない使用環境の場合は補正変換テ
ーブル３２（又は３１）を省略する。Ｔｏに対し２ｎ℃
変化した時の補正変換テーブルをも作成しておき、２ｎ
℃以上変化した時に、この補正変換テーブルを用いるよ
うにしてもよい。変換テーブル２１、補正変換テーブル
３１、３２の各データを他のメモリに記憶しておき、周
囲温度に応じてその何れかのデータを読み出して図３の
変換テーブル２１に書き込み使用するようにしてもよ
い。
場合、従来と同様に全制御データについて遅延量を測定
して設定データと制御データとの関係を作り直して変換
テーブル２２を書き替える。変換テーブル２２作成時の
温度Ｔｏに対し、周囲温度が主として温度上昇（又は温
度降下）のみしか生じない使用環境の場合は補正変換テ
ーブル３２（又は３１）を省略する。Ｔｏに対し２ｎ℃
変化した時の補正変換テーブルをも作成しておき、２ｎ
℃以上変化した時に、この補正変換テーブルを用いるよ
うにしてもよい。変換テーブル２１、補正変換テーブル
３１、３２の各データを他のメモリに記憶しておき、周
囲温度に応じてその何れかのデータを読み出して図３の
変換テーブル２１に書き込み使用するようにしてもよ
い。
【００１２】
【発明の効果】以上述べたようにこの発明によれば周囲
温度変化が所定値ｎ℃生じた時の設定データと制御デー
タとの関係を予測して予め補正変換テーブルに記憶して
あり、周囲温度変化がｎ℃以上変化した場合はその補正
変換テーブルを使用し、遅延量を測定して変換テーブル
の作り直しを行う必要がなく、それだけ可変遅延回路を
効率的に利用できる。また、ｎ℃を、従来の遅延量測
定、変換テーブル作り直しのための温度、前記例では５
℃より小さい、例えば半分の２．５℃とすれば、変換テ
ーブルの作り直し回数は同一であるが、従来より高い精
度の遅延量が得られる。
温度変化が所定値ｎ℃生じた時の設定データと制御デー
タとの関係を予測して予め補正変換テーブルに記憶して
あり、周囲温度変化がｎ℃以上変化した場合はその補正
変換テーブルを使用し、遅延量を測定して変換テーブル
の作り直しを行う必要がなく、それだけ可変遅延回路を
効率的に利用できる。また、ｎ℃を、従来の遅延量測
定、変換テーブル作り直しのための温度、前記例では５
℃より小さい、例えば半分の２．５℃とすれば、変換テ
ーブルの作り直し回数は同一であるが、従来より高い精
度の遅延量が得られる。
【図１】この発明の実施例を示すブロック図。
【図２】設定データ、遅延量、制御データ、温度変化に
より予測される遅延量との関係例を示す図。
より予測される遅延量との関係例を示す図。
【図３】ＩＣ試験装置に用いられている従来のタイミン
グ発生器の一部を示すブロック図。
グ発生器の一部を示すブロック図。
【図４】設定データと、遅延量と、制御データと、温度
変化による変化した遅延量との関係例を示す図。
変化による変化した遅延量との関係例を示す図。
Claims (1)
- 【請求項１】 遅延素子を通じる経路とこれを通じない
経路とをセレクタで選択する遅延段が複数縦続接続さ
れ、これら各遅延段のセレクタを制御データにより制御
することにより遅延量を変化可能とし、 目的とする遅延量設定データを、その遅延量が得られる
ように変換テーブルにより上記制御データに変換するよ
うにされた可変遅延回路において、 上記変換テーブルの設定データと制御データとの関係を
満す温度に対し、温度が所定値変動した状態における上
記各遅延段の遅延量を予測し、その予測した遅延量と対
応する設定データと制御データとの関係を記憶した補正
変換テーブルと、 周囲温度が上記所定値以上変動したことを検出する手段
と、 その検出により上記変換テーブルの代りに上記補正変換
テーブルを使用する手段と、 を設けたことを特徴とする可変遅延回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192110A JP2731875B2 (ja) | 1991-07-31 | 1991-07-31 | 可変遅延回路 |
| KR1019920012292A KR960003992B1 (ko) | 1991-07-31 | 1992-07-10 | 가변지연회로 |
| DE69205101T DE69205101T2 (de) | 1991-07-31 | 1992-07-22 | Variable Verzögerungsschaltung. |
| EP92112549A EP0527366B1 (en) | 1991-07-31 | 1992-07-22 | Variable delay circuit |
| US07/916,672 US5204564A (en) | 1991-07-31 | 1992-07-22 | Variable delay circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192110A JP2731875B2 (ja) | 1991-07-31 | 1991-07-31 | 可変遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537316A JPH0537316A (ja) | 1993-02-12 |
| JP2731875B2 true JP2731875B2 (ja) | 1998-03-25 |
Family
ID=16285831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3192110A Expired - Lifetime JP2731875B2 (ja) | 1991-07-31 | 1991-07-31 | 可変遅延回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5204564A (ja) |
| EP (1) | EP0527366B1 (ja) |
| JP (1) | JP2731875B2 (ja) |
| KR (1) | KR960003992B1 (ja) |
| DE (1) | DE69205101T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459422A (en) * | 1993-06-02 | 1995-10-17 | Advanced Micro Devices, Inc. | Edge selective delay circuit |
| US5694070A (en) * | 1994-07-11 | 1997-12-02 | Vitesse Semiconductor Corporation | Distributed ramp delay generator |
| US5815016A (en) * | 1994-09-02 | 1998-09-29 | Xilinx, Inc. | Phase-locked delay loop for clock correction |
| US5646564A (en) * | 1994-09-02 | 1997-07-08 | Xilinx, Inc. | Phase-locked delay loop for clock correction |
| US6081147A (en) * | 1994-09-29 | 2000-06-27 | Fujitsu Limited | Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof |
| US5646568A (en) * | 1995-02-28 | 1997-07-08 | Ando Electric Co., Ltd. | Delay circuit |
| JP3672056B2 (ja) * | 1995-08-18 | 2005-07-13 | 松下電器産業株式会社 | タイミング信号発生回路 |
| JPH07244122A (ja) * | 1995-08-31 | 1995-09-19 | Advantest Corp | 半導体試験装置用遅延補正回路 |
| JPH09181581A (ja) * | 1995-12-26 | 1997-07-11 | Ando Electric Co Ltd | 遅延回路 |
| US5894081A (en) * | 1996-03-15 | 1999-04-13 | Intel Corporation | Method and apparatus for adjusting output signals from a semiconductor device to fulfill a timing specification |
| US5727021A (en) * | 1996-04-03 | 1998-03-10 | Teradyne, Inc. | Apparatus and method for providing a programmable delay with low fixed delay |
| JPH1032474A (ja) * | 1996-07-18 | 1998-02-03 | Mitsubishi Electric Corp | 可変遅延回路，及び可変遅延回路の校正方法 |
| JP3175634B2 (ja) * | 1997-04-18 | 2001-06-11 | 日本電気株式会社 | 半導体遅延回路 |
| JPH113366A (ja) * | 1997-06-13 | 1999-01-06 | Fujitsu Ltd | 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体 |
| KR19990018191A (ko) * | 1997-08-26 | 1999-03-15 | 윤종용 | 지연시간조정회로 |
| US6493305B1 (en) * | 1998-03-26 | 2002-12-10 | Sanyo Electric Co., Ltd. | Pulse width control circuit |
| JP3338363B2 (ja) * | 1998-03-30 | 2002-10-28 | 三洋電機株式会社 | パルス遅延回路及びパルス制御回路 |
| JP2001339282A (ja) * | 2000-05-30 | 2001-12-07 | Advantest Corp | 可変遅延回路及び半導体回路試験装置 |
| US7453302B2 (en) | 2003-12-23 | 2008-11-18 | Infineon Technologies Ag | Temperature compensated delay signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4146835A (en) * | 1978-03-08 | 1979-03-27 | Western Electric Co., Inc. | Testing the differential response times of a plurality of circuits |
| AU530415B2 (en) * | 1978-06-02 | 1983-07-14 | International Standard Electric Corp. | Integrated circuits |
| JPS58215123A (ja) * | 1982-06-07 | 1983-12-14 | Advantest Corp | 多相タイミング発生装置 |
| US4651038A (en) * | 1983-08-01 | 1987-03-17 | Fairchild Camera & Instrument Corporation | Gate having temperature-stabilized delay |
-
1991
- 1991-07-31 JP JP3192110A patent/JP2731875B2/ja not_active Expired - Lifetime
-
1992
- 1992-07-10 KR KR1019920012292A patent/KR960003992B1/ko not_active IP Right Cessation
- 1992-07-22 EP EP92112549A patent/EP0527366B1/en not_active Expired - Lifetime
- 1992-07-22 US US07/916,672 patent/US5204564A/en not_active Expired - Lifetime
- 1992-07-22 DE DE69205101T patent/DE69205101T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537316A (ja) | 1993-02-12 |
| KR930002839A (ko) | 1993-02-23 |
| DE69205101D1 (de) | 1995-11-02 |
| US5204564A (en) | 1993-04-20 |
| EP0527366A1 (en) | 1993-02-17 |
| KR960003992B1 (ko) | 1996-03-25 |
| DE69205101T2 (de) | 1996-05-30 |
| EP0527366B1 (en) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731875B2 (ja) | 可変遅延回路 | |
| US4737670A (en) | Delay control circuit | |
| EP0425303B1 (en) | Delay measuring circuit | |
| EP1262755B1 (en) | Temperature sensing circuit and calibration method | |
| US7459983B2 (en) | Temperature detecting semiconductor device | |
| JP4809473B2 (ja) | 遅延時間計測方法、遅延時間調整方法及び可変遅延回路 | |
| US5842001A (en) | Clock signal adjusting method and apparatus | |
| JPS6152499B2 (ja) | ||
| US4838707A (en) | Electronic Thermometer | |
| US7583124B2 (en) | Delaying stage selecting circuit and method thereof | |
| KR100270350B1 (ko) | 지연 회로 | |
| JP3456525B2 (ja) | 遅延時間調整方法及び遅延時間調整回路 | |
| SU1571427A1 (ru) | Цифровой термометр | |
| JP3208322B2 (ja) | 可変遅延線回路 | |
| JPH0411388Y2 (ja) | ||
| SU945830A1 (ru) | Выходной узел тестера дл контрол электронных блоков | |
| JP2528669B2 (ja) | プログラマブル微小遅延時間設定回路 | |
| JP3374649B2 (ja) | 可変遅延制御装置 | |
| KR100199219B1 (ko) | 가변 지연 회로 및 타이밍 신호 발생 회로 | |
| JPH09304482A (ja) | Ｉｃ試験装置 | |
| JP2567054Y2 (ja) | 半導体チップの温度補償回路 | |
| JP2005250893A (ja) | パルス幅調整装置 | |
| JP2002232403A (ja) | 自動較正機能を有するタイミング発生装置 | |
| SU1184097A1 (ru) | Адаптивный преобразователь код - интервал времени | |
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971028 |