KR930002839A - 가변지연회로 - Google Patents

가변지연회로 Download PDF

Info

Publication number
KR930002839A
KR930002839A KR1019920012292A KR920012292A KR930002839A KR 930002839 A KR930002839 A KR 930002839A KR 1019920012292 A KR1019920012292 A KR 1019920012292A KR 920012292 A KR920012292 A KR 920012292A KR 930002839 A KR930002839 A KR 930002839A
Authority
KR
South Korea
Prior art keywords
delay
temperature
table means
conversion table
correction conversion
Prior art date
Application number
KR1019920012292A
Other languages
English (en)
Other versions
KR960003992B1 (ko
Inventor
가쯔미 오찌아이
Original Assignee
오오우라 히로시
가부시끼가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시끼가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR930002839A publication Critical patent/KR930002839A/ko
Application granted granted Critical
Publication of KR960003992B1 publication Critical patent/KR960003992B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
    • H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00143—Avoiding variations of delay due to temperature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

가변지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 가변지연회로의 실시예를 보여주는 블록도.
제3도는 설정데이타와 목적지연량, 제어데이타와 측정합성지연량, 및 제어데이타와 온도변화에 의해 예측되는 합성지연량의 관계예를 나타내는 챠트.
제4도는 본 발명의 다른 실시예를 나타낸 블록도.

Claims (4)

  1. 복수의 종속 접속된 지연단과, 각 상기 지연단은 지연소자를 통하는 경로와 이것을 통하지 않는 경로와, 이들을 선택하는 셀렉터로 이루어지고, 각 상기 지연단의 셀렉터를 제어데이타의 대응하는 비트에 의해 제어함으로써 상기 종속접속된 지연단 전체의 합성지연량을 변화가능하게 하고, 목적으로 하는 지연량의 설정데이타를, 제1의 주위온도에서 그 설정데이타와 대응하는 목적지연량과 가장 가까운 상기 합성 지연량이 얻어지는 제어데이타로 변환하는 주변환테이블 수단과, 상기 제어 데이터에 대한 상기 제1주위온도에 있어서의 상기 합성지연량에 대하여, 상기 제1의 주위온도로부터 미리 결정된 일정온도 변화한 제2주위온도에 있어서의 예측 지연량중 각 상기 설정데이타에 대응하는 목적지연량과 가장 가까운 것에 대응하는 제어데이타를 대응시켜서 기억하는 보정변환 테이블수단과, 주위온도를 검출하고, 그에 의거하여 상기 주변환 테이블 수단관 상기 보정 변환테이블 수단중의 어느 것을 선택하는 선택제어신호를 출력하는 온도검출/제어수단을 포함하는 것을 특징으로 하는 가변지연회로.
  2. 제1항에 있어서, 상기 보정변환테이블수단은 상기 제1주위온도보다 상기 일정온도만큼 높을 경우의 제1보정변환테이블과, 상기 일정온도만큼 낮을 경우의 제2보정변환테이블을 포함하고 있는 것을 특징으로 하는 가변지연회로.
  3. 제1항 또는 제2항에 있어서, 상기 주변환테이블수단 및 상기 보정변환테이블 수단은 각각의 변환테이블을 격납한 복수의 메모리를 포함하는 것을 특징으로 하는 가변지연회로.
  4. 제1항 또는 제2항에 있어서, 상기 주변환 테이블 수단 및 상기 보정변환테이블 수단은 하나의 메모리에 격납 되어 있으며, 상기 온도검출/제어수단의 검출출력을 어드레스의 상위 비트로서 상기 테이블 수단의 하나를 지정하는 것을 특징으로 하는 가변지연회로.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920012292A 1991-07-31 1992-07-10 가변지연회로 KR960003992B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3192110A JP2731875B2 (ja) 1991-07-31 1991-07-31 可変遅延回路
JP91-192110 1991-07-31

Publications (2)

Publication Number Publication Date
KR930002839A true KR930002839A (ko) 1993-02-23
KR960003992B1 KR960003992B1 (ko) 1996-03-25

Family

ID=16285831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012292A KR960003992B1 (ko) 1991-07-31 1992-07-10 가변지연회로

Country Status (5)

Country Link
US (1) US5204564A (ko)
EP (1) EP0527366B1 (ko)
JP (1) JP2731875B2 (ko)
KR (1) KR960003992B1 (ko)
DE (1) DE69205101T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078371A (ko) * 1998-03-30 1999-10-25 다카노 야스아키 펄스지연회로및펄스제어회로
KR100385405B1 (ko) * 1998-03-26 2003-05-23 산요 덴키 가부시키가이샤 펄스 폭 제어 회로

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459422A (en) * 1993-06-02 1995-10-17 Advanced Micro Devices, Inc. Edge selective delay circuit
US5694070A (en) * 1994-07-11 1997-12-02 Vitesse Semiconductor Corporation Distributed ramp delay generator
US5646564A (en) * 1994-09-02 1997-07-08 Xilinx, Inc. Phase-locked delay loop for clock correction
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
US6081147A (en) * 1994-09-29 2000-06-27 Fujitsu Limited Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
US5646568A (en) * 1995-02-28 1997-07-08 Ando Electric Co., Ltd. Delay circuit
JP3672056B2 (ja) * 1995-08-18 2005-07-13 松下電器産業株式会社 タイミング信号発生回路
JPH07244122A (ja) * 1995-08-31 1995-09-19 Advantest Corp 半導体試験装置用遅延補正回路
JPH09181581A (ja) * 1995-12-26 1997-07-11 Ando Electric Co Ltd 遅延回路
US5894081A (en) * 1996-03-15 1999-04-13 Intel Corporation Method and apparatus for adjusting output signals from a semiconductor device to fulfill a timing specification
US5727021A (en) * 1996-04-03 1998-03-10 Teradyne, Inc. Apparatus and method for providing a programmable delay with low fixed delay
JPH1032474A (ja) * 1996-07-18 1998-02-03 Mitsubishi Electric Corp 可変遅延回路，及び可変遅延回路の校正方法
JP3175634B2 (ja) * 1997-04-18 2001-06-11 日本電気株式会社 半導体遅延回路
JPH113366A (ja) * 1997-06-13 1999-01-06 Fujitsu Ltd 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体
KR19990018191A (ko) * 1997-08-26 1999-03-15 윤종용 지연시간조정회로
JP2001339282A (ja) 2000-05-30 2001-12-07 Advantest Corp 可変遅延回路及び半導体回路試験装置
US7453302B2 (en) 2003-12-23 2008-11-18 Infineon Technologies Ag Temperature compensated delay signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146835A (en) * 1978-03-08 1979-03-27 Western Electric Co., Inc. Testing the differential response times of a plurality of circuits
AU530415B2 (en) * 1978-06-02 1983-07-14 International Standard Electric Corp. Integrated circuits
JPS58215123A (ja) * 1982-06-07 1983-12-14 Advantest Corp 多相タイミング発生装置
US4651038A (en) * 1983-08-01 1987-03-17 Fairchild Camera & Instrument Corporation Gate having temperature-stabilized delay

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385405B1 (ko) * 1998-03-26 2003-05-23 산요 덴키 가부시키가이샤 펄스 폭 제어 회로
KR19990078371A (ko) * 1998-03-30 1999-10-25 다카노 야스아키 펄스지연회로및펄스제어회로

Also Published As

Publication number Publication date
EP0527366A1 (en) 1993-02-17
KR960003992B1 (ko) 1996-03-25
JPH0537316A (ja) 1993-02-12
US5204564A (en) 1993-04-20
DE69205101T2 (de) 1996-05-30
DE69205101D1 (de) 1995-11-02
JP2731875B2 (ja) 1998-03-25
EP0527366B1 (en) 1995-09-27

Similar Documents

Publication Publication Date Title
KR930002839A (ko) 가변지연회로
KR890015136A (ko) 자기 형성 메모리 시스템
KR840008073A (ko) 반도체 기억장치
KR900019476A (ko) 오토 화이트 밸런스 회로
KR850000793A (ko) 반도체(rom)
KR840008251A (ko) 영상 표시 장치
KR960008339A (ko) 어드레스 패턴 발생기
KR970019373A (ko) 감마 보정 회로(Gamma Compensation Circuit)
KR920019168A (ko) 손떨림 보정장치
KR970003931A (ko) 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템
KR920022104A (ko) 전자 장치
KR900000787A (ko) 화상처리장치
KR890015476A (ko) 액티브필터 장치
KR980004059A (ko) 데이타 처리장치 및 그 레지스터 어드레스 변환방법
KR920022307A (ko) 판독 전용 반도체 메모리 장치
KR920010650A (ko) 프로그래머블 집적회로
KR920003314A (ko) 반도체 메모리장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR900007174A (ko) 음질 조정장치
KR930011547A (ko) 메모리를 이용한 dtmf신호 발생기
JPH08203265A (ja) 遅延回路
KR920003769A (ko) 서라운드 제어회로
KR840008720A (ko) 기억장치(記憶裝置)
KR890003234Y1 (ko) 다이나믹램의 타입에 따른 메모리뱅크 선택변환회로
KR930003623A (ko) 전화회선을 이용한 정보 제공장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030307

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee