KR890015136A - 자기 형성 메모리 시스템 - Google Patents

자기 형성 메모리 시스템 Download PDF

Info

Publication number
KR890015136A
KR890015136A KR1019880015413A KR880015413A KR890015136A KR 890015136 A KR890015136 A KR 890015136A KR 1019880015413 A KR1019880015413 A KR 1019880015413A KR 880015413 A KR880015413 A KR 880015413A KR 890015136 A KR890015136 A KR 890015136A
Authority
KR
South Korea
Prior art keywords
memory
digital
address
digital signal
bytes
Prior art date
Application number
KR1019880015413A
Other languages
English (en)
Other versions
KR920010974B1 (ko
Inventor
린치 토드
Original Assignee
마이클 에이치.모리스
썬 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치.모리스, 썬 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치.모리스
Publication of KR890015136A publication Critical patent/KR890015136A/ko
Application granted granted Critical
Publication of KR920010974B1 publication Critical patent/KR920010974B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

자기 형성 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 합체한 마이크로 컴퓨터의 블럭도.
제2도는 본 발명의 메모리에 의해 활용되는 개시 어드레스 신호를 정의하는 표.
제3도는 본 발명의 메모리 보드에 공급된 메모리 인식식호를 정의하는 표.

Claims (12)

  1. 데이타가 디지탈 바이트로 표시되는 컴퓨터시스템에 있어서, 각각의 상기 디지탈 바이트가 다수의 디지탈 비트로 구성되고 상기 데이타는 상기 디지탈 바이트를 저장하기 위해 연속적으로 어드레스가능한 장소를 갖는 인접한 순차메모리 공간에 저장되며, 상기 컴퓨터 시스템을 중앙처리장치(CPU)를 구비하고 샤시는 디지탈회로 모듈을 수신하는 다수의 저장소를 구비하고, 디지탈 바이트의 소정수(X)를 기억하는 CPU메모리 ; X값을 표시하는 제1디지탈신호를 공급하는 상기 CPU메모리와 결합된 제1출력수단 ; 디지탈 바이트의 소정수(Y1, i=1 내지 m)를 기억하는 메모리, Y1, 값을 표시하는 제2디지탈 신호를 공급하는 점퍼수단, 상기 제1디지탈 신호를 수신하는 제1입력수단, 및 n번째 확장 메모리 보드에서, n번째 확장 메모리 보드의 최하위 어드레스보다 더 하위의 어드레스를 갖는 메모리의 디지탈 바이트의 총수(X+Y1+Y2+…+Yn…1)를 표시하는 제3디지탈 신호 수신용 제2입력 수단을 각각 구비하고 저장소내에 선택적으로 삽입가능한 다수의 m 확장메모리 보드 ; 상기 n번째 확장 메모리 보드에서, 메모리의 디지탈 바이트의 총수(X+Y1+Y2+…+Yn…1+Yn)를 표시하고 인접한(n+1)번째 확장메모리 보드의 제2입력수단에 제공되는 제4디지탈 신호를 발생하기 위해 상기 제2디지탈신호 결합용 디코우드 로직수단을 구비하는 각각의 상기 m확장 메모리 보드; 를 포함하며 각각의 상기 m 확장메모리 보드의 상기 제4디지탈 신호가 컴퓨터시스템에서 메모리의 축적된 총바이트수를 표시하는 것을 특징으로 하는 확장가능한 자기형성 메모리.
  2. 제1항에 있어서, m이 2와 동일한 것을 특징으로 하는 확장 가능한 자기형성 메모리.
  3. 제1항에 있어서, 상기 n번째 확장메모리 보드의 상기 디코우드 로직수단이 상기 소정수(Yn)의 디지탈 바이트에 대응하는 어드레스 영역을 계산하는 것을 특징으로 하는 확장가능한 자기형성 메모리.
  4. 제3항에 있어서, 상기 n번째 확장메모리 보드에서, 각각의 상기 m확장 메모리 보드가, 상기 CPU에 의해 억세스되는 상기 어드레스가 Yn대응하는 상기 어드레스 영역내에 있을때를 표시하기 위해 제4디지탈 신호를 발생하는 상기 디코우드 로직수단과 결합된 CPU 및 출력수단에 의해 억세스되는 어드레스를 수신하는 제3입력수단을 더 포함하는 것을 특징으로 하는 확장가능한 자기형성 메모리.
  5. 연속적으로 증가하는 상위 어드레스를 각각의 상기 확장 메모리 보드의 제3입력 수단에 공급하는 수단; 및 상기 연속적으로 증가하는 상위 어드레스중 하나의 어드레스가 Y1에 대응하는 상기 어드레스 영역중에 있지 않을 때를 결정하기 위하여 각각의 상기 확장 메모리 보드의 상기 제5디지탈 신호를 테스트하는 수단;을 포함하는 컴퓨터 시스템에서, Y1에 대응하는 상기 어드레스 영역중 하나에 있는 상기 연속적으로 증가하는 상의 어드레스의 최종 어드레스에 의해 결정되는 총메모리 공간을 결정하는 계산수단을 더 포함하는 것을 특징으로 하는 확장가능한 자기 형성 메모리.
  6. 제1항에 있어서, 상기 다수의 확장메모리 보드중 어느 하나가 저장소들중 어느하나에 삽입가능한 것을 특징으로 하는 확장 가능한 자기형성 메모리.
  7. 데이타가 디지탈 바이트에 의해 표시되는 컴퓨터 시스템에 있어서, 각각의 상기 디지탈 바이트는 다수의 디지탈 비트를 포함하고 상기 데이타는 상기 디지탈 바이트를 저장하는 연속 어드레스 가능한 장소를 가진 인접한 순차메모리 공간에 저장되며, 상기 컴퓨터 시스템은 중앙처리 장치(CPU)를 포함하고 샤시는 디지탈회로 모듈을 수신하는 최소한 2개의 저장소를 가지며, 소정수(X)의 디지탈 바이트를 기억하는 CPU메모리 ; X값을 표시하는 제1디지탈 신호를 공급하기 위해 상기 CPU메모리에 결합된 제1출력수단 ; 소정수(Y1)의 디지탈 바이트를 기억하는 제1보드메모리, Y1값을 표시하는 제2디지탈 신호를 공급하는 제1점퍼수단, 상기 제1디지탈 신호를 수신하는 제1입력수단, 및 메모리의 총수(X+Y1)의 디지탈 바이트를 표시하는 제3디지탈 신호를 발생하기 위해 상기 제1 및 제2디지탈 신호를 결합하는 제1디코우드 로직수단을 가지며, 제1의 상기 저장소에 선택적으로 삽입가능한 제1확장 메모리 보드 ; 소정수(Y2)의 디지탈 바이트를 기억하는 제2보드메모리, Y2의 값을 표시하는 제4디지탈 신호를 공급하는 제2점퍼수단, 상기 제3디지탈 신호를 수신하는 제2입력수단, 및 메모리의 총수(X+Y1+Y2)의 디지탈 바이트를 표시하는 제4디지탈 신호를 발생하기 위하여 상기 제3 및 제4디지탈 신호를 결합하는 제2디코우드 로직수단을 가지며, 제2의 상기 저장소에 선택적으로 삽입가능한 제2확장 메모리 보드를 포함하는 것을 특징으로 하는 확장 가능한 자기형성 메모리.
  8. 제7항에 있어서, 상기 제1 및 제2확장 메모리 보드가 동일한 것을 특징으로 하는 자기형성 확정메모리.
  9. 제7항에 있어서, 상기 제1 및 제2디코우드 로직수단이 상기 소정수(Y1및 Y2)의 디지탈 바이트에 대응하는 어드레스 범위를 각각 계산하는 것을 특징으로 하는 확장가능한 자기형성 메모리.
  10. 각각의 상기 제1 및 제2확장 메모리 보드가 CPU에 의해 억세스되는 어드레스를 수신하는 제3입력수단과 상기 CPU에 의해 억세스 되는 상기 어드레스가 Y1+Y2에 대응하는 상기 어드레스 범위내에 있을때를 나타나는 제6디지탈신호를 발생하는 출력수단을 더 포함하는 것을 특징으로 하는 확장가능한 자기형성 메모리.
  11. 제10항에 있어서, 연속적으로 증가하는 상위 어드레스를 각각의 상기 확장메모리 보드의 상기 제3입력수단에 보내는 수단; 및 상기 연속적으로 증가하는 상위 어드레스중 하나의 어드레스가 Y1+Y2에 대응하는 상기 어드레스 범위에 있지않을 때를 결정하기 위하여 각각의 상기 확장메모리보드의 상기 제6디지탈신호를 테스트하는 수단으로 구성되는 컴퓨터 시스템에서, Y1+Y2에 대응하는 상기 어드레스 범위내에 있는 상기 연속적으로 증가하는 레지스터중 최종 레지스터에 의해 결정되는 총메모리 공간을 결정하는 계산수단을 더 포함하는 것을 특징으로 하는 자기 형성 확장메모리.
  12. 디지탈 바이트를 저장하기 위한 연속적으로 어드레스 가능한 장소를 갖는 인접한 순차 메모리공간에 기억된 데이타가 다수의 디지탈 비트로 구성되는 디지탈 바이트에 의해 표시되는 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템이; 중앙처리장치(CPU) ; 소정수(X)의 디지탈 바이트를 기억하는 CPU 메모리; 디지탈 회로모듈을 수령하는 다수의 저장소를 구비한 샤시; 소정수(Y1,i=1 내지 m)의 디지탈 바이트를 기억하는 일 메모리를 구비하고 저장소에 선택적으로 삽입가능한 다수의 m확장메모리 보드를 포함하고,(a) 상기 CPU에서 값(X)을 표시하는 제1디지탈 신호를 발생하는 단계; (b)n번째 확장메모리 보드상에서 상기 제1디지탈 신호를 수신하는 단계; (c)값(Y1)을 표시하는 각각의 상기 확장 메모리 보드내부로 제2디지탈신호를 발생하는 단계; (d) 상기 n번째 확장 메모리보드에서 최하위 어드레스보다 더낮은 어드레스를 갖는 메모리의 디지탈 바이트의 총수(X+Y1+Y2+…+Yn … 1)를 표시하는 제3디지탈 신호를 발생하는 단계; (e) 상기 n번째 확장 메모리보드에서 상기 제3디지탈 신호를 수신하는 단계; (f) 상기 n 번째 확장 메모리보드에서 총수가 X+Y1+Y2+…+Yn-1+Yn인 디지탈 바이트의 메모리를 표시하고 인접한(n+1)번째 확장 메모리 보드의 상기 제2입력 수단에 재공되는 제4디지탈 신호를 발생하기 위하여 상기 제2디지탈신호를 상기 제3 및 제4디지탈신호와 결합시키는 단계; (g) 상기 n번째 확장 메모리 보드에서 상기 소정수(Yn)의 디지탈 바이트에 대응하는 어드레스 범위를 계산하는 단계; (h) 상기 n번째 확장메모리보드에서, 상기 연속적으로 증가하는 상위 어드레스의 각각의 어드레스 Yn에 대응하는 어드레스의 상기 범위에 있는지를 지시하기 위해 제5디지탈 신호를 발생하는 단계 ; (j) 상기 연속적으로 증가하는 상위 어드레스 중 일 어드레스가 Y1에 대응하는 어드레스의 상기 범위어디에도 있지 않을때를 결정하기 위해 각각의 상기 확장메모리보드의 상기 제4디지탈 신호를 테스트하는 단계를 포함하는 컴퓨터 시스템에서 Y1에 대응하는 하나의 상기 어드레스 범위내에 있는 상기 연속적으로 증가하는 상위어드레스중 최종 어드레스에 의해 결정되는 총메모리 공간을 결정하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015413A 1988-03-04 1988-11-23 확장 가능한 자기형성 메모리 및 총메모리 공간의 결정방법 KR920010974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US164,092 1988-03-04
US07/164,092 US4951248A (en) 1988-03-04 1988-03-04 Self configuring memory system

Publications (2)

Publication Number Publication Date
KR890015136A true KR890015136A (ko) 1989-10-28
KR920010974B1 KR920010974B1 (ko) 1992-12-26

Family

ID=22592943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015413A KR920010974B1 (ko) 1988-03-04 1988-11-23 확장 가능한 자기형성 메모리 및 총메모리 공간의 결정방법

Country Status (9)

Country Link
US (1) US4951248A (ko)
JP (1) JP2717693B2 (ko)
KR (1) KR920010974B1 (ko)
AU (1) AU622119B2 (ko)
CA (1) CA1323114C (ko)
DE (1) DE3906497A1 (ko)
FR (1) FR2628234B1 (ko)
GB (1) GB2215497B (ko)
HK (1) HK95393A (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148389A (en) * 1988-04-05 1992-09-15 Convergent Technologies, Inc. Modular expansion bus configuration
US5257387A (en) * 1988-09-09 1993-10-26 Compaq Computer Corporation Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
GB2226667B (en) * 1988-12-30 1993-03-24 Intel Corp Self-identification of memory
GB2226666B (en) * 1988-12-30 1993-07-07 Intel Corp Request/response protocol
JPH02287646A (ja) * 1989-04-27 1990-11-27 Toshiba Corp メモリ拡張方式
KR910008413B1 (ko) * 1989-07-21 1991-10-15 삼성전자 주식회사 메모리 용량 확장장치
US5237672A (en) * 1989-07-28 1993-08-17 Texas Instruments Incorporated Dynamically adaptable memory controller for various size memories
JP3024767B2 (ja) * 1989-08-29 2000-03-21 株式会社日立製作所 アドレス供給システム
EP0419869A3 (en) * 1989-09-29 1992-06-03 Kabushiki Kaisha Toshiba Personal computer for accessing two types of extended memories having different memory capacities
EP0428021B1 (en) * 1989-11-03 1998-09-02 Compaq Computer Corporation Method for data distribution in a disk array
US5271098A (en) * 1989-11-07 1993-12-14 Chips And Technologies, Inc. Method and apparatus for use of expanded memory system (EMS) to access cartridge memory
US5012408A (en) * 1990-03-15 1991-04-30 Digital Equipment Corporation Memory array addressing system for computer systems with multiple memory arrays
JPH03282648A (ja) * 1990-03-29 1991-12-12 Sharp Corp メモリ制御装置
US5325497A (en) * 1990-03-29 1994-06-28 Micro Technology, Inc. Method and apparatus for assigning signatures to identify members of a set of mass of storage devices
JP2997005B2 (ja) * 1990-04-12 2000-01-11 キヤノン株式会社 出力装置
US5175833A (en) * 1990-06-07 1992-12-29 Intel Corporation Apparatus for determining relative position of a cache memory in a cache memory array
JPH05108484A (ja) * 1990-06-07 1993-04-30 Intel Corp キヤツシユメモリ
US5249277A (en) * 1990-08-08 1993-09-28 Compuadd Corporation Optimized performance memory method and system
DE69131958T2 (de) * 1990-09-17 2000-10-12 Samsung Semiconductor, Inc. Verfahren zum Konfigurieren eines Speichersystems
AU8736991A (en) * 1990-09-25 1992-04-15 Digital Equipment Corporation Apparatus and methods for distributed address decoding and memory configuration
US5522064A (en) * 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
US5530934A (en) * 1991-02-02 1996-06-25 Vlsi Technology, Inc. Dynamic memory address line decoding
US5448710A (en) * 1991-02-26 1995-09-05 Hewlett-Packard Company Dynamically configurable interface cards with variable memory size
EP0510241A3 (en) * 1991-04-22 1993-01-13 Acer Incorporated Upgradeable/downgradeable computer
US5761479A (en) * 1991-04-22 1998-06-02 Acer Incorporated Upgradeable/downgradeable central processing unit chip computer systems
US5551012A (en) * 1991-04-22 1996-08-27 Acer Incorporated Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip
JPH04336347A (ja) * 1991-05-13 1992-11-24 Ricoh Co Ltd メモリ装置
JPH0715665B2 (ja) * 1991-06-10 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション パーソナルコンピユータ
EP0525308A1 (en) * 1991-07-31 1993-02-03 International Business Machines Corporation Memory map for processor cache macro
EP0529142A1 (en) * 1991-08-30 1993-03-03 Acer Incorporated Upgradeable/downgradeable computers
JPH05225046A (ja) * 1991-11-12 1993-09-03 Internatl Business Mach Corp <Ibm> 構成可能メモリサブシステム
US5317712A (en) * 1991-12-19 1994-05-31 Intel Corporation Method and apparatus for testing and configuring the width of portions of a memory
JPH05210576A (ja) * 1992-01-21 1993-08-20 Nec Corp 記憶装置とそのアドレスの設定方法
US5428762A (en) * 1992-03-11 1995-06-27 International Business Machines Corporation Expandable memory having plural memory cards for distributively storing system data
JP2724078B2 (ja) * 1992-09-29 1998-03-09 株式会社日立製作所 二重化メモリの保守方法
US5598540A (en) * 1992-09-30 1997-01-28 Texas Instruments Incorporated Memory module including read-write memory and read-only configuration memory accessed only sequentially and computer system using at least one such module
JPH06139182A (ja) * 1992-10-27 1994-05-20 Sony Corp 情報処理装置、拡張基板、および拡張筐体システム
US5509138A (en) * 1993-03-22 1996-04-16 Compaq Computer Corporation Method for determining speeds of memory modules
US5594879A (en) * 1993-10-29 1997-01-14 Compaq Computer Corporation Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus
US5488691A (en) * 1993-11-17 1996-01-30 International Business Machines Corporation Memory card, computer system and method of operation for differentiating the use of read-modify-write cycles in operating and initializaiton modes
US5452429A (en) * 1993-11-17 1995-09-19 International Business Machines Corporation Error correction code on add-on cards for writing portions of data words
US5941775A (en) * 1994-10-14 1999-08-24 Sega Of America, Inc. Data processing system, method thereof and memory cassette
JPH08115592A (ja) * 1994-10-14 1996-05-07 Sega Enterp Ltd データ処理システム、データ処理方法、並びにメモリカセット
US5809555A (en) * 1995-12-15 1998-09-15 Compaq Computer Corporation Method of determining sizes of 1:1 and 2:1 memory interleaving in a computer system, configuring to the maximum size, and informing the user if memory is incorrectly installed
US6505268B1 (en) 1996-12-20 2003-01-07 Compaq Computer Corporation Data distribution in a disk array
US6067593A (en) * 1997-07-18 2000-05-23 Avido Systems, Inc. Universal memory bus and card
US6114946A (en) * 1998-09-10 2000-09-05 Lsi Logic Corporation Combinational logic for comparing N-bit wide buses
US7308527B2 (en) * 2005-01-24 2007-12-11 International Business Machines Corporation System for indicating a plug position for a memory module in a memory system
EP2511825A4 (en) * 2011-05-28 2013-01-23 Huawei Device Co Ltd METHOD AND DEVICE FOR CONFIGURING MEMORY CAPACITY

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864151A (en) * 1973-07-02 1975-02-04 Anchor Hocking Corp Glass article coated with plastic and lubricity coatings and method of coating
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
US3872452A (en) * 1974-04-17 1975-03-18 Ibm Floating addressing system and method
JPS55110355A (en) * 1979-02-16 1980-08-25 Toshiba Corp Memory board and selection system for it
US4303993A (en) * 1979-10-10 1981-12-01 Honeywell Information Systems Inc. Memory present apparatus
US4609996A (en) * 1983-08-12 1986-09-02 International Business Machines Corporation Memory access system for a computer system adapted to accept a memory expansion module
US4727475A (en) * 1984-05-18 1988-02-23 Frederick Kiremidjian Self-configuring modular computer system with automatic address initialization
US4744025A (en) * 1985-05-02 1988-05-10 Digital Equipment Corporation Arrangement for expanding memory capacity
AU579725B2 (en) * 1985-05-02 1988-12-08 Digital Equipment Corporation Arrangement for expanding memory capacity
US4740916A (en) * 1985-12-19 1988-04-26 International Business Machines Corporation Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus

Also Published As

Publication number Publication date
US4951248A (en) 1990-08-21
HK95393A (en) 1993-09-24
DE3906497A1 (de) 1989-09-14
GB8822602D0 (en) 1988-11-02
JP2717693B2 (ja) 1998-02-18
CA1323114C (en) 1993-10-12
FR2628234B1 (fr) 1993-09-24
FR2628234A1 (fr) 1989-09-08
KR920010974B1 (ko) 1992-12-26
AU622119B2 (en) 1992-04-02
AU2574488A (en) 1989-09-07
GB2215497A (en) 1989-09-20
GB2215497B (en) 1992-07-08
JPH01267752A (ja) 1989-10-25

Similar Documents

Publication Publication Date Title
KR890015136A (ko) 자기 형성 메모리 시스템
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR970705142A (ko) 이중 뱅크 메모리와 이를 사용하는 시스템(A dual bank memory and systems using the same)
KR950034265A (ko) 연상메모리
KR970049631A (ko) 멀티 옵션을 지원하는 장치 및 그 제어방법
US4296467A (en) Rotating chip selection technique and apparatus
KR910005154A (ko) 파이프라인된 기록버퍼 레지스터
KR910014951A (ko) 메모리 시험장치
KR910001549A (ko) 미스히트에 대한 갱신과 다음 어드레스의 미스 히트의 판정을 동시에 행하는 캐쉬 메모리장치
US4183464A (en) Hash-coding data storage apparatus with error suppression
JPH05203704A (ja) ピンドライバ／センサ基準電圧レベル設定装置
KR910013875A (ko) 비디오 디스플레이의 배향을 변화시키기 위한 방법 및 이의 장치
KR920020493A (ko) 반도체 기억장치
KR900016888A (ko) 배율기 회로
KR980003981A (ko) 중복 디코더 회로 및 반도체 기억 장치
KR860003555A (ko) 디스크 제어기용 비트스트림 구성장치
JPS61255451A (ja) デ−タ処理装置
KR890003234Y1 (ko) 다이나믹램의 타입에 따른 메모리뱅크 선택변환회로
KR960001999A (ko) 메모리 뱅크 선택회로
KR860009421A (ko) 논리기능을 가진 기억회로
JP2865119B2 (ja) メモリコントロ−ル回路
JPS5882351A (ja) メモリ装置
KR0144035B1 (ko) 전전자 교환기내 상위 제어계의 d-램 모듈 접속방법
JPS59144966A (ja) デ−タ処理装置
JPS6292051A (ja) メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee