JPH05210576A - 記憶装置とそのアドレスの設定方法 - Google Patents

Abstract

(57)【要約】 【目的】記憶装置を増設するとき、増設する記憶装置に
対して、すでに使用されている記憶装置および主記憶部
のアドレスをオペレータが考慮しないで、アドレスを設
定可能とする。 【構成】記憶装置５に、書込信号線１２により外部から
加えられるアドレス書込信号に続くアドレスバス１０か
ら加えられるアドレスを初期アドレスとして記憶し出力
し、一定の値を加算してエンドアドレスとしてエンドア
ドレス保持手段１８に出力するアドレスラッチ手段１７
と、入力された値を記憶しエンドアドレスとして出力す
るエンドアドレス保持手段１８を設ける。バスサイクル
信号線９よりバスサイクルスタート信号を受信している
とき初期アドレスとエンドアドレスとを受信しアドレス
バス１０から加えられるアドレスが初期アドレスとエン
ドアドレスの範囲内にあるとき応答信号を応答信号線１
１に出力するアドレス比較手段１９を設ける。情報処理
装置等の外部から加えられるアドレス書込信号に続いて
加えられるアドレスをこの記憶装置５の初期アドレスに
設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は記憶装置とそのアドレス
の設定方法に関し、特にパーソナルコンピュータなどの
主記憶装置を有する情報処理装置に付加して使用される
記憶装置とそのアドレスの設定方法に関する。

【０００２】

【従来の技術】従来のこの種の記憶装置は内部に書き込
み読み出しが可能な、たとえば、ダイナミックＲＡＭな
どを有し、パーソナルコンピュータなどの情報処理装置
本体の増設用のスロットに挿入されて情報処理装置が有
する主記憶部で収容しきれないデータを記憶し情報処理
装置に制御されて内部にデータを記憶しあるいはすでに
内部に記憶されているデータを読み出す動作を行う。

【０００３】この従来の記憶装置のデータを記憶するア
ドレスは、上述した情報処理装置に設けられているこの
種の記憶装置その他の装置の増設用のスロットに挿入す
るとき、予め記憶装置に設けられているディップスイッ
チを操作し、情報処理装置の有する主記憶部の持つ最大
アドレス、および、すでに情報処理装置が主記憶部以外
に有している記憶装置のもつ最大アドレスを考慮してこ
れら他の記憶装置または記憶部がもつアドレス以外のア
ドレス設定するような記憶装置か、ディップスイッチの
機能を持たせたＩ／Ｏ（入出力）ポートを記憶装置に設
け、上述した情報処理装置のスロットに挿入した上で、
情報処理装置を動作させ、上述のＩ／Ｏポートにこの記
憶装置が持つべきアドレス値を情報処理装置から入力し
てその値を記憶させてから情報処理装置に接続された記
憶装置を使用している。

【０００４】

【発明が解決しようとする課題】上述した従来の記憶装
置とそのアドレスの設定方法は、この記憶装置を情報処
理装置中のスロットに接続して使用するオペレータが、
この記憶装置の使用に先立って、情報処理装置に含まれ
ている主記憶部の持つ最大アドレスと、その外にすでに
スロットに接続され使用されている記憶装置の有する最
大アトレスを考慮してこれらすでに使用されている主記
憶部および記憶装置のアドレスよりも大なる値をもつア
ドレスを指定し設定しておく必要があり、オペレータが
このような情報処理装置にすでに備えられている記憶装
置のアドレスを知っている必要があり、このような増設
しようとする記憶装置についてのアドレスの設定を必要
とするため、アドレスの設定に時間を要することと、そ
のアドレスの設定を誤ることがあるという欠点を有して
いる。

【０００５】本発明の目的は、上述した情報処理装置に
記憶装置を増設するとき、増設する記憶装置に対して、
すでに使用されている記憶装置および主記憶部のアドレ
スをオペレータが考慮することなく、アドレスを設定す
ることができる記憶装置とそのアドレスの設定方法を提
供することにある。

【０００６】

【課題を解決するための手段】本発明の記憶装置は、情
報処理装置に接続され前記情報処理装置より出力される
信号に応じてデータの読み出しと書込みが可能な記憶部
を有する記憶装置において、アドレス書込信号を受信す
るとアドレスバスにより加えられる最初のアドレスを初
期アドレスとして記憶し前記初期アドレスを出力すると
ともに予め定められた一定値を前記初期アドレスに加算
したエンドアドレスを出力するアドレスラッチ手段と、
前記エンドアドレスを受信し記憶し記憶しているエンド
アドレスを出力するエンドアドレス保持手段と、前記初
期アドレスと前記エンドアドレス保持手段からの出力と
前記アドレスバス中のアドレスと前記情報処理装置が出
力するバスサイクルスタート信号とを入力とし、外部か
らバスサイクルスタート信号を受信中に前記アドレスバ
スから入力されるアドレスが前記初期アドレスと前記エ
ンドアドレスの範囲内にあるとき応答信号を出力するア
ドレス比較手段とを備えて構成されている。

【０００７】また、第２の発明の記憶装置のアドレスの
設定方法は、請求項１記載の記憶装置を１以上接続した
情報処理装置を起動したとき、前記情報処理装置よりバ
スサイクルスタート信号を前記記憶装置に出力し、続い
て前記記憶装置の内の予め定められた記憶装置に対して
アドレス書込信号を出力して前記予め定められた記憶装
置の前記アドレスラッチ手段に加え、次いで前記情報処
理装置が前記記憶装置とは別個に有する主記憶部の有す
る最大アドレスより大なるアドレスを前記予め定められ
た前記記憶装置のアドレスラッチ手段に加え、前記アド
レスを加えた記憶装置のアドレス比較手段から前記応答
信号が出力されている間は予め定められた一定値づつ前
記アドレスを増加させてこの記憶装置の有するアドレス
ラッチ回路に加え、このアドレスラッチ手段を有するア
ドレス比較手段から応答信号が出力されなくなると、前
記記憶装置の内の残りの装置に対してこの装置を指定し
たアドレス書込信号を出力し、以後前記最初の記憶装置
に対して行った処理と同様な処理を残りの記憶装置すべ
てに対して順次行い前記情報処理装置に接続されている
前記記憶装置のすべてに対してアドレスの設定を行う。

【０００８】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【０００９】図１は本発明の記憶装置とそのアドレスの
設定方法の一実施例を示すブロック図であり、図２は図
１に示されている記憶装置の一部の詳細を示すブロック
図である。

【００１０】本発明の実施例の記憶装置は、情報処理装
置本体７に備えられているスロット１から４の内の何れ
にも取り付けることができるが、図１においては、スロ
ット１に記憶装置５として取りつけられ、またスロット
３に記憶装置６として取り付けられており、スロット２
と４には何も接続されていない。

【００１１】図１に示されている情報処理装置本体７内
には主記憶部８が設けられている。スロット１〜４に取
り付けられる記憶装置に対してアドレスを設定するとき
使用される情報処理装置本体７とスロット１〜４の間の
接続線は以下の通りである。

【００１２】すなわち、スロット１と情報理装置本体７
との間はバスサイクル信号線９、アドレスバス１０、応
答信号線１１および書込信号線１２で接続され、スロッ
ト２と情報処理装置本体７との間は上述した書込信号線
１２の代りに１２Ａが使用されている以外は、情報処理
装置本体７とスロット１との間の接続線と同じものが使
用されており、同様にスロット３に対してはこれら接続
線の内で書込信号線１２Ｂが使用されている以外はスロ
ット１と情報処理装置本体７との間の接続線と同じ接続
線が使用され、スロット４も同様に書込信号線として１
２Ｃが使用されている以外はスロット１に接続されてい
る接続線と同じものが使用されている。

【００１３】記憶装置５はスロット１と情報処理装置本
体７との間に接続されている上述した接続線を介して情
報処理装置本体７と接続される。記憶装置６についても
スロット３と情報処理装置本体７との間の上述した接続
線を介して情報処理装置本体７と接続される。

【００１４】図２に示されている記憶装置５内には書込
信号線１２とアドレスバス１０とに入力側が接続されア
ドレスの初期値とアドレスの初期値にこの記憶装置５が
記憶することのできる記憶容量に対応したアドレス値を
一定値として加算したエンドアトレスを生成し出力する
アドレスラッチ手段１７と、前述したエンドアドレスを
入力しその値を保持しその値をアドレス比較手段１９に
出力するエンドアドレス保持手段１８と、アドレスバス
１０からのアドレスとアドレスラッチ手段１７の出力す
るアドレスの初期値とエンドアドレス保持手段１８が出
力するエンドアドレス値とバスサイクル信号線９からの
バスサイクルスタート信号を入力とし、前述のアドレス
の初期値とエンドアドレスに対してアドレスバス１０か
ら入力されるアドレスがアドレスの初期値とエンドアド
レスとの範囲内にあるとき応答信号を応答信号線１１に
出力するアドレス比較手段１９が設けられている。

【００１５】この記憶装置５内には、データを記憶する
記憶部と、データのアドレスをアドレスバス１０を介し
て情報処理装置本体７から加えられたとき、これらを識
別してデータを記憶する部分および指定されたアドレス
のデータを読み出して出力する部分が存在するが図１と
図２においては省略されている。

【００１６】図３は図１に示した実施例についての動作
を説明するフローチャートである。処理（以後Ｓと略称
する）１で、情報処理装置本体７を起動し、情報処理装
置本体７よりバスサイクル信号線１０に対してバスサイ
クルスタート信号を出力する（Ｓ２）。次いで、情報処
理装置本体７から書込信号線１２に対してアドレス書込
信号を出力する。すなわち、スロット１に取り付けられ
ている記憶装置５に対してアドレス書込信号を出力する
（Ｓ３）。続いて、アドレスバス１０に情報処理装置本
体７内にある主記憶部８の最大アドレスより大なるアド
レスを出力する（Ｓ４）。図２に示されている記憶装置
５内にあるアドレスラッチ手段１７がこのアドレス書込
み信号を受信してから最初のアドレスをアドレスバスか
ら受信すると、このアドレスを初期アドレスに設定しア
ドレス比較手段１９に出力するとともに、記憶装置５の
記憶容量に相当したアドレス値を前述した入力されたア
ドレスに加算してエンドアドレスとしエンドアドレス保
持手段１８に出力する。

【００１７】エンドアドレス保持手段１８はこのエンド
アドレスを記憶しそのエンドアドレスをアドレス比較手
段１９に出力する。

【００１８】アドレス比較手段１９はアドレスバス１０
を介してアドレスを受信しこのアドレスが別に入力され
た初期アドレスとエンドアドレスの範囲にあり、かつ、
バスサイクル信号線９を介してバスサイクルスタート信
号を受信しているとき応答信号を応答信号線１１に出力
する。

【００１９】情報処理装置本体７は応答信号線１１を監
視し上述の応答信号を受信すると（Ｓ５）、すでに出力
したアドレスに予め定められた値を加算してアドレスバ
ス１０に出力する（Ｓ６とＳ４）。

【００２０】もし応答信号が応答信号線１１に出力され
ないと、情報処理装置本体７はすべてのスロットを選択
して書込信号を出力したか否かを調べ（Ｓ７）、まだ書
込信号を出力していないスロットがあればそのスロット
を予め決められた順に選択し選択したスロットに接続さ
れている書込信号線たとえば１２Ａにアドレス書込み信
号を出力する、しかしながら、スロット２には記憶装置
が取り付けられていないので、応答信号が応答信号線１
１に出力されないので、次のスロット、たとえば、スロ
ット３に接続されている書込信号線１２Ｂに対して、ア
ドレス書込信号を出力する（Ｓ８）。

【００２１】情報処理装置本体７は、このようにすべて
のスロットを選択して（Ｓ７）、アドレス書込信号を出
力し、アドレスバス１０を介してアドレスを出力し、ス
ロット１から４の内でこれらのスロットに取り付けられ
ている記憶装置すべてに対してアドレスを設定すると、
その処理を終了し、図２中に図示されていない情報処理
装置本体７が行うべき次の処理に移行する。

【００２２】なお、このようにして設定された、アドレ
スラッチ手段１７の出力する初期アドレスとエンドアド
レス保持手段１８の出力するエンドアドレスをこのアド
レスラッチ手段１７を有する記憶装置内に設けられた図
示されていないアドレス記憶部に記憶させればよい。

【００２３】従って、記憶装置５あるいは、６をスロッ
トに取り付けたとき、すでに情報処理装置本体７内にあ
る主記憶部８のアドレス、および、スロット１から４ま
でにすでに取り付けられている記憶装置のアドレスを考
慮して新たにスロットに取り付ける記憶装置について従
来のようにアドレスを設定するディップスイッチあるい
はＩ／Ｏポートを設ける必要はなく、また、記憶装置を
スロットに取り付けたとき、この記憶装置に対して前も
ってアドレスを設定しておく必要がなくなる。

【００２４】

【発明の効果】以上説明したように、本発明の記憶装置
を情報処理装置本体に取り付けるとき、情報処理装置本
体内にある主記憶部およびこの情報処理装置本体にすで
に取り付けらている記憶装置に割り当てられたアドレス
をオペレータが考慮して新たなアドレスを取り付けるべ
き記憶装置に設定する必要なしに情報処理装置本体から
本発明のアドレスの設定方法により適切なアドレスを設
定することができる利点を有する。

【図面の簡単な説明】

【図１】本発明の記憶装置とそのアドレスの設定方法の
一実施例を示すブロック図である。

【図２】図１に示した記憶装置の一部の詳細を示すブロ
ック図である。

【図３】図１の実施例の動作を説明するフローチャート
である。

【符号の説明】

１〜４ スロット ５〜６ 記憶装置 ７ 情報処理装置本体 ８ 主記憶部 ９ バスサイクル信号線 １０ アドレスバス １１ 応答信号線 １２ 書込信号線 １７ アドレスラッチ手段 １８ エンドアドレス保持手段 １９ アドレス比較手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 情報処理装置に接続され前記情報処理装
   置より出力される信号に応じてデータの読み出しと書込
   みが可能な記憶部を有する記憶装置において、アドレス
   書込信号を受信するとアドレスバスにより加えられる最
   初のアドレスを初期アドレスとして記憶し前記初期アド
   レスを出力するとともに予め定められた一定値を前記初
   期アドレスに加算したエンドアドレスを出力するアドレ
   スラッチ手段と、前記エンドアドレスを受信し記憶し記
   憶しているエンドアドレスを出力するエンドアドレス保
   持手段と、前記初期アドレスと前記エンドアドレス保持
   手段からの出力と前記アドレスバス中のアドレスと前記
   情報処理装置が出力するバスサイクルスタート信号とを
   入力とし、外部からバスサイクルスタート信号を受信中
   に前記アドレスバスから入力されるアドレスが前記初期
   アドレスと前記エンドアドレスの範囲内にあるとき応答
   信号を出力するアドレス比較手段とを備えることを特徴
   とする記憶装置。
2. 【請求項２】 請求項１記載の記憶装置を１以上接続し
   た情報処理装置を起動したとき、前記情報処理装置より
   バスサイクルスタート信号を前記記憶装置に出力し、続
   いて前記記憶装置の内の予め定められた記憶装置に対し
   てアドレス書込信号を出力して前記予め定められた記憶
   装置の前記アドレスラッチ手段に加え、次いで前記情報
   処理装置が前記記憶装置とは別個に有する主記憶部の有
   する最大アドレスより大なるアドレスを前記予め定めら
   れた前記記憶装置のアドレスラッチ手段に加え、前記ア
   ドレスを加えた記憶装置のアドレス比較手段から前記応
   答信号が出力されている間は予め定められた一定値づつ
   前記アドレスを増加させてこの記憶装置の有するアドレ
   スラッチ回路に加え、このアドレスラッチ手段を有する
   アドレス比較手段から応答信号が出力されなくなると、
   前記記憶装置の内の残りの装置に対してこの装置を指定
   したアドレス書込信号を出力し、以後前記最初の記憶装
   置に対して行った処理と同様な処理を残りの記憶装置す
   べてに対して順次行い前記情報処理装置に接続されてい
   る前記記憶装置のすべてに対してアドレスの設定を行う
   ことを特徴とするアドレスの設定方法。