JP2724078B2 - 二重化メモリの保守方法 - Google Patents

二重化メモリの保守方法

Info

Publication number
JP2724078B2
JP2724078B2 JP4259299A JP25929992A JP2724078B2 JP 2724078 B2 JP2724078 B2 JP 2724078B2 JP 4259299 A JP4259299 A JP 4259299A JP 25929992 A JP25929992 A JP 25929992A JP 2724078 B2 JP2724078 B2 JP 2724078B2
Authority
JP
Japan
Prior art keywords
memory
copy
management table
capacity
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4259299A
Other languages
English (en)
Other versions
JPH06110760A (ja
Inventor
亮吉 吉澤
宮尾  健
茂則 金子
智明 中村
英文 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP4259299A priority Critical patent/JP2724078B2/ja
Publication of JPH06110760A publication Critical patent/JPH06110760A/ja
Priority to US08/794,604 priority patent/US5787464A/en
Application granted granted Critical
Publication of JP2724078B2 publication Critical patent/JP2724078B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4081Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デュアル構成にて二重
化されたメモリを具備する計算機システムに係わり、特
にシステムを停止せずに保守を行わねばならない場合に
おいて好適な二重化メモリの保守方法に関する。
【0002】
【従来の技術】従来は、オンラインにてメモリを拡張す
るには空きメモリスロットにメモリボードを挿入するこ
とによって行われた。またその際、あらかじめ拡張分の
管理テーブルを確保しておかねば、オペレーティングシ
ステムのテーブル変更を行う必要があった。
【0003】またオンラインにてメモリを拡張するため
の従来技術として、例えば特開平1−84352 号公報等が
あるが、メモリ拡張をメモリユニットの交換で実現する
ものではなく、新たにメモリユニットを追加するもので
ある。
【0004】
【発明が解決しようとする課題】上記従来技術では、デ
ュアル構成にて二重化されたメモリを拡張する場合は、
メモリ用空きスロットにメモリを増設することによって
実現されており、装着されたメモリをより容量の大きな
メモリに交換する際は、システムを停止して実施する必
要があった。このため、メモリ用空きスロットのない計
算機システムではシステムが無停止のままメモリ拡張を
行えないという問題点があった。
【0005】本発明の目的は、メモリ用空きスロットの
ない計算機システムにおいても、装着されたメモリをよ
り容量の大きなメモリに交換することによって、システ
ムが無停止のままメモリ拡張を行えるようにすることで
ある。
【0006】また、メモリを拡張する場合は、メモリが
論理的に使用されているかどうかなどを格納する状態管
理テーブルが拡張された部分についても保持されている
必要がある。この状態管理テーブルを予めメモリ拡張分
予測して確保しておく方法があるが、これではメモリが
拡張されるまでの間、使用されないメモリ領域が生じ
る。
【0007】本発明の他の目的は、この状態管理テーブ
ル領域をメモリ拡張時に拡張されたメモリに確保するこ
とにより、メモリが拡張されるまでの間もメモリを効率
的に使用することにある。
【0008】
【課題を解決するための手段】システムが無停止のまま
メモリ拡張を行えるようにするという上記目的を達成す
るための本発明の特徴は、オンライン動作時のメモリ挿
入を認識する支援処理と、片系のメモリ内容を他系のメ
モリへコピーするコピー処理を備え、この支援処理にお
いてメモリ容量の変化を認識するとコピー処理によって
二重化されたメモリ間のコピーを行うことである。
【0009】また、メモリを効率的に使用するという上
記の他の目的を達成するための本発明他の特徴は、メモ
リの論理的な使用状態を管理する状態管理テーブル領域
をメモリに確保するメモリ確保処理を行い、拡張された
メモリ領域に対応する状態管理テーブルを拡張されたメ
モリ領域に確保する処理を行うことである。
【0010】
【作用】オンラインでのメモリ抜去,挿入を支援する手
段により、メモリをオンラインで増設または交換するこ
とを可能とする。
【0011】二重化されたメモリ間のコピー手段によ
り、二重化されオンライン運転中のメモリ内容を、挿入
したメモリへコピーすることができるので、両系メモリ
の内容を一致化させ、デュアル運転を再開することを可
能とする。
【0012】メモリの論理的な状態管理テーブル領域を
確保する手段により、拡張されたメモリから状態管理テ
ーブル領域を確保し、メモリを効率的に使用することを
可能とする。
【0013】
【実施例】図1にハードウェア構成例を示す。処理装置
103は、A系バス101とB系バス102の両方に接
続され、両系に対してデータの入出力を行う。一方、A
系バスにはメモリ103,104,B系バスにはメモリ1
05,106が接続され、両系のバスが同期して同一デ
ータを転送する。すなわち、両系のメモリは同じタイミ
ングで同じデータを入出力するので、デュアル動作して
いる。また、ディスク制御装置107はA系バス101
とB系バス102両方に接続され、ディスク制御装置に
てディスクの入出力制御が行われる。本ハードウェア構
成例では、メモリが両方の系におのおの2つ接続されて
いるが、必ずしも2つ接続する必要はない。ただし、メ
モリをデュアル構成にて使用するには、おのおの1つ以
上のメモリが接続されていなければならない。
【0014】図2に二重化されたメモリの構成例を示
す。メモリ201,202は、A系バス203とB系バ
ス204にそれぞれ接続される。メモリ201,202
にはオペレーティングシステム(以下OSと称す)20
6,211が存在し、OSのプログラムの一部としてメ
モリ抜去/挿入支援手段207,212とメモリコピー
手段208,213とメモリ状態管理テーブル確保手段
209,214があり、OSのワークデータの一部とし
てメモリ状態管理テーブル210,215がある。メモ
リ抜去/挿入支援手段206とメモリコピー手段20
7,212とメモリ状態管理テーブル確保手段207,
214は、OSの制御の下で処理装置205にて実行さ
れる。
【0015】メモリ状態管理テーブルとは、ページやセ
グメントなどのように、ある定義された単位(以下で
は、ページ単位であるとする)毎に、メモリの論理的な
状態を管理するもので、たとえばタスクによって使用さ
れているかどうかや、格納しているデータの種類(命令
かワークデータか)などの情報を保持する。
【0016】図3はメモリ抜去/挿入支援手段における
処理を説明する図である。メモリ抜去/挿入支援手段
は、メモリ実装容量テーブル301を管理し、メモリ抜
去/挿入のイベント発生時にOSにより起動される。メ
モリ実装容量テーブル301は、A系,B系のそれぞれ
の実装容量を保持するもので、OSのワークエリア内に
存在する。また、メモリ抜去/挿入のイベントは、メモ
リ抜去/挿入の際に、処理装置へ報告される割り込みに
よってOSに認識される。
【0017】メモリ抜去のイベントが報告された場合
は、抜去後のメモリ実装容量をメモリ実装容量テーブル
に書き込む(処理302)。メモリ挿入のイベントが報
告された場合は、挿入された系の実装容量と別系の実装
容量を比較し(処理303),挿入された系の実装容量
のほうが大きいかまたは等しいならば、抜去後のメモリ
実装容量をメモリ実装容量テーブルに書き込んで(処理
304),メモリコピー手段を起動する(処理30
5)。挿入された系の実装容量のほうが小さければ、抜
去後のメモリ実装容量をメモリ実装容量テーブルに書き
込んで(処理306),処理を終了する。挿入された系
の実装容量のほうが小さければメモリコピー手段を起動
しない理由は、コピーを行って両系のメモリを一致化さ
せたとしても、挿入された系のメモリ実装容量分しかデ
ュアル構成にて使用することができず、メモリ容量をメ
モリコピー前に比べて減少させてしまうためである。メ
モリを減少させると、メモリ負荷が高くなりオンライン
処理に悪影響を与えるので、本処理は組み込まない。
【0018】図4はメモリコピー手段を説明する図であ
る。まず、挿入された系のメモリ実装容量から別系の実
装容量を減算し、コピー容量を求める(処理401)。
もし、これが負の値ならばコピーは行わない。挿入され
た系のメモリ実装容量が別系の実装容量と同じかそれ以
上ならば、コピー元とコピー先のポインタをそれぞれコ
ピー元とコピー先の先頭アドレスに設定し(処理40
2),1回のコピーを実行する(処理403)ごとに、
コピー元と先のポインタを1回のコピー量分進める(処
理404)。コピー容量分コピーが終了すれば、コピー
処理は終了である。
【0019】図5はメモリ状態管理テーブル確保手段を
説明する図である。メモリ状態管理テーブルは各ページ
ごとにレコード501を持ち、ポインタ502で結合さ
れている。各ページのメモリ先頭からの位置と、それを
管理するメモリ状態管理テーブルレコードの先頭からの
位置は等しい。これによって、メモリ503の各ページ
とメモリ状態管理テーブルのレコードの対応がつけられ
る。メモリ503は、図1のメモリ(103,104,
105,106)と同じハードウェアを指し、ページ単
位の区切りがわかるように記述したものである。
【0020】メモリ503が拡張されると、拡張分のメ
モリ510に対応する拡張分のメモリ状態管理テーブル
レコード504を確保し(処理505)、拡張分のメモ
リ状態管理テーブルの各レコードをポインタ505で結
合する(処理506)。そして、元のメモリ状態管理テー
ブル507と拡張分のメモリ状態管理テーブル508を
ポインタ509で結合する(処理507)。
【0021】以下の説明におけるA系,B系の記述は、
互いに置換して解釈することができる。
【0022】本実施例におけるメモリ保守方法を、図
6,図7,図8,図9,図10,図11を用いて説明す
る。ここではまず、メモリ挿入用スロットがA系,B系
にそれぞれ1つしかない場合の実施例を示し、次にメモ
リ挿入用スロットがA系,B系にそれぞれ2つ存在し、
その内おのおの1つはメモリが挿入されていない場合の
実施例を示す。
【0023】メモリ挿入用スロットがA系,B系にそれ
ぞれ1つしかない場合の実施例を、図6,図7,図8を
用いて以下に記述する。
【0024】図6は、B系からメモリ602を抜去し、
メモリ603を挿入した状態を示すものである。A系メ
モリ601の内容は、メモリコピー手段605によって
B系メモリのうち拡張分をのぞく部分606へコピーさ
れる。
【0025】図7は、A系からメモリ701を抜去し、
メモリ702を挿入した状態を示すものである。B系メ
モリ704の内容は、メモリコピー手段707によって
B系メモリのうち拡張分をのぞく部分703へコピーさ
れる。また、拡張されたメモリ705,706を管理す
るメモリ状態管理テーブル708,709は、メモリ状
態管理テーブル確保手段710,711によって、拡張
されたメモリ705,706の中に確保される。
【0026】図8は、図6,図7で記述した内容の処理
フローを示す図である。まずB系からメモリを抜去し
(処理801)、より大きなメモリをB系へ挿入する
(処理802)。このとき、メモリ抜去/挿入支援手段
により、A系からB系へのメモリコピー(処理803)
が起動される。次に、A系からメモリを抜去し(処理8
04),B系と同じ容量のメモリを挿入する(処理80
5)。このとき、メモリ抜去/挿入支援手段により、B
系からA系へのメモリコピー(処理806)が起動され
る。最後に、メモリ状態管理テーブル確保手段により拡
張分のメモリを管理する状態管理テーブルが両系メモリ
の拡張部分に確保されて(処理807)メモリ拡張が終
了する。
【0027】メモリ挿入用スロットがA系,B系にそれ
ぞれ2つ存在し、その内おのおの1つはメモリが挿入さ
れていない場合の実施例を、図9,図10,図11を用
いて以下に記述する。
【0028】図9は、A系とB系にメモリが装着されて
いないスロット901,902が存在する状態を示す図
である。
【0029】図10は、A系とB系のメモリが装着され
ていなかったスロット1001,1002へメモリ10
03,1004が挿入された後の状態を示す図である。
【0030】図11は、A系とB系のメモリが装着され
ていなかったスロット1001,1002へメモリ10
03,1004が挿入されたときの処理フローを示す図
である。まず、A系のあきスロットへメモリが挿入され
ると、メモリ抜去/挿入支援手段により、A系へメモリ
が挿入されたことが認識される(処理1101)。次
に、B系のあきスロットへメモリが挿入されると、メモ
リ抜去/挿入支援手段により、B系へメモリが挿入され
たことが認識され(処理1102)、A系からB系への
メモリコピーが起動される(処理1103)。最後に、
メモリ状態管理テーブル確保手段により拡張分のメモリ
状態管理テーブルが両系メモリの拡張部分に確保されて
(処理1104)、メモリ拡張が終了する。
【0031】次に、オンライン中のメモリ抜去と挿入を
支援する支援手段と、片系のメモリ内容をもう一方の系
のメモリへコピーするコピー手段を有するメモリ保守方
法を、図12,図13,図14を用いて説明する。
【0032】図12は、この場合のハードウエア構成例
を示す図である。メモリ1201,1202は、A系バ
ス1203とB系バス1204にそれぞれ接続されてお
り、それぞれメモリ抜去/挿入支援手段1205,12
07とメモリコピー手段1206,1208を含む。
【0033】本構成例におけるメモリ保守方法を図1
3,図14を用いて説明する。
【0034】図13はB系からメモリ1301を抜去
し、メモリ1302を挿入した状態の図である。A系メ
モリ1301の内容は、メモリコピー手段1304によ
ってB系メモリ1302へコピーされる。
【0035】図14は、B系のメモリを同じ容量のメモ
リに交換した場合の処理フローである。B系のメモリを
抜去するとB系メモリの実装容量が更新され(処理14
01)、B系へメモリが挿入されるとA系からB系への
メモリコピー(処理1402)が起動される。メモリコ
ピー(処理1403)では、A系メモリの容量分だけコ
ピーが行なわれ、メモリ交換が終了する。
【0036】図15は処理優先度を考慮したメモリコピ
ー手段を説明する図である。まず、挿入された系のメモ
リ実装容量から別系の実装容量を減算し、コピー容量を
求める(処理1501)。もし、これが負の値ならばコ
ピーは行わない。挿入された系のメモリ実装容量が別系
の実装容量と同じかそれ以上ならば、コピー元とコピー
先のポインタをそれぞれコピー元とコピー先の先頭アド
レスに設定し(処理1502),1回のコピーを実行す
る(処理1503)ごとに、コピー元と先のポインタを
1回のコピー量分進める(処理1504)。次のコピー
を行う前に、現在実行中の自処理よりも優先度の高い処
理がシステムにあるかないか判定し(処理1505)、
あれば実行待ちとする(処理1506)。これにより、
OSは優先度の高い処理へ制御を移す。優先度の高い処
理が終了または実行待ちになると、OSによってメモリ
コピー手段に制御が移される。コピー容量分コピーが終
了すれば、コピー処理は終了である。
【0037】図16は処理の遅延を考慮したメモリコピ
ー手段を説明する図である。まず、挿入された系のメモ
リ実装容量から別系の実装容量を減算し、コピー容量を
求める(処理1601)。もし、これが負の値ならばコ
ピーは行わない。挿入された系のメモリ実装容量が別系
の実装容量と同じかそれ以上ならば、コピー元とコピー
先のポインタをそれぞれコピー元とコピー先の先頭アド
レスに設定し(処理1602),1回のコピーを実行す
る(処理1603)ごとに、コピー元と先のポインタを
1回のコピー量分進める(処理1604)。次のコピー
を行う前に、一定時間処理を中断する(処理160
5)。処理を中断している間、OSは他の処理へ制御を
移す。一定時間経過すると、OSによってメモリコピー
手段に制御が移される。コピー容量分コピーが終了すれ
ば、コピー処理は終了である。
【0038】
【発明の効果】本発明によれば、デュアル構成にて二重
化されたメモリを持つ計算機システムにおけるオンライ
ン運転中の保守作業に関して、以下の効果がある。
【0039】(1)メモリを増設するスロットがない計
算機において、装着されたメモリをより大きな容量のメ
モリに交換することによってメモリ拡張が行える。
【0040】(2)メモリを増設するスロットがある計
算機において、メモリを増設することによってメモリ拡
張が行える。
【0041】(3)装着されたメモリを同じ容量のメモ
リに交換できる。
【0042】(4)メモリコピー処理について、その処
理を間延びさせることができるので、オンライン処理に
与えるCPU負荷を制御できる。
【0043】(5)メモリ拡張分のメモリ状態管理テー
ブル領域を、あらかじめメモリ上に確保しておく必要が
ないため、効率的にメモリを使用できる。
【図面の簡単な説明】
【図1】本発明の実施例のハードウェアの構成例を示す
図。
【図2】本発明の実施例の二重化メモリの構成例を示す
図。
【図3】本発明の実施例のメモリ抜去/挿入支援手段の
説明図。
【図4】本発明の実施例のメモリコピー手段の説明図。
【図5】本発明の実施例のメモリ状態管理テーブル確保
手段の説明図。
【図6】本発明の実施例の動作説明図。
【図7】本発明の実施例の動作説明図。
【図8】本発明の実施例の動作説明図。
【図9】本発明の実施例の動作説明図。
【図10】本発明の実施例の動作説明図。
【図11】本発明の実施例の動作説明図。
【図12】本発明の他の実施例のハードウエア構成例の
説明図。
【図13】本発明の他の実施例説明図。
【図14】本発明の他の実施例説明図。
【図15】本発明の更に他の実施例説明図。
【図16】本発明の更に別の実施例説明図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 茂則 茨城県日立市大みか町五丁目2番1号 株式会社 日立製作所 大みか工場内 (72)発明者 中村 智明 茨城県日立市大みか町五丁目2番1号 株式会社 日立製作所 大みか工場内 (72)発明者 三村 英文 茨城県日立市大みか町五丁目2番1号 日立プロセスコンピュータエンジニアリ ング株式会社内 (56)参考文献 特開 平4−195646(JP,A) 特開 昭61−20151(JP,A) 特開 平3−148737(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】デュアル構成にて二重化されたメモリを持
    つ計算機の二重化メモリ保守方法において、該計算機が
    オンラインで動作している時のメモリの抜去と挿入を支
    援する支援処理と、片系のメモリ内容を他系のメモリへ
    コピーするコピー処理と、メモリの論理的な使用状態を
    管理する状態管理テーブル領域をメモリに確保するメモ
    リ確保処理を有し、該計算機のオンライン動作時にメモ
    リが第1の系に挿入されると、前記支援処理において当
    該第1の系のメモリ容量の変化を認識し、次に前記コピ
    ー処理により、第2の系の状態管理テーブルを含むメモ
    リ内容を前記第1の系にコピーし、前記メモリの挿入に
    より前記第1の系のメモリ容量が拡張された場合には、
    前記メモリ確保処理により拡張されたメモリ領域に対応
    する状態管理テーブルを当該拡張されたメモリ領域に設
    け、第1の系の前記コピーされた状態管理テーブルと連
    結する処理を行うことを特徴とする二重化メモリの保守
    方法。
  2. 【請求項2】前記コピー処理においては、複数回のメモ
    リコピー操作が行われ、各メモリコピー操作間には、予
    め定義された遅延を有することを特徴とする請求項1に
    記載の二重化メモリの保守方法。
JP4259299A 1992-09-29 1992-09-29 二重化メモリの保守方法 Expired - Lifetime JP2724078B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4259299A JP2724078B2 (ja) 1992-09-29 1992-09-29 二重化メモリの保守方法
US08/794,604 US5787464A (en) 1992-09-29 1997-02-03 Computer system including a dual memory configuration which supports on-line memory extraction and insertion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4259299A JP2724078B2 (ja) 1992-09-29 1992-09-29 二重化メモリの保守方法

Publications (2)

Publication Number Publication Date
JPH06110760A JPH06110760A (ja) 1994-04-22
JP2724078B2 true JP2724078B2 (ja) 1998-03-09

Family

ID=17332152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4259299A Expired - Lifetime JP2724078B2 (ja) 1992-09-29 1992-09-29 二重化メモリの保守方法

Country Status (2)

Country Link
US (1) US5787464A (ja)
JP (1) JP2724078B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109537A1 (ja) * 2009-03-27 2010-09-30 富士通株式会社 情報処理装置、メモリ制御方法、及びメモリ制御装置
JP5360301B2 (ja) * 2010-08-13 2013-12-04 富士通株式会社 メモリ制御装置、情報処理装置及びメモリ制御装置の制御方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587909B1 (en) * 1996-06-05 2003-07-01 Hewlett-Packard Development Company, L.P. Installation and removal of components of a computer
US6223301B1 (en) * 1997-09-30 2001-04-24 Compaq Computer Corporation Fault tolerant memory
US6295591B1 (en) * 1999-03-30 2001-09-25 International Business Machines Corporation Method of upgrading and/or servicing memory without interrupting the operation of the system
US20090265525A1 (en) * 1999-10-18 2009-10-22 Micron Technology, Inc. Determining memory upgrade options
US7610447B2 (en) * 2001-02-28 2009-10-27 Rambus Inc. Upgradable memory system with reconfigurable interconnect
US6889304B2 (en) 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US7506130B2 (en) * 2002-05-22 2009-03-17 Hewlett-Packard Development Company, L.P. Mirrored computer memory on split bus
US20030221058A1 (en) * 2002-05-22 2003-11-27 Rentschler Eric M. Mirrored computer memory on single bus
US7234050B2 (en) * 2003-08-14 2007-06-19 Hewlett-Packard Development Company, L.P. Techniques for initializing a device on an expansion card
JP2007257230A (ja) * 2006-03-23 2007-10-04 Nec Corp アレイ装置及びデータ領域増加方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951248A (en) * 1988-03-04 1990-08-21 Sun Microsystems, Inc. Self configuring memory system
FR2643993B1 (fr) * 1989-03-03 1991-05-17 Bull Sa Procede pour remplacer des modules memoire dans un systeme informatique et systeme informatique pour la mise en oeuvre du procede
JP2886961B2 (ja) * 1990-09-19 1999-04-26 株式会社日立製作所 プログラム入替方法
US5319751A (en) * 1991-12-27 1994-06-07 Intel Corporation Device driver configuration in a computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109537A1 (ja) * 2009-03-27 2010-09-30 富士通株式会社 情報処理装置、メモリ制御方法、及びメモリ制御装置
US8762673B2 (en) 2009-03-27 2014-06-24 Fujitsu Limited Interleaving data across corresponding storage groups
JP5360301B2 (ja) * 2010-08-13 2013-12-04 富士通株式会社 メモリ制御装置、情報処理装置及びメモリ制御装置の制御方法

Also Published As

Publication number Publication date
JPH06110760A (ja) 1994-04-22
US5787464A (en) 1998-07-28

Similar Documents

Publication Publication Date Title
JP2724078B2 (ja) 二重化メモリの保守方法
JPH09138754A (ja) 分散チェックポイント生成方法および同方法が適用される計算機システム
JPH07111713B2 (ja) 構成変更制御方式
JP3525518B2 (ja) データ転送装置
JP3525070B2 (ja) アクセス制御装置及びアクセス方法
JPH0973436A (ja) 多重化計算機における動作モード切替方式
US20020152424A1 (en) Computer system reinitiation method
JPWO2004040451A1 (ja) システムコントローラ、コントロールシステムおよびシステムコントロール方法
JPS63231652A (ja) 制御システムにおけるメモリコピ−方式
JP2002108640A (ja) デュープレックスシステム、シングルプロセッサシステム、及びサブボード
JP3463696B2 (ja) オンラインガーベッジコレクション処理方法
JP2003330737A (ja) 計算機システム
JP2701739B2 (ja) プロセッサの系切替え方式
JP4026262B2 (ja) データ処理システムおよび方法
JP3168973B2 (ja) メモリダンプ機能付き二重化メモリシステム
JP2906739B2 (ja) 記憶装置
JP2003330744A (ja) ファイルの更新方法
JPH1049407A (ja) メモリダンプ方式
JPH07160651A (ja) システムデータのバックアップ方式
JP2001084179A (ja) 自動バックアップシステム及び自動バックアッププログラムを記録した記録媒体
JPH11161555A (ja) 二重化ファイルi/o装置及びその方法及びそれを使用 した情報処理装置
JP2004199116A (ja) 分割バックアップ/リストア運用方式
JPH08123725A (ja) ライトバック式キャッシュシステム
JPS5832428B2 (ja) マルチプロセツサ制御方式
JP2001236241A (ja) メモリ二重化制御方式