Изобретение относитс к контроль но-измерительной технике и может быт использовано при контроле электронны блоков. Известно устройство дл контрол электронных схем, содержащее блок управлени , коммутатор, аналоговые элементы пам ти, элементы коммутации , цифроаналоговый преобразовател формирователь входных сигналов 1. Недостатком этого устройства вл етс низка достоверность контрол из-за отсутстви предварительной калибровки входных уровней, используемых дл контрол электронного блока. Наиболее близким к изобретению техническим решением вл етс устройство дл тестового контрол цифровых узлов цифровой вычислительной машины, содержащее блок управлени , включающий регистр управлени и регистр теста, цифроаналоговый преоб разователь , включающий блок опорных напр жений, дешифратор и переключатель , компаратор 2 . Недостатком известного устройства вл етс низкое быстродействие, обусловленное тем, что калибровка входных напр жений происходит каждый раз при подаче нового контролируемого теста, при этом требуютс значительные затраты времени на срабатывание цепи обратной св зи формировател дл установлени входного сигналаЦель изобретени - повышение быстродействи устройстваПоставленна цель достигаетс тем, что в выходной узел тестера дл контрол электронных блоков, содержащий блок пам ти, блок управлени , соединенный первым выходом через первый цифроаналоговый преобразователь с первым входом компаратора, введены второй цифроаналоговый преобразователь , масштабирующий преобразователь по числу выводов электронного блока, коммутатор, первый и второй аналоговые элементы пам ти, формиро ватель входных сигналов, первый и второй элементы коммутации, причем первый вход коммутатора соединен через второй цифроаналоговый преобра зователь и блок пам ти с вторым выходом блока управлени , второй вход с третьим выходом блока управлени , первым и вторым выходами соответственно через первый и второй элемен ты аналоговой пам ти - с первым и вторым входа 1и формировател входных сигналов, третий вход которого соединен с четвертым выходом блока управлени , выход - с входом первого элемента коммутации, соединенного вторым входом с п тым выходом блока управлени , выходом - с входом контролируемого электронного блока и пер вым входом второго элемента коммутации , второй вход которого соединен с шестым выходом блока управлени выход через масштабирующий преобразователь с входом блока управлени . На чертеже приведена блок-схема выходного узла. Выходной узел содержит блок 1 фор мировани входных сигналов, формирователь 2 входных сигналов, первый элемент 3 коммутации, контролируемый электронный блок , первый 5 и второй 6 аналоговые элементы пам ти, второй элемент 7 коммутации, коммутатор 8, второй цифроаналоговый преобразователь 9, блок 10 управлени , масштабирук ций преобразовател П, компаратор 12, первый цифроанало говый преобразователь 13 и блок 1 пам ти. Выходной узел тестера дл контрол электронных блоков содержит блок управлени , соединенный первым выходом с первым входом формировател уровней, вторым выходом с входом пер вого цифроаналогового преобразовател , соединенного выходом с первым входом компаратора. Устройство работает в режимах калибровки и формировани сигналов. В режиме калибровки, например высокого уровн , блок 10 управлени включает формирователь 2 соответству ющего блока 1 формировани сигналов в режим формировани на выводе контролируемого блока 4 сигнала высокогоуровн . Одновременно блок управлени замыкает элементы 3 и 7 на входе и соответственно на выходе цифроаналогового преобразовател 13 устанавливает сигнал, соответствующий эталонному сигналу высокого, уровн и, управл коммутатором 8, обеспечивает прохождение сигнала от преобразовател 9 через элемент пам т14 5 на вход формировател 2. Компаратор 12 сравнивает уровень сигнала на выводе контролируемого блока , приведенный с помощью преобразовател 11 к масштабу преобразовател 13 с эталонным сигналом и выдает результат сравнени в блок 10 управлени , который включает блок 1A пам ти в режим записи по установленному адресу, соответствующему данному выводу блока k, состо ни компаратора 12. Информаци на выходе блока И пам ти преобразуетс в аналоговый сигнал, который через коммутатор 8 поступает на вход соответствующего аналогового элемента 5 пам ти и далее поступает на вход высокого уровуровн формировател 2, с выхода которого через элемент 3 коммутации поступает на вывод контролируемого блока 4. С вывода блока через элемент 7 и преобразователь 11 фактический уровень сигнала поступает на вход компаратора 12, где сравниваетс с эталонным уровнем сигнала, поступающим с выхода преобразовател 13 Информаци по установленному адресу в блоке I пам ти с помощью компаратора 12 и блока 10 управлени измедо тех пор, пока компаратор н етс 12 не зафиксирует равенство фактического уровн сигнала на контролируемом выводе его эталонному значению . . В режиме калибровки (сигнал низкого уровн ) устройство работает аналогично. По окончании калибровки в соответствующих чейках блока И пам ти записаны цифровые эквиваленты эталонных уровней сигналов с учетом погрешностей цифроаналогового преобразовател 9, аналоговых элементов 5 пам ти, формирователей 2 и элемента коммутации 3. Проведение калибровки обеспечивает автоматическую компенсацию погрешностей , обусловленных временным и температурным дрейфом параметров преобразовател Э, элементов 5 и 6, формировател 2 и. элемента 3 за счет того, что входные уровни на блок устанавливаютс с учетом этих погрешностей .
в режиме формировани входных сиг налов цифрова информаци о величине входного уровн данного вывода по сигналу с блока 10 переписываетс из соответствующей чейки пам ти блока через преобразователь 9 и коммутатор 8 в элемент 5 аналоговой пам ти, хран щий значение высокого уровн напр жени , и элемент 6 аналоговой пам ти , хран щий значение низкого уровн напр жени по данному выводу блока .
По сигналу с блока 10, поступающему на вход.формировател 2 и определ ющему , какой логический уровень необходимо сформировать на данном выводе, в данном тесте формирователь 2 пропускает на вход блока уровень логического нул с элемента 6 или уровень логической единицы с элемента 5.
Таким образом, введение преобразователей , а также соответствующее выполнение блока формировани уровней позвол ет производить калибровку однократно перед режимом контрол и формировани входных сигналов, а не при каждой очередной смене кон- тролирующего теста, как в известном устройстве, что повышает быстродействие устройства.