SU734813A1 - Аналоговое запоминающее устройство - Google Patents

Description

(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к автоматике и измерительной технике и может быть использовано в быстродейств ;ющих преобразовател х йапр жение-код и дл  систем peractрации однократных быстропротекающих процессов в аналоговой форме.

Известно двухтактное запоминающее устройство (ЗУ), содержащее входной усилитель , ключи, запоминающие конденсаторы, выходные усилители и в 1ходные ключи 1.

Недостатками известного устройства аналоговой пам ти  вл ютс  больща  динамическа  погрешность в режиме слежени  и .непродолжительное врем  хранени  информации с заданной точностью.

Известно также запоминающее устройство дл  аналоговых сигналов, содержащее накопительный конденсатор и систему коррекции , выполненную в виде генератора ступенчатого напр жени , подключенного через последовательно соединенные ключи, диод и резистор к обкладке накопительного конденсатора и ко входу компаратора, другой вход которого соединен с выходом генератора ступенчатого сигнала 2.

К недостаткам этого .устройства пам ти относ тс  ограниченный только положительными значени ми входных сигналов динамический диапазон и невысокое быстродействие , обусловленное тем, что накопительный конденсатор зар жаетс  через резистор и диод. KpoTvie того, величина частоты следовани  ступенчатого напр жени  зависит от числа стабилизируемых уровней напр жени , вследствие чего дл  увеличени  числа этих уровней (т. е. повышени  точности ЗУ)

10 требуетс  увеличение времени хранени  ЗУ без учета коррекции. В то же врем  используема  в устройстве система коррекции требует , чтобы изменение напр жени  за врем  хранени  происходило только в сторону уменьшени , что достигаетс  введением ис15 кусственно й утечки, т. е. уменьшением времени хранени  ЗУ без учета коррекции. Указанные требовани  наход тс  в противоречии , что делает это устройство ненадежным в работе при точност х, необходимых дл 

20 практики. Правда, при введении искусственной утечки врем  хранени  ЗУ без учета коррекции можно сохранить на требуемом

емкости запомиуровне путем

увеличени 

аю1цего конденсатора. Однако это сильно меньшает быстродействие ЗУ.

Цель изобретени  - расширение динамического диапазона запоминаемых сигналов и повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в аналоговое запоминаюшее устройство, содержаш ,ее основной блок пам ти, один из входов которого соединен со входом устройства , другие входы основного блока пам ти соединены с первыми выходами блока управлени , компаратор, один из входов которого подключен к выходу устройства и выходу основного блока пам ти, другой вход компаратора подключен к выходу первого генератора ступенчатого напр жени , вход которого соединен с одним из выходов триггера , генератор импульсов, соединенный со входом триггера, в него введены блок дифференцировани , дополнительный блок пам ти , два ключа и второй генератор ступенчатого напр жени , вход которого соединен с другим выходом триггера, вь1Ход второго генератора ступенчатого напр жени  подсоединен к одним из входов ключей, другие входы которых соединены со вторыми выходами блока управлени , входы блока управлени  соединены с выходами блока дифференцировани , один из входов которого соединен с выходом компаратора, а другой вход блока дифференцировани  - с выходом генератора импульсов, один из входов дополнительного блока пам ти соединен со входом основного блока пам ти, другие входы дополнительного блока пам ти соединены с третьими выходами блока управлени , выход дополнительного блока пам ти соединен с выходом компаратора, выходы ключей подсоединены к третьим входам основного и дополнительного блоков пам ти соответственно .

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - диаграмма напр жений на управл ющих входах ключей; на фиг. 3 - диаграмма, по сн юша  работу устройства в режиме хранени .

Устройство содержит основной и дополнительный блоки 1 и 2 пам ти, компаратор 5, блок 4 дифференцировани , блок 5 управлени , ключи 6 и 7, генераторы 8 и 9 ступенчатого напр жени , триггер 10, генератор 11 импульсов.

Основной и дополнительный блоки 1 и 2 пам ти выполнены на последовательно соединенных первых ключах 12 и 13, первых усилител х 14 и 15, вторых ключах 16 и 17, вторых усилител х 18 и 19, третьих ключах 20 и 21. Накопительные элементы, например конденсаторы 22 и 23, подключены ко входам вторых усилителей и шине нулевого потенциала. Кроме того, они содержат элементы 24-27 обратной св зи. ГенераторЬ ступенчатого напр жени  выполнены на цифроаналоговых преобразовател х 28 и 29 и счетчиках 30 и 31.

734813

В предложенном устройстве ввод и хранение информации Ьсуш,ествл етс  по двухтактной схеме, поэтому, когда в основном блоке пам ти происходит слежение за входным сигналом (выборка), дополнительный .

5 блок пам ти находитс  в режиме хранени . Временное управление работой ключей осуществл етс  блоком 5 управлени  (фиг. 2), при этом ключи переход т в .состо ние «Замкнуто при подаче на их управл ющие входы отрицательного потенциала.

Работа устройства осуществл етс  с момента времени ti (фиг. 2). В промежуток времени от tt до tg ключи 12, 16 и 21 замкнуты . Блок 1 пам ти, наход сь в режиме выборки, следит за входным сигналом, а

5 блок 2 пам ти осуществл ет хранение ранее записанной информации,- т. е. на выходе устройства присутствует сигнал блока 2 . В момент времени t г режимы каналов

мен ютс , на выходе устройства по вл етс  сигнал блока 1 пам ти, а в блоке 2 пам ти

осуществл етс  отслеживание входного сигнала .

В течение времени хранени , которое не ограничиваетс  параметрами схемы, напр жение на конденсаторе 22 может измен ть-

J с  в сторону уменьшени  или увеличени  от того значени , которое было в момент переключени  из режима ввода в режим хранени . Это происходит за счет саморазр да конденсатора 22, а также вследствие конечного сопротивлени  закрытых ключей 16 и

0 17 и входного сопротивлени  усилителей 18 и 19. Дли коррекции указанного изменени  предназначена часть.схемы устройства, состо ща  из компаратора 3, блока 4 дифференцировани  и двух генераторов 8 и 9 ступенчатого напр жени .

Так, в режиме хранени  находитс  основной блок 1 пам ти. Выходное напр жение, т. е. напр жение этого блока 1, сравниваетс  периодически с напр жением генератора

0 В ступенчатого напр жени  на компараторе 3. Выходной сигнал компаратора 3, представл ющий собой щиротный импульс, щирина которого линейно зависит от выходного напр жени  устройства, поступает на один из входов блока 4 дифференцировани . На

другой его вход подаетс  напр жение пр моугольной формы с выхода генератора 11 импульсов . На выходе блока 4 по вл етс  импульс , фаза которого пропорциональна напр жению хранени . Если выходное напр жение, хран щеес  в виде одного из дискретных уровней, отклонитс  в ту или другую сторону от своего первоначального значени , то из блока 5 управлени  на управл ющие входы ключей 6 и 16 поступ т сигналы, перевод щие указанные ключи в провод щее состо ние. Конденсатор 22 зар дитс  (или разр дитс ) до напр жени , определ емого величиной напр жени , поступающего от второго генератора 9 ступенчатого напр жени . Это напр жение имеет временной и потенциальный сдвиг на половину ступеньки относительно напр жени  первого генератора 8 ступенчатого напр жени , что обеспечиваетс  включением триггера 10 и смещением уровн  в цифроаналоговом преобразователе 29, поэтому в результате коррекции на выходе устройства устанавливаетс  напр жение, соответствующее середине между двум  дискретными уровн ми, между значени ми которых находитс  входной сигнал (см. фиг. 3).

В предложенном устройстве хранимое напр жение может отклон тьс  в любую сторону от первоначального значени , поскольку коррекци  имеет ме:сто в обоих случа х . Динамический диапазон предложенного устройства не ограничиваетс , как в известном, положительными значени ми входных сигналов, а определ етс  только параметрами используемых усилителей и ключей.

Введение в устройство блока дифференцировани  позвол ет повысить надёжность устройства. Это объ сн етс  тем, что вли ние дестабилизирующих факторов (изменение напр жени  питани , старение, температурные воздействи ), имеющих место в блоке дифференцировани , выполненного по схеме обычного дифференциатора на RCцепочке с последующим усилителем, полностью устран етс .

Предложенное устройство превосходит известное по быстродействию, поскольку в нем не затрачиваетс  врем  на выборку, а в режиме хранени  подразр дка накопительного конденсатора осуществл етс  от усилител  с низким выходным сопротивлением .

Таким образом, по сравнению с известным предложенное устройство имеет щирокий динамический диапазон и обеспечивает высокое бь1стродействие и надежность в работе при длительном хранении информации.

Claims (2)

1.«Автометри , 1973, № 3, с. 98

2.Авторское свидетельство СССР

№ 339961, кл. G 11 С 27/00, 25.06.70 (прототип ) .

фаг.{