SU767844A1 - Аналоговое запоминающее устройство - Google Patents

Description

Изобретение относитс  к электроизмерительной и вычислительной технике и может примен тьс  в устройствах автоматики и аналого-цифровых вычислительных машинах. В частности, изобретение может быть использовано в быстродействующих аналого-цифровых Преобразовател х (АЦП) дл  расширени  их динамического диапазона, уменьшени  динамической погрешности АЦП при кван товании сигналов с широким спектром а также в других устройствах, .исполь зующих выборку и хранение значений аналоговых сигналов с временем запоминани  и хранени  пор дка несколь ких сотен наносекунд. Известны аналоговые запоминаю1цие устройства 1,р1 , содержащие операционный усилитель, накопительный элемент, электронный ключ, буферный усилитель, шину управлени . В режиме запоминани  устройства охватываютс  отрицательной обратной св зью. В схеме аналога 1 в режиме зап минани  транзистор второго каскада усилител  может заходить в область насыщени . Это приводит к увеличени времени запоминани . Кроме того,, ег динамическа  входна  емкость шунтир ет нагрузочный резистор дифференциального каскада, что также приводит к снижению быстродействи  за счет сужени  полосы пропускани . При переходе к режиму хранени  .накопительный конденсатор зар жаетс  продифференцированным оммутационным сигналом, прошедшим через емкость база-коллектор транзистора второго каскада и пр мо включенный диод, что снижает точность устройства. Схема аналога 2 имеет недостаточно высокое быстродействие, так как входной дифференциальный усилитель с высоким внутренним сопротивлением , что ограничивает зар дный ток накопительного конденсатора. Высокое внутреннее сопротивление обусловлено необходимостью задани  на его выход в режиме хранени  выходного напр жени  через регул тор уровн  и электронный ключ (с целью сохранени  зар да конденсатора при конечном сопротивлении зар дного ключа в разомкнутом состо нии). Кроме того, в режиме хранени  при большой скорости измерени  входного сигнала возникают ошибки, снижающие точность устройства, вызванные прохождением изменений сигнала с

выхода дифференциального усилител  через проходную емкость зар дного ключа на накопительный конденсатор. Наиболее близким к предлагаемому из известных устройств по техн ической сущности  вл етс  аналоговое запоминающее устройство 3, содержащее корректирующую цепь, выполненну на, резисторе и конденсаторе, операционный усилитель, эмиттерный повторитель , ключ на комплементарных МОП-транзисторах, истоковый повторитель , используемый в качестве накопительного элемента конденсатор, одна из обкладок которого соединена через резистор с шиной питани , пассивные элементы, к общей точке которых подключен выход ключа на МОПтранзисторе .

Быстродействие устройства достигаетс , тем, что в режиме хранени  информации, когда ключ разомкнут, ключ замыкают через резистор цепь отрицательной обратной св зи операционного усилител  и предохран ет ег каскады.от насыщени .Входной сигнал подаетс  через резисторы одновременн на инвертирующий и неинвертирующий входы, операционного усилител . При таком способе напр жение на выходе усилител  к следующему моменту запомнани  (выборки) равно входному сигналу .

Точность Запоминани  устройства обеспечиваетс  тем, что в режиме запоминани  устройство охвачено отри„цательной обратной св зью через операционный усилитель с высоким коэффициентом усилени .

Высокое входное сопротивление истокового повторител , а такге высокое сопротивление ключа в разомкнуто состо нии позвол ют получить малую скорость разр да накопительного-конденсатора , т.е. хорошую точность хранени  информации.

Однако этот метод построени  имеет недостатки. Так, при работе с сигналами илирокого спектра приращени  входного сигнала они будут проходить на накопительный конденсатор через паразитную емкость стокисток ключа и емкость монтажа. Этот недостаток особенно заметен при малых значени Зс емкости накопительного конденсатора, т.е. в анеилоговых ..запоминающих устройствах высокого быстродействи .-.

Наличие двух-фазосдвигающих цепочек в прототипе, с одноЙ сторЪны, улучшает динамическую устойчивость системы, но в то же врем  сужает полосу пропускани  устройства, так как граничные частоты этих цепочек , . долж ы быть разнесены во избежание наложени  фазовых сдвигов. При этом параметры цепочки, состо щей из резистора и конденсатора,должны удовлетвор ть также условию динамической устойчивости устройства в релиме , когда операционный усилитель охвачен отрицательной обратной . св зью через замкнутый ключ, что тре-. бует достаточно большой емкости конденсатора . Ввиду того, что эта цепочка остаетс  в контуре обратной св зи также и в режиме запоминани , посто нна  времени цепочки, образованной внутренним сопротивлением ключа и накопительного конденсатора,

0 должна быть существенно больше посто нной времени, образованной конденсатором и эквивалентным сопротивлением резисторов цепи инвертирующего входа операционного усилител .

5 Это приводит к значительному сужению полосы пропускани  устройства и уменьшению его быстродействи .

Если операционный усилитель не охватывает через, ключ отрицательной

0 обратной св зью, как это осуществл етс  в прототипе, то можно исключить корректирующую цепо ку и сущесгвенно уменьшить посто нную времени цепи зар да накопительного конденсатора , т.е. существенно повысить быстродействие устройства. При этом необходимо предприн ть меры против насы-. щени  каскадов усилител .

Целью изобретени   вл етс  увелиn чение быстродействи  аналогового запоминающего устройства.

Это достигаетс  тем, что в ангшоговое запоминающее устройство, содержаИее дифференциальный усилитель.

один из входов которого соединен с

входом устройства, выход дифференциального усилит1ел  подключен к входу первого буфферного усилител , выход которого соединен с одним из входов первого ключа, другой вход

Claims (3)

1. 0 первого ключа подсоединен к первой шине управлени , выход первого ключа соединен с входом второго буфферного усилител  и накопительным элементом , например, одной из обкла5 док конденсатора, друга  обкладка которого через пассивный элемент соединена с шиной нулевого потенциала, выход второго буфферного усилител  соединен с выходом устройства и друQ гим входом дифференциального усилител , второй ключ и вторую шину управлени , введены ограничитель напр жени  и шины отрицательного и положительного напр жени  ограничени , подключенные к соответствующим входам ограничител  напр жени , выход которого подсоединен к входу первого буферного усилител  и одному их входов второго ключа, другОй вход второго ключа соеди-нен с второй шиной управлени , выход второго ключа соединен с шиной нулевого потенциала, причем дифференциальный усилитель содержит усилительный каскад, выполненный на четырех П -р-П-транзисторах, включенных по каскадной схеме, трех генераторах тока,первып из которых выполнен на р-п-р-т занзисторе и резисторе , а второй и TpeTHf - соответ ственно на п-р-п-транзисторе и резисторе, стабилитрон и нагрузочный элемент, например резистор, через который коллектор первого п-р-И п-транзистора усилительного каскада соединен с положительной шиной питани , коллектор второго П-р-Птранзистора усилительного каскада со единен с коллектором р-п-р-транзистора первого генератора тока и через стабилитрон с выходом дифференциального усилител  и коллектором п-р-Итранзистора второго генератора тока, коллектор п-р-п-транзистора третьего генератора тока соединен с эмитт рами третьего и четвертого п -p-ri-транзисторов усилительного каскада, базы которых соединены соответственно с вЗсодами дифференциального у.силител , эмиттеры транзисторов второг и третьего генераторов тока соединены соответственно через резисторы с отрицательной шино питани , а эмиттер транзистора первого генератора тока соединен через резистор с положительной шиной питани . На фиг, 1 приведена функциональна  схема предлагаемого аналогового запоминающего устройства; на фиг;2 - электрическа схема дифференциальног усилител . Устройство содержит дифференциаль ный усилитель 1, ключи 2,3,накопительный элемент, например конденсато 4} буферные усили- -ели 5,6 ограничител напр жени  7, выполненный на диодах 8,9 шины 10,11 отрицательного и.поло жительного напр жени  ограничени , шины 12,13 управлени , пассивный эле мент 14, Дифференциальный усилитель содержит усиленный каскад 15, выполненный на четырех П-р-П-транзисторах 16-19, три триггера тока 20,21,22, первый из которых выполнен на р -г -р-транзис торе 23 и резисторе 24, стабилитрон 25, резистор 26; второй и третий ген раторы тока выполнены соответственно на п-р-п-транзисторе 27 и резистору 28 и п-р-п-транзисторе 29 и резистор 30; 31 и 32 - входы усилител . Устройство работает следующим образом . Входной сигнал, подлежащий запоминанию , подаетс  на клемму 31, в режиме запоминани  ключ 2 открыт, а ключ 3 закрыт. Цепь обратной св зи замыкаетс  через буфферный усилитель 5, ключ 2, буфферный усилитель 6, клемму 32, Важным дл  получени  высокого быс тродействи   вл етс  применение в ус ройстве однокаскадного дифференциаль ного усилител  1 с токовым выходом, линейный режим, а следовательно,, быс тродействие, которое в момент перехода из режима хранени  в режим запоминани  до замыкани  обратной св зи поддерживаетс  благодар  введению ограничител  на диодах 8,9, а исключение насыпеви  дифференциального усилител  1 в режиме хранени  информации осуществл етс  введением ключа 3, Дл  согласовани  дифференциального усилител  с .последующими каскадами служат стабилитрон 25 и генератор тока 21, Быстродействие устройства зависит от быстродействи  всех его каскадов, а наиболее инерционным звеном здесь  вл етс  уилитель.1, поэтому быстродействие усилител  1 в первую очередь определ ет быстродействие всего устройства . Благодар  каскадному построению дифференциального усилител  1 осуществл етс  удачна  разв зка входных -и выходных цепей усилител ,-что увеличивает его быстродействие, Наличие динамической нагрузки в выходном каскаде усилител  также повышает быстродействие усилител , Скорость нарастани  сигнала на выходе усилител  1 равна V-3/C , где 3 - половина тока генератора токл 22; С - суммарна  емкость tia выходе усилител  1, Коэффициент усилени  усилител  благодар  динамической нагрузке достаточно большой , что обеспечивает высокую точность запоминани  , Высока  точность устройства в режиме хранени  обеспечиваетс  благодар  включению ключа 3, так как при г этом исключаетс  погрешность,вызываема  прохождением фронта входного сигнала через паразитные емкости ключа 2, .В быстродействующи х аналоговых запоминающих устройствах врем  хранени  незначительно - сотни наносекунд, поэтому утечкой зар да конденсатора 4 через закрытый ключ 2 можно пренебреч . Технико-экономический эффект предлагаемого устройства заключаетс  в .существенном повышении быстродействи  и точности, обусловленном отсутстви- ем прохождени  сигнала на конденсатор 4 в режине хранени . Это открывает возможность построени  аналоговых запоминающих устройств наносекундного диапазона, работеиощих в услови х мен ющегос  с большой скоростью сигнала. Построение дифференциального усилител  по схеме с токовым выходом и динамическими нагрузками в виде генератора тока позвол ет построить усилитель по однокаскадной схеме с малыми задержками распространени  сигнала, что создает дополнительные предпосылки повышени  быстродействи . Формула изобретени  . 1. Аналоговое запоминающее устро ство, содержащее дифференциальный усйлйтёЛь, ОДИН из входов ROfoporo с входом устройства, выход дифференциального усилител  подключен к входу первого буфферного усиЛйтеЛ  выход которого соединён с ОДНИМ и MxoxtOBi пёрйого ключа, другой вход первого, ключа подсоединен к первой шине управлени , выход г Первого ключа соединен с входом вто рого буфферного усилител  и накопитёйьйамэлементом , например/ одной ое5кладок конденсатора, друга  обкла ка которого через пассивный элёйёнт соединена с шиной нулевого потенциала , выход второго буферного уси лител соединен с выходом устрой ства и другим входом дифференциально го усилител , второй ключ и вторую шину управлени , от л и ч а ю щ ее с   тем, что, с целью повышени  быстродействи  устройства, в него введены ограничитель напр жени , под соединённый к входу первого буферног Усилител  и одному из входов второго ключа,- другой вход второго ключа соединен с второй шиной управлени , выхбд второго ключа соединен с шиной нулевого потенциала 2. Аналоговое запоминающее устрой ство по П.1, отличающеес  тем, что внем дифференциальный усилитель содержит усилительный каскад. выполненный на четырех п-р- -транзисторах , включенных по каскадной схеме, трех генераторах тока,первый из которых выполнен на р-п-р-транзисторе и резисторе, а второй и третий - соответственно на п-р-п-транзисторе и резисторе, стабилитрон и нагрузочный элемент, например резистор , через который коллектор первого h -p-h-транэистора усилительного каскада соединен с положительной шиной питани , коллектор второго t -p-h-транзистора усилительного каскада соединен с коллектором р-п-ртранзистора первого генератора тока и через стабилитрон с выходом дифференциального усилител  и коллектором ч-р-п-транзнстора второго генератора тока, коллектор ti-p-h-транзистора третьего генератора тока соединен с эмиттерами третьего и четвертого п -f -h-транзисторов усклительного каскада, базы, которых соединены соответственно с входами дифференциального усилител , эмиттеры транзисторов второго и третьего генераторов тока соединены соответственно через резисторы с отрицательной шиной питани , а эмиттер транзистора первого генератора тока соединен через резистор с положительнойшиной питани . ; Источники информации, прин тые во внимание при Э кспертизе 1.Патент США 3309618, кл.330v 69, 1967...
2. 2.Патент США 1 3375501, кл.340. 173, 1968,
3. 3. Авторское свидетельство СССР 510752, кл. G 11 С 27/00,25.10.74 (прототип);

   f