SU734811A1 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU734811A1
SU734811A1 SU762407940A SU2407940A SU734811A1 SU 734811 A1 SU734811 A1 SU 734811A1 SU 762407940 A SU762407940 A SU 762407940A SU 2407940 A SU2407940 A SU 2407940A SU 734811 A1 SU734811 A1 SU 734811A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
amplifier
input
output
storage
Prior art date
Application number
SU762407940A
Other languages
English (en)
Inventor
Лев Александрович Дубицкий
Original Assignee
Львовский Ордена Ленина Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Львовский Ордена Ленина Политехнический Институт filed Critical Львовский Ордена Ленина Политехнический Институт
Priority to SU762407940A priority Critical patent/SU734811A1/ru
Application granted granted Critical
Publication of SU734811A1 publication Critical patent/SU734811A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и предназначено дл  выборки и хранени  мгновенных значений напр жений и может быть использовано в аналого-цифровых преобразовател х. .
Известно аналоговое запоминающее уст ройство, охваченное двум  контурами отрицательной обратной св зи и содержащее усилители, ключи 1.
Известно также аналоговое запоминающее устройство, содержащее основной усилитель и дополнительный, охваченный отри- ю дательной обратной св зью по одному из входов и подключенный этим входом к выходу основного усилител  и через первый ключ к другому входу, конденсатор пам ти, включенный между шиной нулевого потенциала и точкой соединени  другого входа дополнительного усилител  и одного из входов основного, соединенного через второй и третий ключи соответственно с источником сигналов и выходом дополнительного усилител  .20
С замкнутыми первым и вторым ключами и разомкнутым третьим устройство охвачено первым контуром отрицательной обратной св зи и находитс  в режиме выборки.
Напр жение на конденсаторе пам ти и выходе дополнительного операционного усилител  мен етс  синфазно с напр жением входного сигнала и мало отличаетс  от него по величине. С замкнутым третьим ключом и разомкнутыми остальными устройство охвачено вторым контуром отрицательной обратной св зи и находитс  в режиме хранени . Напр жение с выхода дополнительного операционного усилител  подаетс  на вход основного усилител . Так как характеристи . ки основного усилител  не измен ютс  от режима выборки к режиму хранени , это напр жение устанавливаетс  в режиме хранени  равным свысокой точностью напр жению сигнала при переходе устройства из режима выборки в режим хранени .
Облада  высокой точностью и быстродействием , малым смещением нул  и дрейфом смещени , хорошим подавлением синфазной ошибки, устройство представл ет особую ценность дл  использовани  его в аналогоцифровых преобразовател х (АЦП) высокой точности. В АЦП устройство должно выполн ть основную функцию - вычитание эталонного сигнала из входного и умножение разности на соответствующий коэффициент . Наибольшей точностью при высоком быстродействии из известных обладают АЦП в которых вычитание сигналов производитс  в виде токов (не напр жений). Известное устройство выборки и хранени  допускает вычитание сигналов в виде напр жений. Это не позвол ет достичь в целом по АЦП, построенному на основе известного устройства выборки и хранени , точности и быстродействи  такоЬо же, как в самом устройстве выборки и хранени , что  вл етс  его недостатком.
Цель изобретени  расширение функциональных возможностей устройства за счет выполнени  функции вычитани  эталонного напр жени  из входного напр жени .
Поставленна  цель достигаетс  тем, что в аналоговое запоминающее устройство, содержащее накопительный элемент, например конденсатор, одна обкладка которого соединена с шиной нулевого потенциала, первый усилитель, один из входов которого через первый и второй ключи соединен соответственно со входом устройства и с первым выходом второго усилител , охваченного по одному из входов обратной св зью, и выходом устройства,, другой вход первого усилител  соединен с шиной нулевого потенциала, и третий ключ, введен третий усилитель и два пассивных элемента, причем выход первого усилител  соединен через третий ключ с другой обкладкой конденсатора и входом третьего усилител , выход которого через первый пассивный элемент соединен с одним .из входов первого усилител  и непосредственно с другим входом второго усилител , один из входов второго усилител  через второй пассивный элемент соединен с выходом первого усилител .
На чертеже показана функциональна  схема устройства, включающа  усилители 1, 2, 3, ключи 4, 5, б, пассивные элементы 7 и 8, элемент обратной св зи 9, накопительный элемент, например конденсатор 10, шину нулевого потенциала 11.
Устройство работает следующим образом.
С замкнутыми ключами 4, б и разомкнутым 5 устройство охвачено первым контуром отрицательной обратной св зи и находитс  в режиме выборки. На выходе 13 усилител  2 устанавливаетс  напр жение, близкое по величине входному напр жени1р и противоположное по знаку. Это же напр жение , а также близкое к немупо величине напр жение на конденсаторе 10 (коэффициент передачи усилител  2 равен 1) поступают на входы усилител  3.
Так как напр жение суммирук)щей точки (вход 16 усилител  3) мало отличаетс  по величине от напр жени  на входе 15, а значит и от напр жени  на конденсаторе 10, то ток на выходе 14 усилител  1 отсутствует. Следовательно, отсутствует и ток через элемент 9, а напр жение на выходе 17 усилител  3 не отличаетс  по величине от напр жени  на выходе 13 усилител . Напр жение на противофазном выходе 18 усилител  3 отличаетс  от напр жени  на выходе 17 только по знаку. Это значит, что напр жение на выходе 18 усилител  3 мало отличаетс  от входного напр жени  iio величине и не отличаетс  по знаку. Такое соответствие имеет место в режиме выборки дл  любого напр жени  входного сигнала (в пределах динамического диапазона входных сиг налов).
С разомкнутыми ключами 4, б и замкнутым 5 устройство охвачено вторым контуром отрицательной обратной ср зи и находитс  в режиме хранени . Напр жение на
конденсаторе 10 выполн ет роль входного сигнала.
Напр жение с выхода 18 усилител  3 поступает на вход 19 усилител  1 и устанавливаетс  с высокой точностью, равным напр жению сигнала, присутствовавшему на
0 входе устройства в момент размыкани  ключей 4, 6. Напр жение на выходе 14 усилител  1 мен етс  при этом настолько, насколько необходимо напр жению на выходе 18 усилител  3, мало отличающемус  от
J напр жени  входного сигнала (в режиме выборки), стать равным этому напр жению (в режиме хранени ). Отсюда видно, что переход устройства в режим хранени  не сопровождаетс  какими-либо заметными изменени ми напр жений в устройстве. Ключ
4 остаетс  под напр жением, близким к нулю, отсутствуют перепады, способные привести к изменени м напр жени  на конденсаторе 10 при переходе устройства в режИм хранени . Точность устройства оказы- ваетс  не ниже точности известного устройства .
Как в режиме выборки, так и в режиме хранени , предлагаемое устройство представл етс  в виде контуров, аналогичных (по количеству инерционных звеньев) контурам известного устройства. В св зи с этим быстродействие предлагаемого устройства оказываетс  не Яиже быстродействи  известного устройства.
Потенциал, присутствующий на входе 20 усилител  1, равен нулю. Так как вход 19 усилител  1 воспринимает потенциал входа 20, то и потенциал входа 19 будет близок к нулю. Этим обеспечиваетс  возможность неискажающего введени  в суммирующую точку весовых токов, а также возможность качественной коммутации этих токов. Введение весовых токов производитс  в режиме хранени . На выходе 18 усилител  3 и, соответственно, выходе устройства вырабатываетс  напр жение, равное с высокой точностью разности напр жени  входного сигнала (напр жение сигнала, присутствовавшего на входе устройства при разм.ыкании ключей 4, 6) и напр жени , равного
произведению весового тока на величину входного сопротивлени  усилител  1 или на величину входного резистора. Другими словами, на выходе устройства образуетс  напр жение, равное произведению разности токов, тока от напр жени  входного сигнала и весового, на величину входного сопротивлени  усилител  1 или входного резистора . Устройство допускает, таким образом, вычитание сигналов, заданных в виде токов . Устран етс  недостаток, прототипа.

Claims (2)

1.Патент Японии № 6956, кл.97(8) D 1, 1969.
2.Авторское свидетельство СССР
№ 482815, кл. G 11 С 27/00, 1973 (прототип).
SU762407940A 1976-09-27 1976-09-27 Аналоговое запоминающее устройство SU734811A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762407940A SU734811A1 (ru) 1976-09-27 1976-09-27 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762407940A SU734811A1 (ru) 1976-09-27 1976-09-27 Аналоговое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU734811A1 true SU734811A1 (ru) 1980-05-15

Family

ID=20678247

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762407940A SU734811A1 (ru) 1976-09-27 1976-09-27 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU734811A1 (ru)

Similar Documents

Publication Publication Date Title
US3982241A (en) Self-zeroing analog-to-digital conversion system
US5867054A (en) Current sensing circuit
SU734811A1 (ru) Аналоговое запоминающее устройство
US4107671A (en) Improved digital to analog converter providing self compensation to offset errors
SU805417A1 (ru) Аналоговое запоминающее устройство
SU991513A1 (ru) Аналоговое запоминающее устройство
SU957275A1 (ru) Аналоговое запоминающее устройство
SU739549A1 (ru) Операционный усилитель с компенсацией дрейфа нулевого уровн
SU836760A1 (ru) Фазовый детектор
SU982192A1 (ru) Интегрирующий аналого-цифровой преобразователь
SU1741176A1 (ru) Аналоговое запоминающее устройство
SU604035A1 (ru) Устройство выборки и хранени аналоговых сигналов
SU953671A2 (ru) Аналоговое запоминающее устройство
SU587508A1 (ru) Аналоговое запоминающее устройство
SU611256A1 (ru) Аналоговое запоминающее устройство
SU752495A1 (ru) Аналоговое запоминающее устройство
SU1336233A1 (ru) Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей
SU645207A1 (ru) Аналоговое запоминающее устройство
SU733032A1 (ru) Аналоговое запоминающее устройство
SU794669A2 (ru) Аналоговое запоминающее устройство
SU505994A1 (ru) "Нуль-орган дл аналого-цифрового преобразовател
SU691928A1 (ru) Аналоговое запоминающее устройство
SU756483A1 (ru) Аналоговое запоминающее устройство
SU723771A1 (ru) Способ аналого-цифрового преобразовани
SU1388954A1 (ru) Аналоговое устройство дл выборки и хранени информации