SU1741176A1 - Аналоговое запоминающее устройство - Google Patents
Аналоговое запоминающее устройство Download PDFInfo
- Publication number
- SU1741176A1 SU1741176A1 SU894699042A SU4699042A SU1741176A1 SU 1741176 A1 SU1741176 A1 SU 1741176A1 SU 894699042 A SU894699042 A SU 894699042A SU 4699042 A SU4699042 A SU 4699042A SU 1741176 A1 SU1741176 A1 SU 1741176A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- key
- amplifier
- operational amplifier
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл предварительной дискретизации аналогового сигнала при аналого-цифровом преобразовании. Целью изобретени вл етс повышение точности устройства. Повышение точности достигаетс за счет введени в устройство второго операционного усилител (ОУ) 2 и ключа 10. ОУ 2 должен быть прецизионным, а ОУ 1 - быстродействующим. При этом быстродействие устройства определ етс параметрами ОУ 1, а погрешности смещени нул и низкочастотных шумов - параметрами ОУ 2. Введение в устройство согласующего элемента на резисторе 13 снижает глубину отрицательной обратной св зи, что обеспечивает устойчивость устройства при значительной емкостной нагрузке. 1 з.п. ф- лы, 1 ил.
Description
Изобретение относится к вычислительной технике и предназначено для выполнения предварительной дискретизации аналогового сигнала при аналого-цифровом преобразовании.
Целью изобретения является повышение точности устройства.
На чертеже представлена схема аналогового запоминающего устройства.
Устройство содержит первый и второй операционные усилители 1 и 2, резистивный делитель 3 напряжения из последовательно соединенных резисторов 4 и 5, ключи 6-10, первый и второй накопительные элементы на конденсаторах 11 и 12, а также согласующий элемент на резисторе 13.
Устройство работает следующим образом.
В режиме выборки замкнуты первый, третий и четвертый ключи 6, 8 и 9. Остальные ключи разомкнуты. При этом все устройство через резистивный делитель 3 охвачено отрицательной обратной связью и на среднем выводе резистивного делителя 3 выделяется напряжение смещения второго усилителя 2. Напряжения смещения первого усилителя 1 выделяется, на его неинвертирующем входе с выхода второго усилителя 2. Положительный эффект обеспечивается, если первый усилитель 1 является быстродействующим, а второй усилитель 2 - презиционным с напряжением смещения, близким к нулю. Тогда, при нулевом входном напряжения на выходе устройства напряжение также будет близким к нулю и определяется величиной l2(R4+Rs)/R4, где 12-напряжение.1 смещения второго прецизионного усилителя 2, a R4 и Rs - сопротивления входного и выходного резисторов делителя 3. Сигнал, поступающий на информационный вход устройства ВХ, отслеживается на выходе быстродействующего первого усилителя 1, погрешности смещения и шумов которого компенсируются прецизионным вторым усилителем 2 и отслеживаются на его. выходе. Соответственно входное напряжение запоминается на первом конденсаторе 11, а компенсирующее - на втором конденсаторе 12. При этом коэффициент усиления устройства определяется отношением резисторов 5 и 4. делителя 3 напряжения. Согласующий элемент на резисторе 13 не влияет на коэффициент усиления, но уменьшает глубину обратной связи в режиме выборки, что обеспечивает устойчивость при большой емкостной нагрузке без подключения дополнительного корректирующего конденсатора.
При переключении устройства в режим хранения первый, третий и четвертый ключи 6, 8 и 9 размыкаются, а второй и пятый 7 и 10 - замыкаются. При этом общая обратная связь через делитель 3 напряжения размыкается. Первый усилитель охватывается обратной связью через запоминающий конденсатор 11 и ключ 7, а второй через ключ 10. В результате выходное напряжение, запомненное на конденсаторе 11, оказывается приложенным между инвертирующим входом первого усилителя 1 и его выходом, что препятствует изменению выходного напряжения относительно значения, сформировавшегося на момент переключения ключей. Так как к неинвертирующему входу первого усилителя 1 подключен второй конденсатор с запомненным на нем напряжением смещения первого усилителя, то скачок напряжения на выходе устройства при переключении в режим хранения не превышает близко к нулю величины напряжения смещения второго прецизионного усилителя. В то же время средняя точка делителя 3 напряжения оказывается подключенной к выходу прецизионного усилителя 2, охваченного отрицательной обратной связью через ключ 10. Поэтому в этой точке напряжение также не изменяется, оставаясь равным напряжению смещения прецизионного усилителя 2.
Введение новых элементов и связей выгодно отличает предложенное решение от аналогов и прототипа. Введение прецизионного усилителя 2 и пятого ключа 10 позволяет повысить точность устройства за счет меньшей погрешности смещения нуля и низкочастотных шумов, а также благодаря исключению изменения напряжения на среднем выводе резистивного делителя при переключении режимов работы устройства, что снижает погрешности прямого прохождения. Введение согласующего элемента на резисторе 13 исключает необходимость подключения дополнительной корректирующей емкости для обеспечения устойчивости устройства при значительной емкостной нагрузке, что повышает его быстродействие в режиме хранения.
Claims (2)
- Формула изобретения1. Аналоговое запоминающее устройство, содержащее первый операционный усилитель, выход которого является выходом устройства и подключен к одному выводу резистивного делителя напряжения, другой вывод которого является информационным входом устройства, а средняя точка соединена с входом первого ключа, выход которого подключен к инвертирующему входу первого операционного ' Силителя и входу второго ключа, выход которого подключен к входу третьего ключа, выход которого подключен к шине нулевого потенциала, первый и второй накопительные элементы на 5 первом и втором конденсаторах, одна обкладка первого конденсатора соединена с выходом первого операционного усилителя, другая обкладка - с входом третьего ключа, неинвертирующий вход первого операци- 10 онного усилителя подключен к выходу четвертого ключа и одной обкладке второго конденсатора, другая обкладка которого подключена к шине нулевого потенциала, отличающееся тем, что, с целью повышения точности устройства, в него введены второй операционный усилитель и пятый ключ, вход которого соединен с входом первого ключа и инвертирующим входом второго операционного усилителя, неинвертирующий вход которого подключен к шине нулевого потенциала, а выход - к входу четвертого и выходу пятого ключей.
- 2. Устройство по п. ^отличающееся тем, что, С целью повышения быстродействия, в него введен согласующий элемент на резисторе, один вывод которого соединен с выходом первого ключа, другой вывод - с входом третьего ключа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894699042A SU1741176A1 (ru) | 1989-05-31 | 1989-05-31 | Аналоговое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894699042A SU1741176A1 (ru) | 1989-05-31 | 1989-05-31 | Аналоговое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1741176A1 true SU1741176A1 (ru) | 1992-06-15 |
Family
ID=21451225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894699042A SU1741176A1 (ru) | 1989-05-31 | 1989-05-31 | Аналоговое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1741176A1 (ru) |
-
1989
- 1989-05-31 SU SU894699042A patent/SU1741176A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1065889, кл. G 11 С 27/00, I982. Патент US № 3249925, кл. 340-173, опублик. 1964. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3982241A (en) | Self-zeroing analog-to-digital conversion system | |
US4066919A (en) | Sample and hold circuit | |
SU1741176A1 (ru) | Аналоговое запоминающее устройство | |
KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
SU1674266A1 (ru) | Аналоговое запоминающее устройство | |
JPS6215959B2 (ru) | ||
JPS5817720A (ja) | 信号検出回路 | |
SU991513A1 (ru) | Аналоговое запоминающее устройство | |
SU734811A1 (ru) | Аналоговое запоминающее устройство | |
SU1157574A1 (ru) | Аналоговое запоминающее устройство | |
JPS59198361A (ja) | 信号入力装置 | |
SU756483A1 (ru) | Аналоговое запоминающее устройство | |
SU942154A1 (ru) | Аналоговое запоминающее устройство | |
US6330218B1 (en) | Balance gain tuning apparatus capable of connecting errors made in manufacturing process of an optical pick up | |
SU951404A1 (ru) | Аналоговое запоминающее устройство | |
SU505994A1 (ru) | "Нуль-орган дл аналого-цифрового преобразовател | |
SU756485A1 (ru) | Аналоговое запоминающее устройство1 | |
SU943854A1 (ru) | Аналоговое запоминающее устройство | |
JP2746955B2 (ja) | オフセット補正回路 | |
SU752496A2 (ru) | Аналоговое запоминающее устройство | |
SU691928A1 (ru) | Аналоговое запоминающее устройство | |
SU855673A1 (ru) | Аналоговый интегратор | |
SU525109A1 (ru) | Решающий усилитель | |
SU978201A1 (ru) | Устройство дл выборки и хранени информации | |
SU1282220A1 (ru) | Аналоговое запоминающее устройство |