KR0160990B1 - 쵸퍼형 전압 비교기 및 전압 비교 방법 - Google Patents

쵸퍼형 전압 비교기 및 전압 비교 방법 Download PDF

Info

Publication number
KR0160990B1
KR0160990B1 KR1019910011150A KR910011150A KR0160990B1 KR 0160990 B1 KR0160990 B1 KR 0160990B1 KR 1019910011150 A KR1019910011150 A KR 1019910011150A KR 910011150 A KR910011150 A KR 910011150A KR 0160990 B1 KR0160990 B1 KR 0160990B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
comparator
input node
input
Prior art date
Application number
KR1019910011150A
Other languages
English (en)
Other versions
KR920003669A (ko
Inventor
나까따니 유우이찌
미야께 히로노리
Original Assignee
릭 온츠
니튼 모토로라 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 릭 온츠, 니튼 모토로라 리미티드 filed Critical 릭 온츠
Publication of KR920003669A publication Critical patent/KR920003669A/ko
Application granted granted Critical
Publication of KR0160990B1 publication Critical patent/KR0160990B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

아날로그-대-디지탈 변환기(70,80)에 사용되는 쵸퍼형 전압 비교기(40)는 출력 및 입력 노드 사이에 연결된 인버터(43) 및 입력 노드를 비교기 입력 노드(50)에 연결하는 캐패시터(44)를 포함한다. 신호 입력 단자(48) 및 적어도 하나의 기준 전압 입력 단자(49)는 교대로 동작되는 스위치(46,47)에 의해 비교기 입력 단자에 접속된다. 샘플 홀드 회로(65, 72, 81)는 비교기 입력 노드(50)에 접속되어 기준 전압에 영향을 주는 스위치(45, 46, 47)작용을 해결한다.

Description

쵸퍼형 전압 비교기 및 전압 비교 방법
제1도는 전형적인 쵸퍼형 전압 비교기의 개요도.
제2도는 본 발명을 구체화란 전형적인 쵸퍼형 전압 비교기의 개요도.
제3도는 제2도에 도시된 전압 비교기의 여러 입력에 인가된 클럭 신호의 파형도 및 타이밍도.
제4도는 제2도의 전압 비교기를 포함한 아날로그-대-디지탈 변환기를 도시한 도.
제5도는 본 발명의 또다른 실시예로서 제4도에 도시된 변환기와 유사한 아날로그-대-디지탈 변환기를 도시한 도
* 도면의 주요부분에 대한 부호의 설명
14 : 인버터 16 : 결합 캐패시터
21 : 신호 입력 단자 22 : 전송 게이트 스위치
23 : 기준 전압 입력 단자
본 발명은 아날로그-대-디지탈(A/D)변환기에 사용하기 위한 쵸퍼형 전압 비교기(chopper type voltage comparators)
[발명의 배경]
전형적으로, 쵸퍼형 전압 비교기는 캐패시터와 일반적으로 전송 게이트형의 세 개 또는 네기 스위치를 결합시키므로써 입력에 연결된 신호를 갖는 하나 이상의 인버터 스테이지를 포함한다. 전송 게이트는 입력 신호 및 적어도 하나의 기준 신호를 비교기의 입력 노드에 공급하고 피드백 신호를 인버터중 하나 또는 두개의 인버터에 공급하기 위하여 사용된다. 만일 비교기가 아날로그-대 -디지탈 변환기에 사용된다면, 비교기는 반도체 칩상의 단일 회로로 집적되어야만 하고 이 집적을 위해 전송 게이트와 같은 약간의 반도체형의 스위치가 사용되어야만 한다.
모든 반도체 스위치,특히 전송 게이트가 지닌 주요 문제는 입력/출력 단자 및 제어 단자간의 기생 용량이다. 기생 용량은 특히 매우 높은 주파수에서 제어 신호를 제어단자에서 입력/출력 단자로 공급하는 경향이 있다. 이 문제는 특히 입력 및 기준 전압이 매우 작거나 또는 상기 전압을 비교시 거의 같을 때 아날로그-대 -디지탈 변환기에 중대한 에러를 야기시킨다.
[발명의 요약]
본 발명의 목적은 새롭고 개선된 쵸퍼형 전압 비교기를 재공하는 것이다.
본 발명의 다른 목적은 매우 신뢰할 수 있게 전압을 비교할 수 있는 새롭고 개선된 쵸퍼형 전압 비교기를 제공하는 것이다.
본 발명의 또다른 목적은 종래 변환기를 제조하는 것만큼 간단하게 제조되는 새롭고 개선된 전압 비교기를 활용하는 새롭고 개선된 아날로그-대 -디지탈 변환기를 제공 하는 것이다.
이들 및 그밖의 다른 목적들은 입력 및 출력 노드간에 연결된 스위치를 갖는 인버터 및 입력 노드를 비교기 입력 노드에 연결하는 캐패시터 및 신호 입력 단자와 적어도 하나의 기준 전압 입력 단자를 비교기 입력 노드에 연결한 한쌍의 스위치를 포함하고 스위치에 의해 비교기 입력 노드에 연결된 샘플 홀드 회로를 더 포함하는 쵸퍼형 전압 비교기로 실현된다. 게다가,본 발명은 단일 샘플 홀드 회로를 갖는 다수의 쵸퍼형 전압 비교기를 사용하는 아날로그-대-디지탈 변환기로 구현된다.
제1도는 전형적인 두 스테이지의 쵸퍼형 전압 비교기(10)를 도시한다.전압 비교기(10)의 제1 스테이지(12)는 인버터(14) 및 이 인버터의 입력에 연결된 결합 캐패시터(16)를 포함한다. 전송 게이트 스위치(18)는 인버터(14)의 출력에서 입력까지 연결되어러 있다. 캐패시터(16)의 한단자는 인버터(14)의 입력에 연결되고 다른 한 단자는 제1 스테이지(12)의 비교기 입력 노드(19)에 연결된다. 전송 게이트 스위치(20)는 노드(19) 및 신호 입력 단자(21) 간에 연결된다. 전송 게이트 스위치(22)는 노드 (19)및 기준 전압 입력 단자(23)간에 연결된다.
비교기(10)는 인버터(27) 및 상기 인버터(27)의 입력에 연결된 결합 캐패시터(29)를 포함하는 제2 스테이지(25)를 갖는다. 전송 게이트 스위치(30)는 인버터(25)의 출력에서 입력까지 연결된다. 캐패시터(29)의 한 단자는 인버터(27)의 입력에 연결되고 다른 한 단자는 제2 스테이지(25)의 비교기 입력 노드(31)에 연결된다. 만일 출력 신호의 추가 증폭이 바람직한 경우, 전압 비교기(10)는 제2 스테이지(25)와 직렬로 연결된 추가 인버터(33 및 34)를 갖는다.
최종 출력 신호는 출력 단자 (35)에서 활용될 수 있다.
전압 비교기(10) 동작시, 스위치(18,20 및 30)는 닫혀있는 반면에 , 스위치(22)는 개방되어 있다. 입력 단자(21)상의 미지의 신호 전압은 전안 비교기(10)에 공급되고 (샘플됨)스테이지(12 및 25)는 자신의 토글(toggle)포인트에서 자동적으로 제로가 된다. 즉, 스위치 (18 빛 30)는 제1 스테이지(12) 및 제2 스테이지(25)가 추가 동작하기 위하여 토글 포인트인 미지의 신호 전압에서 제로가 되도록 닫힌다. 그리고나서, 스위치(18, 20 및 30)는 개방되고 스위치(22)는 입력 단자(23)상의 기준 전압을 노드(19)에 공급하도록 닫힌다. 스테이지(12 및 25)가 토글 포인트에 있기 때문에 , 만일 기준 전압이 미지의 신호 전압 보다 큰 경우, 스테이지(12 및 25)는 제1 방향으로 토글될 것이고 제1 신호, 이예에서 정(positive)의 출력은 출력(35)에서 활용될 것이다. 만일 기준 전압이 미지의 신호 전압보다 작으면, 스테이지(12 및 25)는 제2 방향으로 토글될 것이고 제2 신호, 이예에서 접지 전위는 출력(35)에서 활용될 것이다.인버터(14 및 27)는 약간의 신호 이득을 제공하도록 동작하는데 하나의 스테이지에서 12.5 정도 이득 그리고 두개의 스테이지에서 대략 120이 되도록 한다. 따라서, 미지의 신호전압 및 기준 전압간의 비교는 전압 비교기(10)에 의해 제공되고 필요로되는 신호 이득 양은 활용되는 스테이지수를 결정한다.
전압 비교기(10)가 지닌 주 문제는 통상적인 권선 및 전송 게이트 스위치(18 , 20, 22, 및 30)가 기생 캐패시턴스를 갖는다는 것이다. 게다가,기생 캐패시턴스는 전압 비교기가 사용되는 현재의 아날로그-대-디지탈 변환기의 매우 높은 동작 주파수(1MHz 내지 20MHz)에 의해 증가된다. 이들 기생 캐패시턴스는 제어 입력에 공급되는 클럭 신호 부분 및 그외 잡음을 신호 통로와 결합시키는 경향이 있다. 만일 미지의 신호 전압 및 기준 전압간의 차가 작으면, 신호 통로와 이 잡음과의 결합은 비교기(10)를 질못된 방향으로 토글시키고 에러 출력을 제공한다.
제2도는 본 발명을 구체화한 쵸퍼형 전압 비교기(40)를 도시한 것이다. 전압 비교기(40)는 이해를 돕기 위채 두 스테이지의 전압 비교기로서 도시되어 있다. 제1스테이지(42)는 인버터(43), 결합 캐피시터(44) 및 전송 게이트 피드백 스위치(45)를 포함한다. 두개의 전송 게이트 스위치(46 및 47)는 신호 입력 단자(48)에서 나온 미지의 전압 신호 및 기준 전압 입력 단자(49)에서 나온 기준 전압 각각을 비교기 입력 노드(50)에 결합시킨다. 제2 스테이지(51)는 인버터(52),결합 캐패시터(53) 및 전송 게이트 피드백 스위치(54)를 포함한다. 부가적인 인버터(57 및 58)는 바람직한 경우 출력(59)에서 이득을 증가시키도록 포함될 수 있다. 기술된 구성요소들은 서술된 바와같이 제1도의 비교기(10)와 결합하여 동작한다.
이 실시예에서 캐패시터(65)인 샘플 홀드 회로는 접지네 접속된 한 단자 및 전송 게이트 스위치(67)를 통해 노드(50)에 접속된 한 단자를 갖는다. 전송 게이트 스위치(67)의 제어 단자는 전송 게이트(47)의 제어 단자에 접속 되어 있지만 전송 게이트 스위치(47 및67)가 180° 위상차로 동작하도록 서로 대향되는 극성으로 접속되어 있다. 전송 게이트 스위치(45, 46, 47, 54 및 67)의 동작을 위한 타이밍 챠트가 제3도에 도시되어 있다. 파형 A ,B 및C 는 전송 게이트 스위치에 인가되는 클럭 신호인데, 상기 파형 A는 스위치(46,45,및 54)에 동시에 인가되며, 파형 B 는 스위치(47)에 인가되고 파형 C 는 스위치(67)에 인가된다.
제2도의 회로 동작은 다음과 같다. 스위치(46, 45 및 54)는 클럭 파형 A를 제어 단자에 인가하므로서 닫힌다. 이들 스위치가 닫히므로써, 스테이지(42 및 51)는 단자(48)상의 미지의 입력 신호의 전압 레벨에서 자동으로 제로가 된다. 클럭 파형 C 은 또한 스위치 (67)를 닫아, 캐패시터(65)가 단자(48)상의 미지의 입력 신호의 전압 레벨로 충전되도록 한다. 파형 A 는 파형 B 및 C가 변화하기전 단시간에 변화하여 스위치(46, 45, 및 54)를 파형 B 및 C 가 변화하기전 단시간에 개방시킨다. 이것은 스위치(46 및 47)의 동시 동작에 의해 입력 단자(48)로부터 입력 단자(49)까지 발생될 수 있는 부주의한 단락의 가능성이 없이 미지의 입력 신호에서 기준 신호로 스무드한 스위칭을 보장한다.
스위치(46, 45 및 54)가 개방되고 회로가 설치된 후, 파형 B가 변화하여 스위치(47)를 닫는다. 스위치 (46 ,45 및 54)가 닫힌 상태에서 개방 상태로 변경중인 시간동안 스위치(67)는닫힌 상태로 되어 있다. 캐패시터(65)가 미지의 입력 신호의 전압값으로 충전되기 때문에 전체 비교기 회로는 스위치(46, 45 및 54)의 스위칭동안 자동 제로화된 토글 포인트에서 유지된다. 또한, 스위치(67)D는 스위치(47)와 함께 변화되어, 기억된 미지의 전압이 입력 단자(49)에서 나온 기준 전압이 인가될 때 제거되도록 한다. 따라서, 어떤 스위치 동작에 의해 야기된 어떤 잡음도 회로 동작에 영향을 미치지 않고 캐패시터(65) 및 / 또는 그것의 일정한 동작에 의하여 효과적으로 제거된다. 기준 전압이 인가된 순간까지 토글 포인트에서 자동적으로 제로상태가 되는 비교기는 정확한 기준 전압을 정확한 미지의 입력 전압과 비교한다.
캐패시터(65)는 결합 캐패시터(44 또는 53)보다 훨씬 크게되어 비교기를 자동제로화된 토글 포인트에서 유지시키는 동안 표유 또는 기상 캐패시턴스에 의해 회로와 결합된 어떠한 스위칭 잡음도 필터링하거나 흡수한다. 결합 캐패시터 (44 및 53)는 일반적으로 대략 0.15pF 내지 0.3pF 범위에 있고 캐피시터(65)는 대략 1.0pF 내지 10pF 범위내에서 존재한다. 본 실시예에서 , 결합 캐패시터(44 및 53)는 대략 0.3pF 이고 캐패시터(65)는 대략 1.0pF 이다. 캐피시터(65)가 샘플링 단계동안 회로내에서만 존재하기 때문에 기준 전압 발생기에 어떤 용량성 부하도 추가할 수 없게 되어 비교기(40)의 정밀도에 나쁜 영향을 주지 않는다,
제4도는 아날로그-대-디지탈 변환기(70)를 도시한다. 변환기(70)는 비교기(40)와 유사한 5개의 비교기를 포함한다. A/D 변환기에 공지된 바와같이 , 비교기는 자신에 인가되는 미지의 공통 전압을 기준 전압 래더(71)로부터 상기 비교기 각각에 인가되는 특종 기준 전압과 비교하기 위하여 순차적으로 동작한다.
이 실시예에서, 각각의 비교기용 샘플 홀드 회로를 포함하는 대신에 ,단일 샘플 홀드 회로(72)가 활용되고 전송 게이트 스위치(73 내지 77) 에 의해 각 비교기에 접속된다. 샘플 홀드 회로(72)는 미지의 입력 전압을 샘플시키고 유지시킬 수 있는 어떤 회로,즉 복잡한 스위칭 회로에서 간단한 바랙터 또는 캐패시터로 될 수 있다.
제5도는 제4도에 도시된 변환기와 유사한 A/D 변환기(80)의 실리예를 도시한다. 이 실시예에서 샘플 홀드 회로는 접지에 접속된 한 단자 및 다수의 전송 게이트 스위치(83 내지 87)의 각 입력에 접속된 다른 하나의 단자를 갖는 간단하 캐패시터이다. 그 동작은 제4도의 변환기(70)와 관련하여 서술된 것과 동일하다.. 단일 비교기(40)와 관련하여 서술된 바와같이 . 캐패시터(81)는 5개의 비교기의 어떤 결합 캐패시터보다 훨씬 크다. 만일 다른 형의 샘플 홀드 회로가 활용되면, 그들은 결합 캐패시터의 기억 용량과 비교되어 큰 용량을 유지하는 특성을 포함한다,
따라서, 새롭고 개선된 전압 비교기는 신뢰도는 높지만 .제조 비용이 싸고 구조가 간단한 것이다. 더구나, 새롭고 개선된 아날로그 -대 -디지탈 변환기는 제조하는데 복잡함이 없이 신뢰도를 높일 수 있는 것이다.
본 발명의 특징 실시예를 도시하고 서술하였지만 ,당업자는 상기 장치들을 수정하고 개선할 수 있다. 그러므로 본 발명은 첨부된 청구범위에 의도되고 도시된 특정 형태에만 국한되는 것이 아니라 본 발명의 원리 및 영역을 벗어남이 없는 모든 장치를 포함한다.

Claims (2)

  1. 입력 노드,출력 및 상기 입력 노드와 상기 출력 노드간을 결합하는 제1 스위치(45)를 갖는 인버터(43)를 포함하는 전압 비교기에 있어서, 한쪽의 단자가 상기 인버터(43)의 상기 입력 노드에 접속되며, 다른쪽의 단자가 상기 전압 비교기의 입력 노드(50)에 접속되는 결합 콘덴서(44)와 제2스위치(46)에 의해서 상기 전압 비교기의 입력 노드(50)에 접속되는 신호 입력 단자(48) 및 제3 스위치(47)에 의해서 상기 전압 비교기의 입력 노드(50)에 접속되는 기준 전압 입력 단자(49) 및, 제4 스위치(67, 73,내지 77, 83 내지 87 )에 의해서 상기 전압 비교기의 입력 노드(50)에 접속되는 샘플 홀드 회로(65, 72, 81)로 구성되며, 상기 제1스위치와 상기 제2 스위치는 동위상에서 개폐되며, 상기 제3스위치와 상기 제4 스위치는 역위상에서 개폐되며, 상기 제1 및 제2스위치가 닫힌상태에서 개방 상태로 천이된 후 소정 기간 경과후에 상기 제3 스위치는 개방 상태에서 닫힌 상태로 천이되는 것을 특징으로하는 전압 비교기.
  2. 입력 노드,출력 및 상기 입력 노드와 상기 출력 노드간을 결합하는 제1스위치(45)를 갖는 인버터(43)를 구비하는 전압 비교기에서, 한쪽의 단자가 상기 인버터(43)의 상기 입력 노드에 접속되며, 다른쪽의 단자가 상기 전압 비교기의 입력 노드(50)에 접속되는 결합 콘덴서(44)와, 제2 스위치(46)에 의해서 상기 전압 비교기의 입력 노드(50)에 접속되는 신호 입력 단자(48) 및 제3 스위치(47)에 의해서 상기 전압 비교기의 입력 노드(50)에 접속되는 기준 전압 입력 단자(49) 및, 제4 스위치(67, 73 내지 77, 83 내지 87)에 의해서 상기 전압 비교기의 입력 노드(50)에 접속되는 샘플 홀드 회로(65,72,81)로 구성되는 전압 비교기에서 전압을 비교하는 방법에 있어서, 제1 및 제2 스위치(45, 46)를 닫으며, 상기 신호 입력 단자(48)로부터 상기 비교기의 입력 노드(50)에 제1전압을 인가하여 상기 인버터(43)를 자동 제로 조정하여 상기 제1 전압의 값에서 토글하는 단계와, 상기 제1 전압을 유지하는 단계와, 유지된 전압을 상기 전압 비교기의 입력 노드(50)에 인가하여 상기 제1 및 제2 스위치(45,46)를 개방하는 단계 및, 상기 제1 및 제2스위치(45,56)를 개방한 후 소정 기간 경과후에 제4 스위치를 개발하는 한편, 제3 스위치(47)를 닫으므로써 상기 기준 전압 입력 단자로부터 제2 전압을 상기 전압 비교기의 입력 노드(50)에 인가하여 상기 제1전압과 비교하는 단계로 구성되는 것을 특징으로하는 전압 비교 방법.
KR1019910011150A 1990-07-05 1991-07-02 쵸퍼형 전압 비교기 및 전압 비교 방법 KR0160990B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/548,529 US5165058A (en) 1990-07-05 1990-07-05 Voltage comparator with sample hold circuit
US548,529 1990-07-05
JP548,529 1990-07-05

Publications (2)

Publication Number Publication Date
KR920003669A KR920003669A (ko) 1992-02-29
KR0160990B1 true KR0160990B1 (ko) 1999-03-20

Family

ID=24189234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011150A KR0160990B1 (ko) 1990-07-05 1991-07-02 쵸퍼형 전압 비교기 및 전압 비교 방법

Country Status (6)

Country Link
US (1) US5165058A (ko)
EP (1) EP0465249B1 (ko)
JP (1) JP2727803B2 (ko)
KR (1) KR0160990B1 (ko)
DE (1) DE69128986T2 (ko)
HK (1) HK1005493A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222276B2 (ja) * 1993-07-30 2001-10-22 セイコーインスツルメンツ株式会社 コンパレータ回路およびコンパレータ回路の制御方法
JP3207745B2 (ja) * 1995-03-31 2001-09-10 東芝マイクロエレクトロニクス株式会社 コンパレータ回路
JP3819986B2 (ja) * 1997-02-24 2006-09-13 株式会社ルネサステクノロジ アナログ／ディジタル変換器制御方法
JPH10256884A (ja) * 1997-03-12 1998-09-25 Mitsubishi Electric Corp 電圧比較器及びａ／ｄコンバータ
JP3618689B2 (ja) * 2001-05-31 2005-02-09 イノテック株式会社 チョッパ型電圧比較器及びそれを用いたアナログデジタル変換器
WO2003014913A2 (en) 2001-08-10 2003-02-20 Shakti Systems, Inc. Hybrid comparator and method
JP2003188726A (ja) * 2001-12-17 2003-07-04 Fujitsu Ltd Ａ／ｄコンバータ及びシステム及びコンパレータ
KR100427404B1 (ko) * 2001-12-19 2004-04-14 썬스타 산업봉제기계 주식회사 전자식 바택 재봉기에 구비된 공압식 페달 구동장치 및 그방법
US9160293B2 (en) 2013-09-07 2015-10-13 Robert C. Schober Analog amplifiers and comparators

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097753A (en) * 1976-04-02 1978-06-27 International Business Machines Corporation Comparator circuit for a C-2C A/D and D/A converter
JPS5848121A (ja) * 1981-09-16 1983-03-22 Mitsubishi Electric Corp 半導体集積回路装置
JPS58121809A (ja) * 1982-01-14 1983-07-20 Toshiba Corp 増幅回路
JPS58170213A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 電圧比較回路
DE3369615D1 (en) * 1982-07-30 1987-03-05 Toshiba Kk Differential voltage amplifier
JPS61212120A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd Ａｄコンバ−タ
JPS6272225A (ja) * 1985-09-25 1987-04-02 Mitsubishi Electric Corp Ａ／ｄコンバ−タ
US4691189A (en) * 1986-05-23 1987-09-01 Rca Corporation Comparator with cascaded latches
JP2757991B2 (ja) * 1988-01-26 1998-05-25 ソニー株式会社 直並列型ａｄコンバータ用チョッパ型比較器
US4897655A (en) * 1988-03-10 1990-01-30 Harris Semiconductor Patents, Inc. High speed apparatus for a single latch flash analog-to-digital converter

Also Published As

Publication number Publication date
HK1005493A1 (en) 1999-01-08
DE69128986D1 (de) 1998-04-09
EP0465249B1 (en) 1998-03-04
JP2727803B2 (ja) 1998-03-18
DE69128986T2 (de) 1998-09-10
KR920003669A (ko) 1992-02-29
JPH04242321A (ja) 1992-08-31
US5165058A (en) 1992-11-17
EP0465249A1 (en) 1992-01-08

Similar Documents

Publication Publication Date Title
US5410195A (en) Ripple-free phase detector using two sample-and-hold circuits
US4539551A (en) Differential voltage amplifier
KR0140757B1 (ko) 공통 모우드 저지 성능이 증가된 전하 재분배 a/d 변화기 및 a/d 변환 방법
US4348658A (en) Analog-to-digital converter using half range technique
US4710724A (en) Differential CMOS comparator for switched capacitor applications
US6046612A (en) Self-resetting comparator circuit and method
US10187077B2 (en) Precharge switch-capacitor circuit and method
JPH0322103B2 (ko)
EP0379240A1 (en) Clocked comparator with offset reduction
US5311085A (en) Clocked comparator with offset-voltage compensation
KR0160990B1 (ko) 쵸퍼형 전압 비교기 및 전압 비교 방법
US4211942A (en) Voltage comparator provided with capacitively cascade-connected inverting amplifiers
US4908624A (en) Successive approximation type A/D converter
JP3105862B2 (ja) 電圧比較回路
US4237390A (en) Switching comparator
US5148054A (en) High accuracy MOSFET-switched sampling circuit
US10916321B2 (en) Circuit with capacitors and corresponding method
JPH0215713A (ja) アナログ・ディジタル変換回路
US4903241A (en) Read circuit having a limited-bandwidth amplifier for holding the output of a delay circuit
US5892374A (en) Latching comparator with input offset adjustment
RU2352061C1 (ru) Дифференциальный компаратор с выборкой входного сигнала
US5514972A (en) Voltage comparison circuit
US4616145A (en) Adjustable CMOS hysteresis limiter
US4937472A (en) Sampling-holding circuit with high sampling frequency
EP0573419B1 (en) Low power dissipation autozeroed comparator circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 13

EXPY Expiration of term