JP2727803B2 - サンプル・ホ−ルド回路を有する電圧比較器およびエラー低減方法 - Google Patents
サンプル・ホ−ルド回路を有する電圧比較器およびエラー低減方法Info
- Publication number
- JP2727803B2 JP2727803B2 JP3191295A JP19129591A JP2727803B2 JP 2727803 B2 JP2727803 B2 JP 2727803B2 JP 3191295 A JP3191295 A JP 3191295A JP 19129591 A JP19129591 A JP 19129591A JP 2727803 B2 JP2727803 B2 JP 2727803B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- input node
- voltage comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ・デジタル(A
/D) 変換器に使用されるチョッパ型電圧比較器に関する
ものである。
/D) 変換器に使用されるチョッパ型電圧比較器に関する
ものである。
【０００２】
【従来の技術】チョッパ型電圧比較器は、結合コンデン
サおよび３個または４個のスイッチ、一般的には伝達ゲ
ート型であるが、によって入力に結合される単数または
複数の、信号を有するインバータ段を含むのが典型的で
ある。伝達ゲートは、入力信号と少なくとも１つの基準
信号を比較器の入力ノードに供給し、インバータの１個
か２個に帰還信号を供給するために利用される。比較器
をアナログ・デジタル変換器内で使用する場合、半導体
チップ上の単一回路に組み込まねばならず、この組み込
みを行うには、伝達ゲートのようないくつかのタイプの
半導体スイッチを使用することが必要になる。
サおよび３個または４個のスイッチ、一般的には伝達ゲ
ート型であるが、によって入力に結合される単数または
複数の、信号を有するインバータ段を含むのが典型的で
ある。伝達ゲートは、入力信号と少なくとも１つの基準
信号を比較器の入力ノードに供給し、インバータの１個
か２個に帰還信号を供給するために利用される。比較器
をアナログ・デジタル変換器内で使用する場合、半導体
チップ上の単一回路に組み込まねばならず、この組み込
みを行うには、伝達ゲートのようないくつかのタイプの
半導体スイッチを使用することが必要になる。
【０００３】
【発明が解決しようとする課題】いかなる半導体スイッ
チについても、特に伝達ゲートについての主要な課題
は、入力／出力端子と制御端子との間の寄生キャパシタ
ンスである。寄生キャパシタンスは、特に非常に高い周
波数で、制御信号の一部を制御端子から入力／出力端子
に供給する傾向がある。この問題点はアナログ・デジタ
ル変換器において、特に入力および基準電圧が非常に小
さいか、または比較が極度に微妙な場合、重大なエラー
を引き起こしかねない。
チについても、特に伝達ゲートについての主要な課題
は、入力／出力端子と制御端子との間の寄生キャパシタ
ンスである。寄生キャパシタンスは、特に非常に高い周
波数で、制御信号の一部を制御端子から入力／出力端子
に供給する傾向がある。この問題点はアナログ・デジタ
ル変換器において、特に入力および基準電圧が非常に小
さいか、または比較が極度に微妙な場合、重大なエラー
を引き起こしかねない。
【０００４】本発明の目的は、新しい、改良型のチョッ
パ型電圧比較器を提供することである。
パ型電圧比較器を提供することである。
【０００５】また、本発明は、非常に信頼度の高い電圧
比較をなし得る、新しい、改良型のチョッパ型電圧比較
器を提供することも目的とする。
比較をなし得る、新しい、改良型のチョッパ型電圧比較
器を提供することも目的とする。
【０００６】さらに、本発明は、本質的には従来の変換
器と同じく製造が容易であり、しかも、新しい、改良型
の電圧比較器を使用する改良型アナログ・デジタル変換
器を提供することをも目的とする。
器と同じく製造が容易であり、しかも、新しい、改良型
の電圧比較器を使用する改良型アナログ・デジタル変換
器を提供することをも目的とする。
【０００７】上述した課題は、以下に説明する電圧比較
器により解決することができる。その電圧比較器は：入
力ノード，出力，および入力ノードと出力との間を結合
する第１スイッチ４５を有するインバータ４３と、一方
の端子がインバータ４３の入力ノードに接続され、他方
の端子が電圧比較器の入力ノード５０に接続される結合
コンデンサ４４と、第２スイッチ４６によって電圧比較
器の入力ノード５０に接続される信号入力端子４８およ
び第３スイッチ４７によって電圧比較器の入力ノード５
０に接続される基準電圧入力端子４９と、第４スイッチ
６７，７３〜７７，８３〜８７によって電圧比較器の入
力ノード５０に接続されるサンプル・ホールド回路６
５，７２，８１から構成され、第１スイッチと第２スイ
ッチとは同位相で開閉し、第３スイッチと第４スイッチ
とは逆位相で開閉し、第１および第２スイッチが閉状態
から開状態に遷移した後所定期間経過後に、第３スイッ
チは開状態から閉状態に遷移する、電圧比較器である。
器により解決することができる。その電圧比較器は：入
力ノード，出力，および入力ノードと出力との間を結合
する第１スイッチ４５を有するインバータ４３と、一方
の端子がインバータ４３の入力ノードに接続され、他方
の端子が電圧比較器の入力ノード５０に接続される結合
コンデンサ４４と、第２スイッチ４６によって電圧比較
器の入力ノード５０に接続される信号入力端子４８およ
び第３スイッチ４７によって電圧比較器の入力ノード５
０に接続される基準電圧入力端子４９と、第４スイッチ
６７，７３〜７７，８３〜８７によって電圧比較器の入
力ノード５０に接続されるサンプル・ホールド回路６
５，７２，８１から構成され、第１スイッチと第２スイ
ッチとは同位相で開閉し、第３スイッチと第４スイッチ
とは逆位相で開閉し、第１および第２スイッチが閉状態
から開状態に遷移した後所定期間経過後に、第３スイッ
チは開状態から閉状態に遷移する、電圧比較器である。
【０００８】
【実施例】図１は代表的な２ステージのチョッパ型電圧
比較器10を図示したものである。電圧比較器10の第１ス
テージ12には、インバータ14とこれの入力を結合する結
合コンデンサ16が含まれる。伝達ゲート・スイッチ18
は、インバータ14の出力と入力を接続する。コンデンサ
16の一方の端子はインバータ14の入力に接続し、他方の
端子は第１ステージ12のコンデンサ入力ノード19に接続
する。伝達ゲート・スイッチ20は、ノード19と信号入力
端子21との間を接続する。伝達ゲート・スイッチ22はノ
ード19と基準電圧入力端子23との間を接続する。
比較器10を図示したものである。電圧比較器10の第１ス
テージ12には、インバータ14とこれの入力を結合する結
合コンデンサ16が含まれる。伝達ゲート・スイッチ18
は、インバータ14の出力と入力を接続する。コンデンサ
16の一方の端子はインバータ14の入力に接続し、他方の
端子は第１ステージ12のコンデンサ入力ノード19に接続
する。伝達ゲート・スイッチ20は、ノード19と信号入力
端子21との間を接続する。伝達ゲート・スイッチ22はノ
ード19と基準電圧入力端子23との間を接続する。
【０００９】比較器10は、インバータ27およびインバー
タ27の入力に接続する結合コンデンサ29を含む第２ステ
ージを有する。伝達ゲート・スイッチ30はインバータ27
の出力と入力とを接続する。コンデンサ29の一方の端子
はインバータ27の入力と接続し、他方の端子は第２ステ
ージ25の比較器の入力ノード31と接続する。電圧比較器
10は、出力信号の追加の増幅が望まれる場合インバータ
33,34を追加し、これを第２ステージ25と直列に接続し
てもよい。最終的な出力信号は出力端子35から得られ
る。
タ27の入力に接続する結合コンデンサ29を含む第２ステ
ージを有する。伝達ゲート・スイッチ30はインバータ27
の出力と入力とを接続する。コンデンサ29の一方の端子
はインバータ27の入力と接続し、他方の端子は第２ステ
ージ25の比較器の入力ノード31と接続する。電圧比較器
10は、出力信号の追加の増幅が望まれる場合インバータ
33,34を追加し、これを第２ステージ25と直列に接続し
てもよい。最終的な出力信号は出力端子35から得られ
る。
【００１０】電圧比較器10の動作中、スイッチ22が開放
されている間、スイッチ18,20,30は閉じる。入力端子21
での未知の入力信号電圧は電圧比較器10に供給され（サ
ンプル化）、ステージ12,25はそれぞれのトグル点で自
動零位調整される。つまり、スイッチ18,30は閉じてい
るので、第１ステージ12および第２ステージ25は未知の
信号電圧で零位調整され、これが次の動作のためのトグ
ル点となる。その後、スイッチ18,20,30は開放され、ス
イッチ22が閉じられることによって、入力端子23の基準
電圧はノード19に供給される。ステージ12,25はそれぞ
れのトグル点であるので、基準電圧が未知の信号電圧よ
りも大きい場合、ステージ12,25は第１方向にトグル
し、第１信号、この例では正出力が出力35で得られる。
基準電圧が未知の信号電圧よりも小さい場合、ステージ
12,25は第２方向にトグルし、第２信号、この例では接
地電位が出力35で得られる。インバータ14,27は、12.5
と類似する一つのステージおよび 120と大体似通った二
つのステージに対してある程度の信号利得を提供するよ
う動作する。このように、電圧比較器10によって未知の
信号電圧と基準電圧との比較が達成され、必要とされる
信号利得の規模は使用するステージの数を決定する。
されている間、スイッチ18,20,30は閉じる。入力端子21
での未知の入力信号電圧は電圧比較器10に供給され（サ
ンプル化）、ステージ12,25はそれぞれのトグル点で自
動零位調整される。つまり、スイッチ18,30は閉じてい
るので、第１ステージ12および第２ステージ25は未知の
信号電圧で零位調整され、これが次の動作のためのトグ
ル点となる。その後、スイッチ18,20,30は開放され、ス
イッチ22が閉じられることによって、入力端子23の基準
電圧はノード19に供給される。ステージ12,25はそれぞ
れのトグル点であるので、基準電圧が未知の信号電圧よ
りも大きい場合、ステージ12,25は第１方向にトグル
し、第１信号、この例では正出力が出力35で得られる。
基準電圧が未知の信号電圧よりも小さい場合、ステージ
12,25は第２方向にトグルし、第２信号、この例では接
地電位が出力35で得られる。インバータ14,27は、12.5
と類似する一つのステージおよび 120と大体似通った二
つのステージに対してある程度の信号利得を提供するよ
う動作する。このように、電圧比較器10によって未知の
信号電圧と基準電圧との比較が達成され、必要とされる
信号利得の規模は使用するステージの数を決定する。
【００１１】電圧比較器10における主要な問題点は、通
常の配線および伝達ゲート・スイッチ18,20,22,30 が寄
生キャパシタンスをもつことである。さらに、比較器が
使用される現在のアナログ・デジタル変換器の非常に高
い動作周波数(1MHz-20MHz)によって、寄生キャパシタン
スが実質的に増加することも問題である。これらの寄生
キャパシタンスは、制御入力に供給されるクロック信号
の一部およびその他のノイズを信号パスに結合する傾向
がある。未知の信号電圧と基準電圧の差が小さい場合、
このノイズと信号パスとが結合することは比較器10が誤
った方向にトグルされ、誤った出力を提供する原因とな
り得る。
常の配線および伝達ゲート・スイッチ18,20,22,30 が寄
生キャパシタンスをもつことである。さらに、比較器が
使用される現在のアナログ・デジタル変換器の非常に高
い動作周波数(1MHz-20MHz)によって、寄生キャパシタン
スが実質的に増加することも問題である。これらの寄生
キャパシタンスは、制御入力に供給されるクロック信号
の一部およびその他のノイズを信号パスに結合する傾向
がある。未知の信号電圧と基準電圧の差が小さい場合、
このノイズと信号パスとが結合することは比較器10が誤
った方向にトグルされ、誤った出力を提供する原因とな
り得る。
【００１２】図２は、本発明を具体化するチョッパ型電
圧比較器40を模式的に図示したものである。電圧比較器
40は、理解を容易にするために２段階の電圧比較器とし
て図示してある。第１ステージ42はインバータ43、結合
コンデンサ44および伝達ゲート帰還スイッチ45を含む。
２個の伝達ゲート・スイッチ46,47 は信号入力端子48か
ら発する未知の電圧の信号と基準電圧入力端子49から発
する基準電圧とを、それぞれ比較器の入力ノード50に結
合する。第２ステージ51はインバータ52，結合コンデン
サ53および伝達ゲート帰還スイッチ54を含む。追加のイ
ンバータ57,58 は必要に応じて追加され、出力59におけ
る利得を増加させる。図示された構成部品は図１に示す
比較器10に関して記述するところにしたがって動作す
る。
圧比較器40を模式的に図示したものである。電圧比較器
40は、理解を容易にするために２段階の電圧比較器とし
て図示してある。第１ステージ42はインバータ43、結合
コンデンサ44および伝達ゲート帰還スイッチ45を含む。
２個の伝達ゲート・スイッチ46,47 は信号入力端子48か
ら発する未知の電圧の信号と基準電圧入力端子49から発
する基準電圧とを、それぞれ比較器の入力ノード50に結
合する。第２ステージ51はインバータ52，結合コンデン
サ53および伝達ゲート帰還スイッチ54を含む。追加のイ
ンバータ57,58 は必要に応じて追加され、出力59におけ
る利得を増加させる。図示された構成部品は図１に示す
比較器10に関して記述するところにしたがって動作す
る。
【００１３】サンプル・ホールド回路は本実施例におい
てはコンデンサ65であるが、一方の端子は接地されてお
り、他方の端子は伝達ゲート・スイッチ67を経由してノ
ード50と結合する。伝達ゲート・スイッチ67の制御端子
は伝達ゲート・スイッチ47の制御端子に結合されるが、
反対の極性であるため、伝達ゲート・スイッチ47, 67は
180 度ずれて動作する。伝達ゲート・スイッチ45,46,4
7,54,67が動作するタイミングは図３に示すとおりであ
る。波形Ａ，ＢおよびＣは伝達ゲート・スイッチにかか
るクロック信号であり、波形Ａは同時にスイッチ46,45,
54にもかかり、波形Ｂはスイッチ47に、波形Ｃはスイッ
チ67にかかる。
てはコンデンサ65であるが、一方の端子は接地されてお
り、他方の端子は伝達ゲート・スイッチ67を経由してノ
ード50と結合する。伝達ゲート・スイッチ67の制御端子
は伝達ゲート・スイッチ47の制御端子に結合されるが、
反対の極性であるため、伝達ゲート・スイッチ47, 67は
180 度ずれて動作する。伝達ゲート・スイッチ45,46,4
7,54,67が動作するタイミングは図３に示すとおりであ
る。波形Ａ，ＢおよびＣは伝達ゲート・スイッチにかか
るクロック信号であり、波形Ａは同時にスイッチ46,45,
54にもかかり、波形Ｂはスイッチ47に、波形Ｃはスイッ
チ67にかかる。
【００１４】図２の回路の動作は次のとおりである。ス
イッチ46,45,54は、クロック波形Ａが制御端子にかかる
ことにより閉じる。これらのスイッチが閉じた状態で、
ステージ42,51は端子48に対する未知の入力信号の電位
において自動零位調整される。クロック波形Ｃもスイッ
チ67を閉じさせるので、コンデンサ65は端子48の未知の
入力信号の電位にまで充電される。波形Ａは波形Ｂおよ
び波形Ｃが変化する少し前に変化し、スイッチ46,45,54
を波形ＢおよびＣが変化する少し前に開かせる。これに
よって、スイッチ46,47が同時に動作するために入力端
子48から入力端子49へ不測の短絡が発生するということ
もなく、未知の入力信号から基準信号へと円滑な切替え
が達成される。
イッチ46,45,54は、クロック波形Ａが制御端子にかかる
ことにより閉じる。これらのスイッチが閉じた状態で、
ステージ42,51は端子48に対する未知の入力信号の電位
において自動零位調整される。クロック波形Ｃもスイッ
チ67を閉じさせるので、コンデンサ65は端子48の未知の
入力信号の電位にまで充電される。波形Ａは波形Ｂおよ
び波形Ｃが変化する少し前に変化し、スイッチ46,45,54
を波形ＢおよびＣが変化する少し前に開かせる。これに
よって、スイッチ46,47が同時に動作するために入力端
子48から入力端子49へ不測の短絡が発生するということ
もなく、未知の入力信号から基準信号へと円滑な切替え
が達成される。
【００１５】スイッチ46,45,54が開き、回路が定着した
後、波形Ｂは変化し、スイッチ47を閉じさせる。スイッ
チ67は、スイッチ46,45,54が閉じた状態から開いた状態
に変わる間は、閉じた状態を保つことに注意する。コン
デンサ65は未知の入力信号の電位まで充電されるので、
比較器全体の回路はスイッチ46,45,54が切替えを行う
間、自動零位調整されたトグル点に保たれる。また、ス
イッチ67はスイッチ47とともに変わるので、温存された
未知の電圧は入力端子49から基準電圧がかかるにつれて
除去される。このように、いかなるスイッチの動作によ
って生じたノイズも回路の作動に影響を与えるものでは
なく、コンデンサ65および／または独特の動作によって
効率的に除去される。比較器は基準電圧がかかる瞬間ま
でトグル点で自動零位調整されたままの状態を保ち、正
確な未知の入力電圧と正確な基準電圧とを比較する。
後、波形Ｂは変化し、スイッチ47を閉じさせる。スイッ
チ67は、スイッチ46,45,54が閉じた状態から開いた状態
に変わる間は、閉じた状態を保つことに注意する。コン
デンサ65は未知の入力信号の電位まで充電されるので、
比較器全体の回路はスイッチ46,45,54が切替えを行う
間、自動零位調整されたトグル点に保たれる。また、ス
イッチ67はスイッチ47とともに変わるので、温存された
未知の電圧は入力端子49から基準電圧がかかるにつれて
除去される。このように、いかなるスイッチの動作によ
って生じたノイズも回路の作動に影響を与えるものでは
なく、コンデンサ65および／または独特の動作によって
効率的に除去される。比較器は基準電圧がかかる瞬間ま
でトグル点で自動零位調整されたままの状態を保ち、正
確な未知の入力電圧と正確な基準電圧とを比較する。
【００１６】コンデンサ65は結合コンデンサ44,53より
もずっと大きいので、比較器を自動零位調整されたトグ
ル点に保持しながら、迷容量または寄生容量によって回
路に結合された切替ノイズを濾過または吸収することが
できることに注意しなければならない。結合コンデンサ
44,53 は一般的には大体0.15pFから 0.3pFの範囲にあ
り、コンデンサ65は大体 1.0pFから10pFの範囲になけれ
ばならない。本実施例では、結合コンデンサ44, 53は大
体 0.3pFであり、コンデンサ65は大体1.0pF である。コ
ンデンサ65はサンプリング段階を通じてのみ回路にある
ので、基準電圧ゼネレータに対していかなる容量性負荷
を加えるものではなく、したがって比較器40の精度に悪
影響を及ぼすものではない。
もずっと大きいので、比較器を自動零位調整されたトグ
ル点に保持しながら、迷容量または寄生容量によって回
路に結合された切替ノイズを濾過または吸収することが
できることに注意しなければならない。結合コンデンサ
44,53 は一般的には大体0.15pFから 0.3pFの範囲にあ
り、コンデンサ65は大体 1.0pFから10pFの範囲になけれ
ばならない。本実施例では、結合コンデンサ44, 53は大
体 0.3pFであり、コンデンサ65は大体1.0pF である。コ
ンデンサ65はサンプリング段階を通じてのみ回路にある
ので、基準電圧ゼネレータに対していかなる容量性負荷
を加えるものではなく、したがって比較器40の精度に悪
影響を及ぼすものではない。
【００１７】図４はアナログ・デジタル変換器70を図示
したものである。変換器70は比較器40と類似する比較器
を５個含んでいる。A/D変換器で知られるとおり、比較
器は、基準電圧ラダー71からおのおのにかけられた特定
の基準電圧に対して、おのおのにかけられた共通の未知
の電圧を順次比較するよう動作する。本実施例では、比
較器のそれぞれについてサンプル・ホールド回路を含む
かわりに、単一のサンプル・ホールド回路72を利用し、
伝達ゲート・スイッチ73〜77を通してこの比較器に接続
されている。サンプル・ホールド回路72は、複合スイッ
チング回路から単一バラクタまたはコンデンサまで、未
知の入力電圧をサンプル化し、保持することが可能であ
ればいかなる回路であってもよい。
したものである。変換器70は比較器40と類似する比較器
を５個含んでいる。A/D変換器で知られるとおり、比較
器は、基準電圧ラダー71からおのおのにかけられた特定
の基準電圧に対して、おのおのにかけられた共通の未知
の電圧を順次比較するよう動作する。本実施例では、比
較器のそれぞれについてサンプル・ホールド回路を含む
かわりに、単一のサンプル・ホールド回路72を利用し、
伝達ゲート・スイッチ73〜77を通してこの比較器に接続
されている。サンプル・ホールド回路72は、複合スイッ
チング回路から単一バラクタまたはコンデンサまで、未
知の入力電圧をサンプル化し、保持することが可能であ
ればいかなる回路であってもよい。
【００１８】図５は、図４に示されたと類似する A/D変
換器80の実施例を示したものである。本実施例において
は、サンプル・ホールド回路は単一のコンデンサ81であ
り、これの一方の端子は接地し、他方の端子は複数の伝
達ゲート・スイッチ83〜87 のおのおのの入力に接続し
ている。動作は、図４の変換器70に関連して行った説明
に記述されているとおりである。単一コンデンサ40に関
して記述したように、コンデンサ81は５個の比較器にお
けるいかなる結合コンデンサよりもはるかに大きくなけ
ればならない。その他の型のサンプル・ホールド回路が
利用される場合、これらは結合コンデンサの保存容量に
比較して規模の大きい保持特性を含まねばならない。
換器80の実施例を示したものである。本実施例において
は、サンプル・ホールド回路は単一のコンデンサ81であ
り、これの一方の端子は接地し、他方の端子は複数の伝
達ゲート・スイッチ83〜87 のおのおのの入力に接続し
ている。動作は、図４の変換器70に関連して行った説明
に記述されているとおりである。単一コンデンサ40に関
して記述したように、コンデンサ81は５個の比較器にお
けるいかなる結合コンデンサよりもはるかに大きくなけ
ればならない。その他の型のサンプル・ホールド回路が
利用される場合、これらは結合コンデンサの保存容量に
比較して規模の大きい保持特性を含まねばならない。
【００１９】これをもって、新しい改良型の電圧比較器
は信頼度が大きいばかりでなく、コストもそれほど高い
ものではなく、しかも製造も複雑ではないことが明らか
である。さらに、新しい改良型のアナログ・デジタル変
換器も、製造が複雑化することなく、信頼度が高まるこ
とが明らかである。
は信頼度が大きいばかりでなく、コストもそれほど高い
ものではなく、しかも製造も複雑ではないことが明らか
である。さらに、新しい改良型のアナログ・デジタル変
換器も、製造が複雑化することなく、信頼度が高まるこ
とが明らかである。
【００２０】ここに本発明の特定の実施例を解説してき
たが、当業者にはその他の修正と改良が思い浮かぶであ
ろう。したがって、本発明が本仕様書で示された特定の
形に限定されないことが理解されることを要望し、ま
た、添付した特許請求の範囲が本発明の精神と範囲から
逸脱しないすべての修正を包括することを要望する。
たが、当業者にはその他の修正と改良が思い浮かぶであ
ろう。したがって、本発明が本仕様書で示された特定の
形に限定されないことが理解されることを要望し、ま
た、添付した特許請求の範囲が本発明の精神と範囲から
逸脱しないすべての修正を包括することを要望する。
【図１】典型的なチョッパ型電圧比較器の模式的な図で
ある。
ある。
【図２】本発明を具体化する典型的なチョッパ型電圧比
較器の模式的な図である。
較器の模式的な図である。
【図３】図２に示される電圧比較器のさまざまな入力に
関わる波形とクロック信号のタイミングを示した図であ
る。
関わる波形とクロック信号のタイミングを示した図であ
る。
【図４】図２に示される電圧比較器を組み込んだアナロ
グ・デジタル変換器を図示したものである。
グ・デジタル変換器を図示したものである。
【図５】図４に示されるのと類似するが、本発明の他の
実施例を含むアナログ・デジタル変換器の図である。
実施例を含むアナログ・デジタル変換器の図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−190120（ＪＰ，Ａ) 特開 昭58−48121（ＪＰ，Ａ) 特開 昭62−72225（ＪＰ，Ａ) 特開 昭61−212120（ＪＰ，Ａ)
Claims (2)
- 【請求項１】入力ノード，出力，および前記入力ノード
と前記出力との間を結合する第１スイッチ４５を有する
インバータ４３を含む電圧比較器であって： 一方の端子が前記インバータ４３の前記入力ノードに接
続され、他方の端子が前記電圧比較器の入力ノード５０
に接続される結合コンデンサ４４； 第２スイッチ４６によって前記電圧比較器の入力ノード
５０に接続される信号入力端子４８および第３スイッチ
４７によって前記電圧比較器の入力ノード５０に接続さ
れる基準電圧入力端子４９；および 第４スイッチ６７，７３〜７７，８３〜８７によって前
記電圧比較器の入力ノード５０に接続されるサンプル・
ホールド回路６５，７２，８１； から構成され、前記第１スイッチと前記第２スイッチとは同位相で開閉
し、前記第３スイッチと前記第４スイッチとは逆位相で
開閉し、 前記第１および第２スイッチが閉状態から開状態に遷移
した後所定期間経過後に、前記第３スイッチは開状態か
ら閉状態に遷移する、ことを特徴とする電圧比較器。 - 【請求項２】入力ノード，出力，および前記入力ノード
と前記出力との間を結合する第１スイッチ４５を有する
インバータ４３を含む電圧比較器であって： 一方の端子が前記インバータ４３の前記入力ノードに接
続され、他方の端子が前記電圧比較器の入力ノード５０
に接続される結合コンデンサ４４； 第２スイッチ４６によって前記電圧比較器の入力ノード
５０に接続される信号入力端子４８および第３スイッチ
４７によって前記電圧比較器の入力ノード５０に接続さ
れる基準電圧入力端子４９；および 第４スイッチ６７，７３〜７７，８３〜８７によって前
記電圧比較器の入力ノード５０に接続されるサンプル・
ホールド回路６５，７２，８１； から構成される電圧比較器における電圧を比較する方法
であって： 第１および第２スイッチ４５，４６を閉じ、前記信号入
力端子４８から前記比較器の入力ノード５０に第１電圧
を印加して前記インバータ４３を自動零位調整し、前記
第１電圧の値でトグルする段階； 前記第１電圧を保存する段階； 保存した電圧を前記電圧比較器の入力ノード５０に印加
して前記第１および第２スイッチ４５，４６を開く段
階；および前記第１および第２スイッチ４５，４６を開いた後所定
期間経過後に第４スイッチを開く一方、第３スイッチ４
７を閉じることにより、 前記基準電圧入力端子から第２
電圧を前記電圧比較器の入力ノード５０に印加して前記
第１電圧と比較する段階： から構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US548529 | 1990-07-05 | ||
| US07/548,529 US5165058A (en) | 1990-07-05 | 1990-07-05 | Voltage comparator with sample hold circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04242321A JPH04242321A (ja) | 1992-08-31 |
| JP2727803B2 true JP2727803B2 (ja) | 1998-03-18 |
Family
ID=24189234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191295A Expired - Fee Related JP2727803B2 (ja) | 1990-07-05 | 1991-07-05 | サンプル・ホ−ルド回路を有する電圧比較器およびエラー低減方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5165058A (ja) |
| EP (1) | EP0465249B1 (ja) |
| JP (1) | JP2727803B2 (ja) |
| KR (1) | KR0160990B1 (ja) |
| DE (1) | DE69128986T2 (ja) |
| HK (1) | HK1005493A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3222276B2 (ja) * | 1993-07-30 | 2001-10-22 | セイコーインスツルメンツ株式会社 | コンパレータ回路およびコンパレータ回路の制御方法 |
| JP3207745B2 (ja) * | 1995-03-31 | 2001-09-10 | 東芝マイクロエレクトロニクス株式会社 | コンパレータ回路 |
| JP3819986B2 (ja) * | 1997-02-24 | 2006-09-13 | 株式会社ルネサステクノロジ | アナログ／ディジタル変換器制御方法 |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| JP3618689B2 (ja) * | 2001-05-31 | 2005-02-09 | イノテック株式会社 | チョッパ型電圧比較器及びそれを用いたアナログデジタル変換器 |
| WO2003014913A2 (en) | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Hybrid comparator and method |
| JP2003188726A (ja) * | 2001-12-17 | 2003-07-04 | Fujitsu Ltd | Ａ／ｄコンバータ及びシステム及びコンパレータ |
| KR100427404B1 (ko) * | 2001-12-19 | 2004-04-14 | 썬스타 산업봉제기계 주식회사 | 전자식 바택 재봉기에 구비된 공압식 페달 구동장치 및 그방법 |
| US9160293B2 (en) | 2013-09-07 | 2015-10-13 | Robert C. Schober | Analog amplifiers and comparators |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4097753A (en) * | 1976-04-02 | 1978-06-27 | International Business Machines Corporation | Comparator circuit for a C-2C A/D and D/A converter |
| JPS5848121A (ja) * | 1981-09-16 | 1983-03-22 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS58121809A (ja) * | 1982-01-14 | 1983-07-20 | Toshiba Corp | 増幅回路 |
| JPS58170213A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 電圧比較回路 |
| EP0101571B1 (en) * | 1982-07-30 | 1987-01-28 | Kabushiki Kaisha Toshiba | Differential voltage amplifier |
| JPS61212120A (ja) * | 1985-03-15 | 1986-09-20 | Matsushita Electric Ind Co Ltd | Ａｄコンバ−タ |
| JPS6272225A (ja) * | 1985-09-25 | 1987-04-02 | Mitsubishi Electric Corp | Ａ／ｄコンバ−タ |
| US4691189A (en) * | 1986-05-23 | 1987-09-01 | Rca Corporation | Comparator with cascaded latches |
| JP2757991B2 (ja) * | 1988-01-26 | 1998-05-25 | ソニー株式会社 | 直並列型ａｄコンバータ用チョッパ型比較器 |
| US4897655A (en) * | 1988-03-10 | 1990-01-30 | Harris Semiconductor Patents, Inc. | High speed apparatus for a single latch flash analog-to-digital converter |
-
1990
- 1990-07-05 US US07/548,529 patent/US5165058A/en not_active Expired - Lifetime
-
1991
- 1991-07-02 KR KR1019910011150A patent/KR0160990B1/ko not_active IP Right Cessation
- 1991-07-04 DE DE69128986T patent/DE69128986T2/de not_active Expired - Fee Related
- 1991-07-04 EP EP91306079A patent/EP0465249B1/en not_active Expired - Lifetime
- 1991-07-05 JP JP3191295A patent/JP2727803B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-28 HK HK98104626A patent/HK1005493A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0465249A1 (en) | 1992-01-08 |
| DE69128986T2 (de) | 1998-09-10 |
| KR0160990B1 (ko) | 1999-03-20 |
| DE69128986D1 (de) | 1998-04-09 |
| US5165058A (en) | 1992-11-17 |
| KR920003669A (ko) | 1992-02-29 |
| JPH04242321A (ja) | 1992-08-31 |
| HK1005493A1 (en) | 1999-01-08 |
| EP0465249B1 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888483B2 (en) | High speed analog to digital converter | |
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| EP0749205B1 (en) | Switched capacitor gain stage | |
| JP3338050B2 (ja) | アナログ／デイジタル変換器 | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| JPH03157012A (ja) | 電圧比較器 | |
| US6636084B2 (en) | Sample and hold circuit | |
| US6046612A (en) | Self-resetting comparator circuit and method | |
| EP0886377B1 (en) | A chopper-type voltage comparator | |
| JPH10500820A (ja) | 定インピーダンスサンプリングスイッチ | |
| US5311085A (en) | Clocked comparator with offset-voltage compensation | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JP3092525B2 (ja) | チョッパ型コンパレータ | |
| JP2727803B2 (ja) | サンプル・ホ−ルド回路を有する電圧比較器およびエラー低減方法 | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| EP2064812A2 (en) | Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit | |
| EP2061152B1 (en) | Switched capacitance circuit | |
| JPH08279750A (ja) | コンパレータ及びａ／ｄコンバータ並びに当該コンパレータへ適用可能なスイッチの制御方法 | |
| US6642751B1 (en) | Configurable track-and-hold circuit | |
| US6232907B1 (en) | Polarity shifting flash A/D converter and method | |
| US7019679B2 (en) | Multiplexer with low parasitic capacitance effects | |
| US5808488A (en) | Timed bistable circuit for high frequency applications | |
| JPS6336157A (ja) | 比較回路 | |
| US6265910B1 (en) | Waveform track-and-hold circuit | |
| US5113091A (en) | Apparatus and method for comparing signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |