SU1058036A2 - Формирователь ступенчатого напр жени - Google Patents
Формирователь ступенчатого напр жени Download PDFInfo
- Publication number
- SU1058036A2 SU1058036A2 SU823492141A SU3492141A SU1058036A2 SU 1058036 A2 SU1058036 A2 SU 1058036A2 SU 823492141 A SU823492141 A SU 823492141A SU 3492141 A SU3492141 A SU 3492141A SU 1058036 A2 SU1058036 A2 SU 1058036A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- additional
- storage element
- adder
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
ФОРМИРСВАТЕЛЬ .СТУПЕНЧАТОГО НАПРЯЖЕНИЯ по авт. СВ. №705654, о т л и ч а ю щ и и с тем, что, с целью расширени функциональных возможностей, в него введены хва до-г полнит-ельных ключа, дополнительный сумматор, перва и втора RC-цепи, входы которых подключены к выходу источника входного напр жени , а к каждому из вшодов параллельно подключены соответственно первый и второй дополнительные ключи, управл ющий вход первого из которых соединен с первым выходом тактового генератора , управл ющий вход второго дополнительного ключа соединен с п тым выходом тактового генератора, первый вход дополнительного сумматора соединен с Ш:1ходом первой RC-цепи ,v второй вход 7 с выходом второй КС-цепи, третий, вход;, - с выходом запоминающего элемента, четвертый вход - с выходе дополнительного запоминаниего элемента. 01 оо о со 05
Description
Изобретение относнтс .к импульсной технике и может быть использовано в формирующих устройствах. По основному авт.св. № 705654 известен формирователь ступенчатого напр жени ,содержащий входной ключ, вход которого соединен с источником входного напр жени , запоминающий элемент и тактовый генератор, первый и второй выходы которого соединены соответственно с управл ющими входами запоминающего элемента и вхо ного ключа, сумматор, дополнительный запоминающий элемент, первый и второй выходные ключи, входы которых соединены соответственно с выходами запоминающего элемента, выходы подключены к первому входу сумматора, второй вход которого соединен с выходом входного ключа, а выход cy iaтора соединен с входом запоминающего элемента и дополуительного запоми элемента, причем управл кадие входы первого и второго выходных клю чей и дополнительного запоминающего элемента подключены соответственно к третьему, четвертому и п тсму выхода тактового генератора Cl Недостатком известного устройства вл етс ограниченность функциональных возможностей. . Цель- из.обретени - расширение фун циональных возможностей. Поставленна цель достигаетс тем что в формирователь ступенчатого на пр жени , содержащий входной ключ, вход которого соединен с источником входного напр жени , запоминающий , элемент и тактовый генератор, первый и второй выходы которого соединены соответственно с управл ющими входами запоминающего элемента и входного ключа, сумматор, дополнительный запоминающий элемент, первый и второй выходные ключи, входы которых соединены соответственно с выходами запоминающего элемента, выходщ подключены к первому входу сумматора , второй вход которого соедине с выходом входного ключа, а выход сумматора соединен с входом запоминакхцего элемента и дополнительного s поминающего элемента, причем управл ющие входы первого и второго выход ных ключей и дополнительного запоминающего элемента подключены соответственно к третьему, четвертому и п тому выходам Тактового генера.тора,вв дены два дополнительных ключа, дополнительный сумматор, перва и втора RC-цепи, в1соды которых подключен к выходу источника входного напр жени , а к каждому из выходов параллельно под ключены соответственно первый и второй дополнительные ключи управл ющий вход первого из которых соединен с первым выходом тактового генератора, управл ющий вход второгс дополнительного ключа соединён с п тым выходом тактового генератора, первый вход дополнительного сумматора соединен с выходом первой RC-цепи , -второй вход,- с выходом ВТОРОЙ НС-цепи, третий вход - с выходрм запоминакидего элемента, четвертый вход с выходом дополнительного запоминающего элемента. .На фиг,. 1 приведена структурна электрическа схема устройства; на фиг. 2 - эрюры, по сн ющие работу устройства. Устройство содержит входной ключ I,вход которого соединен с источником 2 входного напр жени , запоминающий элемент 3 и тактовый генератор 4, первый и второй выходы которого соединены соответственно с управЛ кадими входами запоминающего элемента 3 и входного ключа 1, сумматор 5, дополнительный запоминающий элемент 6, первый и второй выходные ключи 7 и 8, входы которых соединены соответственно с выходами запоминающего элемента, выходы подключены к первому входу сумматора , второй вход, которого соединен с выходом входного ключа, а выход сумматора соединен с входом запоминающего элемента и дополнительного Запоминающего элемента, причем управл ющие входы первого и второго выходных ключей и дополнительного запоминающего элемента подключены соотЕ1етственно к третьему, четвертому и п тому выходам тактового генератора, два дополнительных клю .ча 9 и 10. дополнительный сумматор II.перва : и втора НС-цепи 12 и 13, вхо,ды которых подключены к выходу источника входного напр жени , а к каждому из выходов параллельно подключены соответственно первый и вторрй дополнительные ключи, управл ющий вход первого из которых соединен с первымвыходом тактового генератора, управл ющий вход второго дополнительного ключа соединен с п тым выходом тактового генератора, первый вход дополнительного сумматора соединен с выходом первой НС-цепи, второй вход - с выходом второй НС-цепи. третий вход - с выходом запоминающего элемента, четвертый вход - с выходом дополнительного запоминающего элемента. Устройство работает следующим обраэом . Тактовый генератор 4 формирует два импульсных напр жени , сдвинутых на 180° (фиг. 2 «и б). Первое напр жение управл ет работой ключей 1 и 7, ключа дополнительного запоминающего элемента б и ключа 10 (фиг, 2с(), а второе напр жение управх ет работой ключа 8, ключа запоминающего элемента 3 и ключа 9 (фиг. 26). При положительном и пульсе ключи замыкаютс , а при отри цательном размыкаютс . Сумматор 5 имее по каждому вход коэффициент передачи равный единице Конденсаторы перед включением схемы раэр жены. . При поступлении первого управл ю щего импульса (интервал времени меж ду точками 14 и 15 на фиг. 2) замакгаспс ключи 1 и 7 и ключ запоминаю щего элемента 6. На выходе сумматора 5 устанавливаетс напр жение и. При этом конденсатор запоминающего элемента б зар жаетс через мало выходное сопротивление сумматора 5 до напр жени I). Параметры схемы выбоаны так, чтобы выполн лись соот ношени RiC Т где В. - выходное сопротивление сум матора 5; С - емкость запоминающего конденсатора в запоминающем элементе 3 и дополнительно запоминающем элементе 6; Т - длительность управл ющего импульса Ri - входное сопротивление согласуюдего усилител запоминающих элементов, при выполнении неравенства {) напр жение, до которого.зарджаетс конденсатор, не зависит от изменени величины -его емкости, а при выполнении неравенства (2) напр жение на конденсаторе остаетс неизменным в течение времени Т, когда клю запомингиощего элемента разомкнут. Таким образом, в течение .первого периода управл ющих импульсов напр жение на выходе запоминанщего элемента 6 остаетс неизменным и равным и (интервал времени между точками 14-16 на фиг. 2в). При открывании ключа 8 и ключа запоминающего элемента 3 (интервал времени между точками 15 и 16 на фиг. 26) ключи1 и 7.и ключ запоминающего элемента 6 запираютс . Напр жение равное и с выхода запоминающего элемента 6 через ключ пос тупает на вход сумматора 5, конденсатор запоминающего элемента жаетс до напр жени и.Напр жение на выходе запоминающего элемента 3, равное и остаетс неизменньв t течение интервала времени между точками 15 - 17 (фиг, 2 г). Далее вновь зеаллк аатс ключи 1 и 7 и ключ зап шнгиощего элемента 6. При дтом на входе сумматора устанав ливаетс напр жение равное 2U так как на каждый вход сумматора через ключи 1 и 7 подаетс напр жение равное и. Напр жение с выхода сумматора записываетс запоминающим элементом б, на выходе .согласующего усилител которого устанавливаетс напр жение 2и (момент времени - точка 16 на фиг. 26). При следующем такте это напр жение вновь переписываетс в запоминающий элемент3 (момент времени - точка 17 на фиг. 2 г). Далее процессы повтор ютс с периодом 2 ь , В результате этого на выходах запо- минающих элементов 3 и 6 формируютс ступенчатые напр жени , сдвинутые на врем tr. Ступенчатые напр жени (фиг.2 Ь : иг) с выходов запоминающих элементов 3 и 6 поступацот соответственно на входы дополнительного суммато.ра if. При сложении этих напр жений на дополнительном сумматоре 11 формируетс новое ступенчатое напр жение , крутизна которого в два раза больше, чем крутизна слагаемых напр жений (фиг. 29}. ПРИ периодическом за1«1кании ключей 9 и 10 под действием управл кщих импульсов тактового генератора 4 на конденсаторах НС-цепей 12 и 13 формируютс пилообразные напр жени ( фиг.2еи ж ) с амплитудой и. Дл правильн работы схемы параметры дополнительного сумматора выбраны так, чтобы вьптолн лись соотношени к,.и 4-и,, где ,,К - коэффициенты передачи сумлатора 11 по соответствуювдм входам; и - амплитуда входного напр жени } и, - амплитуда натф женк , , до которой зар жаютс конденсаторы НС-цепей за врем Т . Посто нна времени НС-цепи выбрана так f чтобы использовалс только началыа 1й участок зар дной экспоненты конденсатора и напр жение на выходах цепей было линейно. В этом случае при суммировании ступенчатого напр жени (фиг. 2д} c тшлообраэшлми нaпp жeни ш (фиг.26. и ж ,. поступахооими соответственно на входы с 1матора 11, получаетс линейнбнарастешщёе напр жение (фиг. 2 д), снимаемое с выхода дополнитейьиого cyi iaTopa 11. Нестабильность выходного напр жени в предлагаемом формирователе определ етс суммарной нестабильностью коэффициентов передачи сумматоров и согласующих усилителей за- , поминающих элементов.
При использований в предлагаемой схеме формировател высокоточных резисторов легко достижима суммарна нестабильность коэффициента передачи к койЦу срока хранени , не превышающа 1%. При этом исключена вре« менна нестабильность паргилетров
схеки, обусловленна временной нестабильнос:гью емкости конденсаторов, что позвол ет более, чем на пор док повысить временную стабильность паргшетров шходного сигнала формировател и обеспечить формирование линейнонарастаюцего напр жени .
4
. 1 х1 .XI Х|
л л .XI
Фи.г
Claims (1)
- ФОРМИРОВАТЕЛЬ .СТУПЕНЧАТОГО НАПРЯЖЕНИЯ по авт. св. »705654, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей, в него введены два дополнительных ключа, дополнительный сумматор, первая и вторая йС-цепи, входы которых подключены к выходу источника входного напряжения, а к каждому из выходов параллельно подключены соответственно первый и второй дополнительные ключи, управляющий вход первого из которых соединен с первым выходом тактового генератора, управляющий вход второго дополнительного ключа соединен с пятым выходом тактового генератора, первый вход дополнительного сумматора соединен с выходом первой ЙС-цепи,-. второй вход 7 с выходом второй йС-цепи, третий, вход\ - с выходом запоминающего элемента, четвертый вход - с выходом дополнительного запоминающего элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823492141A SU1058036A2 (ru) | 1982-09-13 | 1982-09-13 | Формирователь ступенчатого напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823492141A SU1058036A2 (ru) | 1982-09-13 | 1982-09-13 | Формирователь ступенчатого напр жени |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU705654 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1058036A2 true SU1058036A2 (ru) | 1983-11-30 |
Family
ID=21029360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823492141A SU1058036A2 (ru) | 1982-09-13 | 1982-09-13 | Формирователь ступенчатого напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1058036A2 (ru) |
-
1982
- 1982-09-13 SU SU823492141A patent/SU1058036A2/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР. 705654, кл. Н 03 К 4/02, 17.03.78. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1058036A2 (ru) | Формирователь ступенчатого напр жени | |
US4001664A (en) | D.c. potential multiplier | |
US4178585A (en) | Analog-to-digital converter | |
SU705654A1 (ru) | Формирователь ступенчатого напр жени | |
SU1278896A1 (ru) | Квадратичный преобразователь напр жени в частоту | |
SU1334310A1 (ru) | Устройство дл управлени транзисторами двухтактного преобразовател | |
SU430393A1 (ru) | Линейнб1й интерполятор | |
SU734813A1 (ru) | Аналоговое запоминающее устройство | |
SU432525A1 (ru) | Время-импульсное множительное устройство | |
SU913583A1 (ru) | Устройство адаптивной дискретизации аналоговых' сигналов 1 | |
SU754655A1 (ru) | Генератор импульсов, управляемый напряжениемi | |
SU361462A1 (ru) | 8СьСОЮ | |
SU1429288A1 (ru) | Фазовый компаратор | |
SU131828A1 (ru) | Электронный амплитудный вольтметр | |
SU1106005A2 (ru) | Генератор пилообразного напр жени | |
SU1113754A1 (ru) | Многопредельный усилитель зар да | |
SU1075384A2 (ru) | Формирователь ступенчатого напр жени | |
SU661739A1 (ru) | Формирователь ступенчатого напр жени | |
EP0159709A2 (en) | Low power high speed analog to digital converter | |
SU1506521A1 (ru) | Синхронный фильтр | |
SU1555833A1 (ru) | Устройство дл зар дки емкостного накопител энергии | |
SU1403362A1 (ru) | Способ врем импульсного преобразовани аналогового сигнала | |
SU1066004A1 (ru) | Способ преобразовани переменного напр жени в посто нное и устройство дл его осуществлени | |
SU566320A1 (ru) | Генератор синхронных импульсов напр жени | |
SU389610A1 (ru) | Фазовый детектор |