SU705654A1 - Формирователь ступенчатого напр жени - Google Patents
Формирователь ступенчатого напр жениInfo
- Publication number
- SU705654A1 SU705654A1 SU782590843A SU2590843A SU705654A1 SU 705654 A1 SU705654 A1 SU 705654A1 SU 782590843 A SU782590843 A SU 782590843A SU 2590843 A SU2590843 A SU 2590843A SU 705654 A1 SU705654 A1 SU 705654A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- input
- adder
- outputs
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
Изобретение относитс к импульсной технике и может быть нспользовако при создании формирователей ступенчатого напр жени с высокой временной стабильностью параметров выходного сигнала.
Извеетен формирователь ступенчатого напр жени , содержащий ключевые элементы , управл ющие входы которых подключены к вь1ходам управл ющего генератора, резисторные .матрицы, соединенные через ключи с источником напр жени {1J.
Недостатком устройства вл етс его низка надежность и ограниченные функциональные возможности.
Известен формировате ль ступенчатого напр жени , содержащий входной ключ, вход которого соединен с источником входного напр жени , запоминающий эле-мент и тактовый генератор, первый и второй выходы которого соединены соответственно с управл ющими входами запоминающего элемента и входного ключа 2..
Недостатком устройства вл етс его низка временна стабильность работы.
Цель изобретени - повыщение временной стабильности.
Поставленна цель достигаетс тем, что в формирователь ступенчатого напр жени , сОхЗержащий входной ключ, вход которого с источником входного напр жени запоминающий элемент и тактовый генератор , первый н второй выходы которого соединены соответственное управл ющими входами запоминающего элемента и входного ключа, введены сумматор, дополнительный запоминающий элемент, первый и второй выходные ключи, входы которых соединены соответственно с выходами запоминаюш,его элемента и дополнительного запоминающего элемента, выходы подключены к первому входу сумматора, второй вход которого соединен с выходом входного ключа, а. выход сумматора соединен с входами запоминающего н дополнительного запоминающего элементов , причем управл ющие входы первого и второго выходных ключей и дополнительного запоминающего элемента подключены соответственно к третьему, четвертому и п тому выходам тактового генератора.
На чертеже дана принципиальна схема устройства. Устройство содержит источник 1 входного напр жени , входной ключ 2, сумматор 3, первый и второй выходные ключи 4, 5, .запоминающий элемент 6, дополнительный запоминающий элемент 7, тактовый генератор 8. Устройство работает следующим образом . Генератор 8 формирует два импульсных напр жени , сдвинутых на 180°. Первое напр жение управл ет работой ключей 2, 4 и ключа элемента 7, а второе напр жение управл ет работой ключа 5 и ключа элемента 8. При положительном импульсе ключи замыкаютс , а при отрйцательйом - размыкаютс . Сумматор 3 имеет по каждому входу коэффициент передачи, равный единице. Конденсаторы перед включением схемы разр жены . При поступлении первого управл ющего импуЛьса замыкаютс ключи 2, 4 и ключ элемента 7. На выходе сумматора 3 устанавливаетс напр жение. При этом конденсатор запоминающего элемента 7 зар жаетс через малое выходное сопротивление сумматора 3 до напр жени LJ. Параметры схемы выбраны так, чтобы выполнились соотношени Ri-C«T(l); R«C г, где RI-выходное сопротивление суМма тора 3;. С -емкость запоминающего конден сатора; t - длительность управл ющего импульса; RBX- входное сопротивление согласующего усилител . При выполнении первого неравенства напр жение , до которого зар жаетс конденсатор не будет зависеть от измене1у1Я величины его емкости, а при выполнении второго неравенстванапр жение на конденсаторе будет оставатьс неизменным в течение времени т, когда ключ запоминающего устройства разомкнут. Таким образом, в течение первого периода управл ющих импульсов напр жение на выходе запоминающего элемента 7 остаетс неизменным и равным U. При открывании ключа 5 и ключа элемента 8 остальные ключи запираютс ; Напр жение , равное с выхода элемента 7 через ключ 5 поступает на вход сумматора 3, конденсатор элемента 6 зар жаетс до напр жени и. Напр жение на выходе устройства 4 остаетс неизменным в течение некоторого интервала времени. Далее вновь замыкаютс ключи 2, 4, ключ элемента 7. При этом на выходе сумматора устанавливаетс напр жение, равное 2U, так как на каждый вход сумматора через ключи 2 и 4 подаютciH напр жени , равные U. Напр жение с выхода сумматора запи сываетс элементом 7 и на выходе усили
Claims (2)
- 705654 тел которого устанавливаетс .напр жение 2U. При следующем такте это напр жение вновь переписываетс в элемент 6. Далее процессы повтор ютс с периодом 2т. В результате этого на выходах элементов 6, 7 формируютс ступенчатые напр жени , сдвинутые на врем г. Далее снимаютс управл ющие импульсы и запираютс ключи 2, 4 и 5. В результате этого на выходе сумматора устанавливаетс нулевой потенциал и при очередном замыкании ключей элементов 6 и 7 конденсаторы обнул ютс . Начина с этого момента времени формируетс новый цикл ступенчатого напр жени . Нестабильность приращени выходного напр жени в предложенном формирователе определ етс суммарной нестабильностью коэффициентов передачи сумматора и согласующих усилителей запоминающих устройств . При использовании высокоточных резисторов легко достижима суммарна нестабильность коэффициентов передачи к концу срока хранени , не превышающа 1%. Таким образом, при использовании предложенной схемы формировател исключена временна нестабильность параметров схемы , обусловленна временной нестабильностью емкости конденсаторов, что позволило более чем на пор док повысить временную стабильность параметров выходного сигнала формировател . Формула изобретени . Формирователь ступенчатого напр жени , содержащий входной ключ, вход которого соединен с источником входного напр жени , запоминающий элемент и тактовый генератор, первый и второй выходы которого соединены соответственно с управл ющими входами запоминающего элемента и входного ключа, отличающийс тем, что, с целью повышени временной стабильности, в него введены сумматор, дополнительный запоминающий элемент, первый и второй выходные ключи, входы которых соединены соответственно с выходами запоминающего элемента , выходы подключен к первому входу сумматора , второй вход которого соединен с выходом входного ключа, а выход сумматор соединен с входами запоминающего и дополнительного запоминающего элементов, причем управл ющие входы первого и второго выходных ключей и дополнительного запоминающего элемента подключены соответственно к третьему, четвертому и п тому выходам тактового генератора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 512572, кл. Н 03 К 4/02, 30.04.76.
- 2.Авторское свидетельство СССР № 549882, кл. Н 03 К 4/62, 05,07.77. прототип .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782590843A SU705654A1 (ru) | 1978-03-17 | 1978-03-17 | Формирователь ступенчатого напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782590843A SU705654A1 (ru) | 1978-03-17 | 1978-03-17 | Формирователь ступенчатого напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU705654A1 true SU705654A1 (ru) | 1979-12-25 |
Family
ID=20753705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782590843A SU705654A1 (ru) | 1978-03-17 | 1978-03-17 | Формирователь ступенчатого напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU705654A1 (ru) |
-
1978
- 1978-03-17 SU SU782590843A patent/SU705654A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1194238A (en) | Integratable d/a converter | |
SU705654A1 (ru) | Формирователь ступенчатого напр жени | |
SU924755A1 (ru) | Аналоговое запоминающее устройство | |
SU488222A1 (ru) | Интегратор | |
SU1190296A1 (ru) | Способ формировани сигналов дл преобразовани параметров пассивных нерезонансных двух-или трехполюсников | |
SU1058036A2 (ru) | Формирователь ступенчатого напр жени | |
SU978199A2 (ru) | Аналоговое запоминающее устройство | |
SU801000A1 (ru) | Устройство перемножени двухАНАлОгОВыХ СигНАлОВ | |
SU674046A1 (ru) | Устройство дл воспроизведени функций | |
SU855673A1 (ru) | Аналоговый интегратор | |
SU847374A1 (ru) | Аналоговое запоминающее устройство | |
SU430393A1 (ru) | Линейнб1й интерполятор | |
SU1515357A1 (ru) | Амплитудный селектор | |
SU632084A1 (ru) | Преобразователь напр жени в интервал времени | |
SU886012A1 (ru) | Функциональный преобразователь | |
SU1334993A1 (ru) | Аналоговое запоминающее устройство | |
SU361462A1 (ru) | 8СьСОЮ | |
SU590830A1 (ru) | Аналоговое запоминающее устройство | |
SU877500A1 (ru) | Источник калиброванных напр жений | |
SU847331A1 (ru) | Функциональный преобразователь | |
SU763925A1 (ru) | Цифро-аналоговый функциональный преобразователь | |
SU811200A1 (ru) | Устройство дл квантовани поуРОВНю | |
SU376783A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ СРЕДНЕГО ЗНАЧЕНИЯ СТАЦИОНАРНЫХ СЛУЧАЙНЫХ ПРОЦЕССОВ | |
SU434593A1 (ru) | Следящий интегрирующий аналого-цифровойпреобразователь | |
SU567206A1 (ru) | Аналого-цифровой преобразователь |