JP3231318B2 - 時間／電圧変換方法及び装置 - Google Patents
時間／電圧変換方法及び装置Info
- Publication number
- JP3231318B2 JP3231318B2 JP50350992A JP50350992A JP3231318B2 JP 3231318 B2 JP3231318 B2 JP 3231318B2 JP 50350992 A JP50350992 A JP 50350992A JP 50350992 A JP50350992 A JP 50350992A JP 3231318 B2 JP3231318 B2 JP 3231318B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- pulse
- value
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000007423 decrease Effects 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 9
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
Landscapes
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Power Conversion In General (AREA)
- Emergency Protection Circuit Devices (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Analogue/Digital Conversion (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Control Of Voltage And Current In General (AREA)
- Electrophonic Musical Instruments (AREA)
- Particle Accelerators (AREA)
- Control Of Eletrric Generators (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 本発明は、請求の範囲第１項の上位概念による、パル
スの持続時間に相応する時間値を電圧値に変換するため
の方法並びに請求の範囲第５項の上位概念に記載の本発
明による方法を実施するための装置に関する。
スの持続時間に相応する時間値を電圧値に変換するため
の方法並びに請求の範囲第５項の上位概念に記載の本発
明による方法を実施するための装置に関する。
従来の技術 液晶表示装置用のトリガ（制御）回路が開示されてい
る、先願の特許出願P3930259.8号明細書からは電流増幅
器が公知である。この電流増幅器は、時間／電圧変換器
と電圧／時間変換器との組合せを示すものである。この
場合電圧／時間変換器は、ビデオ入力信号をパルス幅変
調された信号へ変換する。このパルス幅変調された信号
は、ビデオ入力信号の高さに依存する異なる持続時間の
パルスを有している。
る、先願の特許出願P3930259.8号明細書からは電流増幅
器が公知である。この電流増幅器は、時間／電圧変換器
と電圧／時間変換器との組合せを示すものである。この
場合電圧／時間変換器は、ビデオ入力信号をパルス幅変
調された信号へ変換する。このパルス幅変調された信号
は、ビデオ入力信号の高さに依存する異なる持続時間の
パルスを有している。
このようなパルス幅変調された信号は、引続き時間／
電圧変換器によって各パルスの持続時間に依存する電圧
値に変換される。
電圧変換器によって各パルスの持続時間に依存する電圧
値に変換される。
前記明細書に開示されている時間／電圧変換器の可能
な実施例は１つのMOSトランジスタを有している。このM
OSトランジスタのゲート電極にはパルス幅変調された信
号が供給される。このMOSトランジスタのソース電極に
は、最大値から一定の勾配で0Vへ低下する電圧が印加さ
れる。それにより、ドレン電極に接続されているコンデ
ンサはランプ電圧を用いて充電される。このコンデンサ
からはそれぞれの電圧が取り出し可能である。
な実施例は１つのMOSトランジスタを有している。このM
OSトランジスタのゲート電極にはパルス幅変調された信
号が供給される。このMOSトランジスタのソース電極に
は、最大値から一定の勾配で0Vへ低下する電圧が印加さ
れる。それにより、ドレン電極に接続されているコンデ
ンサはランプ電圧を用いて充電される。このコンデンサ
からはそれぞれの電圧が取り出し可能である。
前記明細書から公知の電圧／時間変換器は次のような
パルスを供給する。すなわち持続時間の長さは異なる
が、その電圧経過曲線が各パルスの持続している期間中
は実質的に一定であるようなパルスを供給する。この種
のパルスは、所定の適用例にはまだ十分正確な電圧値に
変換されないものであることがわかっている。
パルスを供給する。すなわち持続時間の長さは異なる
が、その電圧経過曲線が各パルスの持続している期間中
は実質的に一定であるようなパルスを供給する。この種
のパルスは、所定の適用例にはまだ十分正確な電圧値に
変換されないものであることがわかっている。
本発明の課題は、パルスの持続時間に相応する時間値
を電圧値へ一層正確に変換させ得るようにすることであ
る。
を電圧値へ一層正確に変換させ得るようにすることであ
る。
上記課題は請求の範囲第１項に記載の本発明による方
法によって解決される。また上記課題は本発明による方
法を実施するための、請求の範囲第５項に記載の装置に
よって解決される。
法によって解決される。また上記課題は本発明による方
法を実施するための、請求の範囲第５項に記載の装置に
よって解決される。
本発明によれば、パルス電圧経過曲線とランプ電圧経
過曲線との間の間隔が所定値内にある限り、入力パルス
の電圧経過曲線が、ランプ状の経過を有する補助電圧
（以下ランプ電圧と称する）の経過曲線に整合される。
過曲線との間の間隔が所定値内にある限り、入力パルス
の電圧経過曲線が、ランプ状の経過を有する補助電圧
（以下ランプ電圧と称する）の経過曲線に整合される。
さらに本発明によって得られる利点は、使用されるト
ランジスタの電気的なストレスが少ないことである。本
発明によって得られる別の利点は、データ電圧が小さい
場合の遮断時間が比較的短いため、ランプ電圧のランプ
末端が、制御すべきライン端部に時間的により一層近付
くようにシフトされることである。それにより高い精度
が得られる。
ランジスタの電気的なストレスが少ないことである。本
発明によって得られる別の利点は、データ電圧が小さい
場合の遮断時間が比較的短いため、ランプ電圧のランプ
末端が、制御すべきライン端部に時間的により一層近付
くようにシフトされることである。それにより高い精度
が得られる。
本発明の実施例は図面に示され以下に詳細に説明され
る。
る。
図１は電圧／時間変換器と時間／電圧変換器とを有す
る公知の増幅回路装置を示した図である。
る公知の増幅回路装置を示した図である。
図2a〜ｃ及び図３は図１による増幅回路装置の電圧経
過を示した図である。
過を示した図である。
図４は本発明による第１実施例を示した図である。
図5a〜ｃ及び図６は図４による実施例の電圧経過を示
した図である。
した図である。
図７は本発明による第２実施例を示した図である。
実施例の詳細な説明に入る前に、図面に個別に示され
た個々のブロック図が本発明の理解を深めるためにだけ
用いられるものであることを述べておく。通常はこれら
の個々の又は複数のブロックはユニットにまとめられて
いる。これらのブロックは集積化技術又はハイブリッド
技術において実現されるか、又はプログラミング制御さ
れたマイクロコンピュータとして、あるいは該マイクロ
コンピュータの制御に適したプログラムの一部として実
現可能である。
た個々のブロック図が本発明の理解を深めるためにだけ
用いられるものであることを述べておく。通常はこれら
の個々の又は複数のブロックはユニットにまとめられて
いる。これらのブロックは集積化技術又はハイブリッド
技術において実現されるか、又はプログラミング制御さ
れたマイクロコンピュータとして、あるいは該マイクロ
コンピュータの制御に適したプログラムの一部として実
現可能である。
さらに個々の段に含まれている素子も別個に構成され
得るものであることをあわせて述べておく。
得るものであることをあわせて述べておく。
図１には公知の増幅回路装置10が示されている。この
装置10は電圧／時間変換器（U/t変換器）11と時間／電
圧変換器（t/U変換器）12とを有している。電圧／時間
変換器11は入力信号Ueからパルス幅変調された信号Uiを
形成する。この信号Uiは前記電圧／時間変換器11によっ
て時間／電圧変換器12の第１の入力側に出力される。そ
の他にこの時間／電圧変換器12は第２の入力側を介して
ランプ電圧発生器13と接続されている。このランプ電圧
発生器13から時間／電圧変換器142はランプ電圧URを受
け取る。信号Ui及びランプ電圧URに基づいて時間／電圧
変換器12は出力信号Uaを形成する。この出力信号Uaは時
間／電圧変換器12の出力側から得られる。
装置10は電圧／時間変換器（U/t変換器）11と時間／電
圧変換器（t/U変換器）12とを有している。電圧／時間
変換器11は入力信号Ueからパルス幅変調された信号Uiを
形成する。この信号Uiは前記電圧／時間変換器11によっ
て時間／電圧変換器12の第１の入力側に出力される。そ
の他にこの時間／電圧変換器12は第２の入力側を介して
ランプ電圧発生器13と接続されている。このランプ電圧
発生器13から時間／電圧変換器142はランプ電圧URを受
け取る。信号Ui及びランプ電圧URに基づいて時間／電圧
変換器12は出力信号Uaを形成する。この出力信号Uaは時
間／電圧変換器12の出力側から得られる。
時間／電圧変換器12は例えばMOSトランジスタ12′か
らなる。このMOSトランジスタ12′のソース端子にはラ
ンプ電圧URが供給され、該トランジスタ12′のドレン端
子はコンデンサ12″の第１の端子に接続されている。ト
ランジスタ12′のゲート端子には信号Uiが供給され、コ
ンデンサ12″の第２の端子はアースに接続される。トラ
ンジスタ12′とコンデンサ12″の共通の端子においては
出力信号Uaが取り出される。
らなる。このMOSトランジスタ12′のソース端子にはラ
ンプ電圧URが供給され、該トランジスタ12′のドレン端
子はコンデンサ12″の第１の端子に接続されている。ト
ランジスタ12′のゲート端子には信号Uiが供給され、コ
ンデンサ12″の第２の端子はアースに接続される。トラ
ンジスタ12′とコンデンサ12″の共通の端子においては
出力信号Uaが取り出される。
図１による増幅回路装置10の動作機能は前記した先の
特許出願に記載されており、本発明の理解に必要な分だ
け以下の説明に取り入れる。
特許出願に記載されており、本発明の理解に必要な分だ
け以下の説明に取り入れる。
電圧／時間変換器11は、（部分図a,b,cからなる）図
２に示されているパルスを発生する。このパルスの理想
的な形は破線で示されている。このパルスは（当該変換
器11に供給される異なる入力信号Ueに依存して）異なる
時間間隔t1、t2、t3を有している。さらにこのパルスの
電圧値はそれぞれ、パルスの持続時間全体に亘って実質
的に一定している。
２に示されているパルスを発生する。このパルスの理想
的な形は破線で示されている。このパルスは（当該変換
器11に供給される異なる入力信号Ueに依存して）異なる
時間間隔t1、t2、t3を有している。さらにこのパルスの
電圧値はそれぞれ、パルスの持続時間全体に亘って実質
的に一定している。
図２中に実線で示されているのは、電圧／時間変換器
11から時間／電圧変換器12に供給されて得られた実際の
パルス経過である。このパルス経過は、そのエッジが丸
みを帯びている限り理想経過に対してずれている。この
ずれは例えば寄生容量に起因している。図２に示されて
いる閾値Usの意味は以下で説明する。
11から時間／電圧変換器12に供給されて得られた実際の
パルス経過である。このパルス経過は、そのエッジが丸
みを帯びている限り理想経過に対してずれている。この
ずれは例えば寄生容量に起因している。図２に示されて
いる閾値Usの意味は以下で説明する。
図３には特性曲線Uiが示されている。この特性曲線Ui
は図２中の実際のパルスの右側のエッジに相応する。さ
らに図３には特性曲線ｂが示されている。この特性曲線
ｂは、実質的にランプ電圧URの時間的な経過に相応す
る。このランプ電圧URはこのような公知装置においては
例えば期間t1の経過後に初めてランプ形状の経過を有す
る。このことは例えば次のようなことに利用される。す
なわちコンデンサ12bがまず完全に充電され、該コンデ
ンサ12bに加わっている電圧Uaがそれに続いておもにラ
ンプ電圧URによって規定されるようにするために利用さ
れる。
は図２中の実際のパルスの右側のエッジに相応する。さ
らに図３には特性曲線ｂが示されている。この特性曲線
ｂは、実質的にランプ電圧URの時間的な経過に相応す
る。このランプ電圧URはこのような公知装置においては
例えば期間t1の経過後に初めてランプ形状の経過を有す
る。このことは例えば次のようなことに利用される。す
なわちコンデンサ12bがまず完全に充電され、該コンデ
ンサ12bに加わっている電圧Uaがそれに続いておもにラ
ンプ電圧URによって規定されるようにするために利用さ
れる。
時間／電圧変換器12は、特性曲線Uiが特性曲線ｂと交
差する時点で検出される値を有する出力電圧Uaを出力す
る。
差する時点で検出される値を有する出力電圧Uaを出力す
る。
ここにおいて、半導体素子を用いて時間／電圧変換器
を実現する際には相応の閾値電圧を考慮しなければなら
ないことを述べておく。この閾値電圧はランプ電圧URの
他に特性曲線ｂ中に含まれているものである。
を実現する際には相応の閾値電圧を考慮しなければなら
ないことを述べておく。この閾値電圧はランプ電圧URの
他に特性曲線ｂ中に含まれているものである。
時点t1′（この時点では図2aの第１の理想パルスが終
了している）では、特性曲線ｂが値U1を有している。し
かしながら丸み部分により第１の実際のパルスの特性曲
線は特性曲線ｂと、電圧値がv1の時点T1（t1′＋d1）に
おいて初めて交差する。
了している）では、特性曲線ｂが値U1を有している。し
かしながら丸み部分により第１の実際のパルスの特性曲
線は特性曲線ｂと、電圧値がv1の時点T1（t1′＋d1）に
おいて初めて交差する。
時点t2′（この時点では図２の第２の理想パルスが終
了している）では、特性曲線ｂが値U2を有している。し
かしながら第２のパルスの丸み部分により第２の実際の
パルスの電圧値は特性曲線ｂと、電圧値がv2の時点T2
（t2′＋d2）において初めて交差する。同様に図2cの第
３のパルスの丸みを帯びたエッジは特性曲線ｂと、電圧
値U3の代わりに電圧値がv3の時点t3（t3′＋d3）におい
て初めて交差する。
了している）では、特性曲線ｂが値U2を有している。し
かしながら第２のパルスの丸み部分により第２の実際の
パルスの電圧値は特性曲線ｂと、電圧値がv2の時点T2
（t2′＋d2）において初めて交差する。同様に図2cの第
３のパルスの丸みを帯びたエッジは特性曲線ｂと、電圧
値U3の代わりに電圧値がv3の時点t3（t3′＋d3）におい
て初めて交差する。
電圧値の差（v1−U1,v2−U2,v3−U3）はそれぞれ同じ
大きさではない。このことは同じ形状のエッジ経過にお
ける時間の差の大きさ（d1,d2,d3）が異なっていること
に起因している。
大きさではない。このことは同じ形状のエッジ経過にお
ける時間の差の大きさ（d1,d2,d3）が異なっていること
に起因している。
すなわちこのことは図１〜図３による時間／電圧変換
において非直線性が現われていることを意味している。
において非直線性が現われていることを意味している。
次に図４〜図７に基づいて本発明による２つの実施例
を詳細に説明する。図４〜図７において前記図１〜図３
中のものと同じように機能する素子並びに同じような作
用を生ぜしめる電圧には図１〜図３中と同じ符号が付さ
れている。これらは以下の説明において本発明の理解に
必要である限り取り入れられている。
を詳細に説明する。図４〜図７において前記図１〜図３
中のものと同じように機能する素子並びに同じような作
用を生ぜしめる電圧には図１〜図３中と同じ符号が付さ
れている。これらは以下の説明において本発明の理解に
必要である限り取り入れられている。
図４には本発明による装置の第１実施例が示されてい
る。時間／電圧変換用装置12aは、パルス整形器14を有
している。このパルス整形器14は閾値段15を有してい
る。この閾値段15の入力側には信号Uiが印加され、該閾
値段15の出力側はスイッチング装置16の制御入力側に接
続される。このスイッチング装置16の第１のスイッチン
グ端子は第１の抵抗17の第１の端子に接続されている。
該抵抗17の第２の端子はランプ電圧発生器13の出力側に
接続されている。
る。時間／電圧変換用装置12aは、パルス整形器14を有
している。このパルス整形器14は閾値段15を有してい
る。この閾値段15の入力側には信号Uiが印加され、該閾
値段15の出力側はスイッチング装置16の制御入力側に接
続される。このスイッチング装置16の第１のスイッチン
グ端子は第１の抵抗17の第１の端子に接続されている。
該抵抗17の第２の端子はランプ電圧発生器13の出力側に
接続されている。
前記スイッチング装置16の第２のスイッチング端子の
一方は、第２の抵抗18の第１の端子に接続され、他方は
時間／電圧変換器12の第１の入力側に接続されている。
また第２の抵抗18の第２の端子はアースに接続されてい
る。
一方は、第２の抵抗18の第１の端子に接続され、他方は
時間／電圧変換器12の第１の入力側に接続されている。
また第２の抵抗18の第２の端子はアースに接続されてい
る。
時間／電圧変換器12にはランプ電圧URが電圧低減素子
22を介して供給される。この電圧低減素子22はランプ電
圧URを、加算的に（例えば電圧の減算によって）及び／
又は乗算的に（例えば適切な減衰素子（増幅定数が１よ
りも小さい）によって）低減させる。当該低減された電
圧は時間／電圧変換器12の第２の入力側に供給される。
22を介して供給される。この電圧低減素子22はランプ電
圧URを、加算的に（例えば電圧の減算によって）及び／
又は乗算的に（例えば適切な減衰素子（増幅定数が１よ
りも小さい）によって）低減させる。当該低減された電
圧は時間／電圧変換器12の第２の入力側に供給される。
次に図４による本発明装置の機能を図２（部分図a,b,
cからなる）と図５（部分図a,b,cからなる）を用いて説
明する。
cからなる）と図５（部分図a,b,cからなる）を用いて説
明する。
図２中の実際のパルス経過を有する信号Uiは閾値段15
に供給される。この閾値段15は、（当該信号Uiが）所定
の閾値Usを上回った場合にスイッチング装置16を操作す
る。それにより第１の抵抗17と第２の抵抗18との間の接
続が形成される。前記閾値Usを下回った場合には当該ス
イッチング装置16は再び開かれる。スイッチング装置16
に対する相応のトリガ信号はその時間経過の中で実質的
に図２中の理想パルスに相応する。閾値Usの設定位置は
有利には図２中の実際のパルスUiの丸みに依存して次の
ように定められる。すなわちスイッチング装置16がそれ
ぞれ閉じられている時間が図２中の理想パルスUiの持続
時間に相応するように定められる。
に供給される。この閾値段15は、（当該信号Uiが）所定
の閾値Usを上回った場合にスイッチング装置16を操作す
る。それにより第１の抵抗17と第２の抵抗18との間の接
続が形成される。前記閾値Usを下回った場合には当該ス
イッチング装置16は再び開かれる。スイッチング装置16
に対する相応のトリガ信号はその時間経過の中で実質的
に図２中の理想パルスに相応する。閾値Usの設定位置は
有利には図２中の実際のパルスUiの丸みに依存して次の
ように定められる。すなわちスイッチング装置16がそれ
ぞれ閉じられている時間が図２中の理想パルスUiの持続
時間に相応するように定められる。
スイッチング装置16の接点が閉じている場合は２つの
抵抗17,18は分圧器を形成する。時間／電圧変換器12に
出力される信号Uiの実際のパルス、すなわち丸みを帯び
たエッジを有するパルスは、図５に実線で示されてい
る。実質的に、その都度のパルス持続時間中のパルスの
電圧経過は一定ではなく、ランプ電圧URによって影響を
受ける。
抵抗17,18は分圧器を形成する。時間／電圧変換器12に
出力される信号Uiの実際のパルス、すなわち丸みを帯び
たエッジを有するパルスは、図５に実線で示されてい
る。実質的に、その都度のパルス持続時間中のパルスの
電圧経過は一定ではなく、ランプ電圧URによって影響を
受ける。
図３の特性曲線ｂによるランプ電圧URの経過を前提と
すれば、すなわちランプ状に降下している経過が時点t
1′から開始されていることを前提とすれば、図2aの第
１のパルスUi（持続時間t1を有している）は、その電圧
経過Ui′（図5a）が当該持続時間中に実質的に一定であ
る限り、時間／電圧変換器12の第１の入力側への出力の
際に当該経過を維持する。
すれば、すなわちランプ状に降下している経過が時点t
1′から開始されていることを前提とすれば、図2aの第
１のパルスUi（持続時間t1を有している）は、その電圧
経過Ui′（図5a）が当該持続時間中に実質的に一定であ
る限り、時間／電圧変換器12の第１の入力側への出力の
際に当該経過を維持する。
それに対して、持続時間t2を有する図2bの第２のパル
スUiは前記入力側において、次のように変化する電圧経
過Ui′（図5b）を有する。すなわち当初一定していた当
該電圧経過が持続時間t1の経過後に直線的に降下するよ
うな電圧経過を有する。同様に第３のパルスも同じよう
な経過を有している。
スUiは前記入力側において、次のように変化する電圧経
過Ui′（図5b）を有する。すなわち当初一定していた当
該電圧経過が持続時間t1の経過後に直線的に降下するよ
うな電圧経過を有する。同様に第３のパルスも同じよう
な経過を有している。
前記時間／電圧変換器12の第１の入力側に印加される
パルスも同じように図６に示されている。この図でも特
性曲線ｂが付加的に加えられている。
パルスも同じように図６に示されている。この図でも特
性曲線ｂが付加的に加えられている。
当該電圧低減素子22により、特性曲線Ui′と特性曲線
ｂとの間の間隔が予め設定される。実質的には、パルス
Uiが印加された場合（すなわち当該実施例ではスイッチ
ング装置16が閉じられた場合）の電圧経過Ui′は、特性
曲線ｂの上側に存在する。
ｂとの間の間隔が予め設定される。実質的には、パルス
Uiが印加された場合（すなわち当該実施例ではスイッチ
ング装置16が閉じられた場合）の電圧経過Ui′は、特性
曲線ｂの上側に存在する。
波形整形されたパルス経過により次のようなことが生
ぜしめられる。すなわち、第１のパルスは特性曲線ｂと
電圧値がv1′の時点T1′（＝t1′＋d1′）において交差
し、第２のパルスは特性曲線ｂと、電圧値がv2′の時点
T2′（＝t2′＋d2′）において交差し、第３のパルスは
特性曲線ｂと、電圧値がv3′の時点T3′（＝t3′＋d
3′）において交差する。
ぜしめられる。すなわち、第１のパルスは特性曲線ｂと
電圧値がv1′の時点T1′（＝t1′＋d1′）において交差
し、第２のパルスは特性曲線ｂと、電圧値がv2′の時点
T2′（＝t2′＋d2′）において交差し、第３のパルスは
特性曲線ｂと、電圧値がv3′の時点T3′（＝t3′＋d
3′）において交差する。
パルスの右側エッジ（図５）の丸みが同じ形状である
ことを前提とすれば、時間差d1′、d2′、d3′は、特性
曲線Uiと特性曲線ｂとを含めた経過が実質的に平行なこ
とにより同じ大きさとなる。このことは傾斜経過が同じ
形状の場合に、電圧差v1′−U1、v2′−U2、v3′−U3が
一定であることを生ぜしめる。それにより時間／電圧変
換の際の不正確さが低減される。
ことを前提とすれば、時間差d1′、d2′、d3′は、特性
曲線Uiと特性曲線ｂとを含めた経過が実質的に平行なこ
とにより同じ大きさとなる。このことは傾斜経過が同じ
形状の場合に、電圧差v1′−U1、v2′−U2、v3′−U3が
一定であることを生ぜしめる。それにより時間／電圧変
換の際の不正確さが低減される。
本発明による時間／電圧変換用装置12aを増幅装置10
の一部として使用することにより、実質的に直線性の増
幅が可能となる。
の一部として使用することにより、実質的に直線性の増
幅が可能となる。
電圧／時間変換器11の信号を、該信号が時間／電圧変
換器12に供給される前に反転させることが必要な場合に
は、図７による第２実施例が用いられ得る。
換器12に供給される前に反転させることが必要な場合に
は、図７による第２実施例が用いられ得る。
反転可能な時間／電圧変換用装置12bは、パルス変換
段14の代わりにインバータ19を有している。このインバ
ータ19は例えば図７に示されている。
段14の代わりにインバータ19を有している。このインバ
ータ19は例えば図７に示されている。
このインバータ19は第１のMOSトランジスタ20と第２
のMOSトランジスタ21とを有している。第１のトランジ
スタ20のソース端子は、該トランジスタ20のゲート端子
並びにランプ電圧発生器13に接続されている。第１のト
ランジスタ20のドレン端子は第２のトランジスタ21のソ
ース端子に接続されている。第２のトランジスタ21のゲ
ート端子にはパルス幅変調された信号Uiが印加され、第
２のトランジスタ21のドレン端子はアースに接続され
る。２つのトランジスタ20,21の共通の端子においては
電圧Ui＊が取り出される。この電圧Ui＊は、ランプ電圧
URの電圧経過を用いた重み付けによる信号Uiの反転を表
している。
のMOSトランジスタ21とを有している。第１のトランジ
スタ20のソース端子は、該トランジスタ20のゲート端子
並びにランプ電圧発生器13に接続されている。第１のト
ランジスタ20のドレン端子は第２のトランジスタ21のソ
ース端子に接続されている。第２のトランジスタ21のゲ
ート端子にはパルス幅変調された信号Uiが印加され、第
２のトランジスタ21のドレン端子はアースに接続され
る。２つのトランジスタ20,21の共通の端子においては
電圧Ui＊が取り出される。この電圧Ui＊は、ランプ電圧
URの電圧経過を用いた重み付けによる信号Uiの反転を表
している。
ここにおいて、MOSトランジスタの構造は対称的なた
めソース端子とドレン端子の表示は交換可能であること
を述べておく。
めソース端子とドレン端子の表示は交換可能であること
を述べておく。
ここでは図示されていない本発明による他の変化例で
は、出力電圧がランプ電圧URのランプ状の経過に依存す
るのではなく、電源に接続されたコンデンサに印加され
る電圧に依存する。このコンデンサは前記電源から所定
の値の電流を印加され、及び／又は所定の値の電圧を供
給される。
は、出力電圧がランプ電圧URのランプ状の経過に依存す
るのではなく、電源に接続されたコンデンサに印加され
る電圧に依存する。このコンデンサは前記電源から所定
の値の電流を印加され、及び／又は所定の値の電圧を供
給される。
このような場合は、パルスの電圧が信号Uiないし信号
Ui＊に相応に整合される。
Ui＊に相応に整合される。
前記実施例の別構成では以下に述べる変化例のうちの
少なくとも１つを有する。
少なくとも１つを有する。
−電圧低減素子22の代わりに又は該電圧低減素子22に付
加的に、ランプ電圧発生器13とパルス整形器14ないしイ
ンバータ19との間に次のような手段を設ける。すなわち
ランプ電圧URを加算的に（例えば電圧の加算によっ
て）、及び／又は乗算的に（例えば増幅によって）高
め、当該高められた電圧をパルス整形器14ないしインバ
ータ19に出力するような手段を設ける。
加的に、ランプ電圧発生器13とパルス整形器14ないしイ
ンバータ19との間に次のような手段を設ける。すなわち
ランプ電圧URを加算的に（例えば電圧の加算によっ
て）、及び／又は乗算的に（例えば増幅によって）高
め、当該高められた電圧をパルス整形器14ないしインバ
ータ19に出力するような手段を設ける。
−パルス整形器14ないしインバータ19から出力されるパ
ルス経過が次のようになされる。すなわちパルス電圧
が、補助電圧（ランプ電圧UR又は構成素子に印加される
電圧に相応）に平行に経過するのではなく、該パルス電
圧の間隔が所定の限界内で変化するようになされる。こ
のことはパルス電圧値と、補助電圧の時間的関数の関数
値との加算的及び／又は乗算的結合に相応し、例えばダ
イオードか又はその他の半導体構成素子のような付加的
構成素子によって達成することができる。これらの付加
的構成素子は、個別か又は組合せの中で、前記構成素子
に並列及び／又は直列に接続させることができる。それ
により例えば時間／電圧変換器が所属する系のどこかに
存する非直線性が低減又は回避され得る。
ルス経過が次のようになされる。すなわちパルス電圧
が、補助電圧（ランプ電圧UR又は構成素子に印加される
電圧に相応）に平行に経過するのではなく、該パルス電
圧の間隔が所定の限界内で変化するようになされる。こ
のことはパルス電圧値と、補助電圧の時間的関数の関数
値との加算的及び／又は乗算的結合に相応し、例えばダ
イオードか又はその他の半導体構成素子のような付加的
構成素子によって達成することができる。これらの付加
的構成素子は、個別か又は組合せの中で、前記構成素子
に並列及び／又は直列に接続させることができる。それ
により例えば時間／電圧変換器が所属する系のどこかに
存する非直線性が低減又は回避され得る。
当該方法と該方法の有利な実施に適した装置からなる
本発明のシステム（このシステムはパルスの持続時間に
相応する電圧値を定める）の説明は以上の通りである。
本発明のシステム（このシステムはパルスの持続時間に
相応する電圧値を定める）の説明は以上の通りである。
変換の際の非直線性を回避するために、パルスの電圧
（この電圧の持続時間が時間／電圧変換に用いられる）
が、出力電圧の形成に用いる補助電圧の経過に整合（マ
ッチング）される。この補助電圧はランプ電圧発生器か
ら出力されるランプ電圧か又は本発明による装置の構成
素子に印加されるその他の電圧であり得る。
（この電圧の持続時間が時間／電圧変換に用いられる）
が、出力電圧の形成に用いる補助電圧の経過に整合（マ
ッチング）される。この補助電圧はランプ電圧発生器か
ら出力されるランプ電圧か又は本発明による装置の構成
素子に印加されるその他の電圧であり得る。
本発明によれば、時間／電圧変換の際の非直線性が低
減されるかまたは回避される。
減されるかまたは回避される。
総合的な装置（例えば増幅装置）の一部として用いる
ことにより、相応の非直線性が少なくとも低減されるか
又は保証される。
ことにより、相応の非直線性が少なくとも低減されるか
又は保証される。
本発明による系は有利には、薄膜技術で構成され液晶
表示装置の制御に用いられる増幅装置の一部として用い
ることができる。
表示装置の制御に用いられる増幅装置の一部として用い
ることができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブノワ， エリク フランス国 Ｆ−38320 エイバン リ ュー ジャン バルテ （番地なし) (56)参考文献 特開 昭53−124024（ＪＰ，Ａ) 特公 昭50−27712（ＪＰ，Ｂ１) 欧州特許出願公開417578（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 9/08 G09G 3/18
Claims (8)
- 【請求項１】所定の電圧経過波形を有するパルスの持続
時間に相応する時間値を、電圧値に変換するための方法
であって、立下がり縁の時点の確定が、時間的に変化す
る補助電圧との電圧比較によってもたらされる形式のも
のにおいて、 前記補助電圧が、ランプ状区分に亘る勾配を有してお
り、さらにパルスが変換前に補助電圧の値に対応して整
形されることを特徴とする時間／電圧変換方法。 - 【請求項２】前記整形されたパルスの電圧経過波形を実
質的に前記補助電圧の時間的な関数に追従させる、請求
の範囲第１項記載の時間／電圧変換方法。 - 【請求項３】前記時間的に変化する補助電圧は、少なく
とも一時的に、時間的かつ直線的に増加又は減少する関
数である、請求項１または２記載の時間／電圧変換方
法。 - 【請求項４】前記パルスの電圧経過波形の値は、前記時
間的に変化する補助電圧の関数値との加算的及び／又は
乗算的結合に相応する、請求項１から３いずれか１項記
載の時間／電圧変換方法。 - 【請求項５】所定の電圧経過波形を有するパルスの持続
時間に相応する時間値を、電圧値（Ua）に変換するため
の装置であって、 時間的に変化する補助電圧（UR）を生成する補助電圧発
生器（13）が含まれており、該補助電圧発生器によって
立下がり縁の時点の確定が、時間的に変化する補助電圧
との電圧比較によってもたらされており、 さらに所定の電圧経過波形を有するパルス（Ui）と時間
的に変化する補助電圧との電圧比較を行わせる時間／電
圧変換器（12a）が含まれている形式のものにおいて、 変換プロセスの前に、ランプ状区分に亘って勾配を有し
ている補助電圧の値に対応してパルス（Ui）の整形を行
う手段（14;19）が設けられていることを特徴とする、
時間／電圧変換装置。 - 【請求項６】前記手段（14;19）は、当該整形されたパ
ルスの電圧経過波形が前記時間的に変化する補助電圧に
実質的に追従するように構成されている、請求項５記載
の時間／電圧変換装置。 - 【請求項７】前記時間的に変化する補助電圧は、少なく
とも一時的に、時間的かつ直線的に増加又は減少する関
数に追従する、請求項５又は６記載の時間／電圧変換装
置。 - 【請求項８】前記パルスの電圧経過の値を前記時間的に
変化する補助電圧（UR）の関数値に加算的及び／又は乗
算的に結合させる手段（22,14;19）が設けられている、
請求項５から７いずれか１項記載の時間／電圧変換装
置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4103813.4 | 1991-02-08 | ||
| DE4103813A DE4103813A1 (de) | 1991-02-08 | 1991-02-08 | Verfahren und vorrichtung zur zeit/spannungs-wandlung |
| PCT/EP1992/000219 WO1992014303A1 (de) | 1991-02-08 | 1992-02-01 | Verfahren und vorrichtung zur zeit/spannungs-wandlung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06505135A JPH06505135A (ja) | 1994-06-09 |
| JP3231318B2 true JP3231318B2 (ja) | 2001-11-19 |
Family
ID=6424631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50350992A Expired - Fee Related JP3231318B2 (ja) | 1991-02-08 | 1992-02-01 | 時間／電圧変換方法及び装置 |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US5440307A (ja) |
| EP (2) | EP0570402B1 (ja) |
| JP (1) | JP3231318B2 (ja) |
| KR (1) | KR100235816B1 (ja) |
| CN (1) | CN1031442C (ja) |
| AT (1) | ATE155296T1 (ja) |
| AU (1) | AU1182792A (ja) |
| CA (1) | CA2100746C (ja) |
| DE (2) | DE4103813A1 (ja) |
| ES (1) | ES2104891T3 (ja) |
| FI (1) | FI933490A (ja) |
| HU (1) | HUT64653A (ja) |
| MX (1) | MX9200529A (ja) |
| SG (1) | SG47874A1 (ja) |
| TR (1) | TR25959A (ja) |
| WO (1) | WO1992014303A1 (ja) |
| ZA (1) | ZA92901B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8487806B2 (en) * | 2010-11-26 | 2013-07-16 | Electronics And Telecommunications Research Institute | Voltage-time converters and time-domain voltage comparators including the same |
| KR101244715B1 (ko) * | 2011-11-22 | 2013-03-18 | 강원대학교산학협력단 | 디지털 제어 방식을 이용한 ｌｅｄ 구동 장치 |
| JP2016171538A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 増幅回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1397411A (en) * | 1971-05-19 | 1975-06-11 | Plessey Co Ltd | Evaluation of the duty ratio of a curved-flank pulse- width -moculated wave form |
| JPS5396431A (en) * | 1977-02-04 | 1978-08-23 | Pioneer Electronic Corp | Cyclic voltage conversion device |
| JPS547263A (en) * | 1977-06-20 | 1979-01-19 | Hitachi Ltd | D-a converter |
| JPS5748826A (en) * | 1980-09-08 | 1982-03-20 | Japan Electronic Control Syst Co Ltd | Circuit for converting input pulse duty ratio into analog voltage |
| JPS5920860A (ja) * | 1982-07-28 | 1984-02-02 | Hitachi Ltd | 光伝送体による情報検知方法 |
| DE3323039A1 (de) * | 1983-06-27 | 1985-01-10 | Robert Bosch Gmbh, 7000 Stuttgart | Pulsdauer-spannungs-wandler |
| US4590457A (en) * | 1983-12-20 | 1986-05-20 | American Microsystems, Inc. | Digital to analog converter utilizing pulse width modulation |
| US4716398A (en) * | 1987-02-26 | 1987-12-29 | John Fluke Mfg. Co., Inc. | Linearity control circuit for digital to analog converter |
| US4965867A (en) * | 1987-08-20 | 1990-10-23 | Pioneer Electronic Corporation | Offset compensation circuit |
| JP2520168B2 (ja) * | 1989-04-04 | 1996-07-31 | シャープ株式会社 | 表示装置 |
| DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
| JP2619961B2 (ja) * | 1990-01-08 | 1997-06-11 | 松下電器産業株式会社 | Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置 |
| US5192922A (en) * | 1992-05-29 | 1993-03-09 | Analog Devices, Inc. | Anti-false triggering system for a pulse width modulation system |
-
1991
- 1991-02-08 DE DE4103813A patent/DE4103813A1/de not_active Withdrawn
-
1992
- 1992-02-01 KR KR1019930702334A patent/KR100235816B1/ko not_active IP Right Cessation
- 1992-02-01 EP EP92903547A patent/EP0570402B1/de not_active Expired - Lifetime
- 1992-02-01 SG SG1996004918A patent/SG47874A1/en unknown
- 1992-02-01 DE DE59208689T patent/DE59208689D1/de not_active Expired - Fee Related
- 1992-02-01 WO PCT/EP1992/000219 patent/WO1992014303A1/de active IP Right Grant
- 1992-02-01 AU AU11827/92A patent/AU1182792A/en not_active Abandoned
- 1992-02-01 CA CA002100746A patent/CA2100746C/en not_active Expired - Fee Related
- 1992-02-01 EP EP92200361A patent/EP0498514A1/de active Pending
- 1992-02-01 HU HU9301701A patent/HUT64653A/hu unknown
- 1992-02-01 ES ES92903547T patent/ES2104891T3/es not_active Expired - Lifetime
- 1992-02-01 AT AT92903547T patent/ATE155296T1/de active
- 1992-02-01 JP JP50350992A patent/JP3231318B2/ja not_active Expired - Fee Related
- 1992-02-07 MX MX9200529A patent/MX9200529A/es unknown
- 1992-02-07 TR TR92/0112A patent/TR25959A/xx unknown
- 1992-02-07 ZA ZA92901A patent/ZA92901B/xx unknown
- 1992-02-08 CN CN92101434A patent/CN1031442C/zh not_active Expired - Fee Related
-
1993
- 1993-07-27 US US08/097,704 patent/US5440307A/en not_active Expired - Lifetime
- 1993-08-06 FI FI933490A patent/FI933490A/fi unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US5440307A (en) | 1995-08-08 |
| CN1064775A (zh) | 1992-09-23 |
| FI933490A0 (fi) | 1993-08-06 |
| HUT64653A (en) | 1994-01-28 |
| MX9200529A (es) | 1992-08-01 |
| CN1031442C (zh) | 1996-03-27 |
| DE59208689D1 (de) | 1997-08-14 |
| JPH06505135A (ja) | 1994-06-09 |
| ATE155296T1 (de) | 1997-07-15 |
| AU1182792A (en) | 1992-09-07 |
| SG47874A1 (en) | 1998-04-17 |
| EP0570402A1 (de) | 1993-11-24 |
| CA2100746A1 (en) | 1992-08-09 |
| DE4103813A1 (de) | 1992-08-27 |
| TR25959A (tr) | 1993-11-01 |
| KR100235816B1 (ko) | 1999-12-15 |
| ES2104891T3 (es) | 1997-10-16 |
| FI933490A (fi) | 1993-08-06 |
| WO1992014303A1 (de) | 1992-08-20 |
| EP0570402B1 (de) | 1997-07-09 |
| EP0498514A1 (de) | 1992-08-12 |
| ZA92901B (en) | 1992-11-25 |
| CA2100746C (en) | 2001-07-10 |
| HU9301701D0 (en) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482870B2 (en) | Class D amplifier | |
| US5045800A (en) | Pulse width modulator control circuit | |
| US6107875A (en) | Variable frequency class D modulator with built in soft clipping and frequency limiting | |
| WO2003058798A1 (en) | Pwm controller with single-cycle response | |
| US10713446B2 (en) | Multiplier circuit, corresponding device and method | |
| US6381154B1 (en) | PWM nonlinear controller with a single cycle response and a non resettable integrator | |
| KR920009075A (ko) | 파형 정형 회로 | |
| JP3231318B2 (ja) | 時間／電圧変換方法及び装置 | |
| KR20040051561A (ko) | Ｐｄｍ 클래스-ｄ 증폭기의 선형화 | |
| US7116168B2 (en) | Power multiplier system and method | |
| JPS62293817A (ja) | パルス幅変調器 | |
| US20050062521A1 (en) | Reference buffer with dynamic current control | |
| EP0951146B1 (en) | A digital-to-analog converter | |
| JP2592472Y2 (ja) | ワイパモータ制御回路 | |
| KR100427686B1 (ko) | 출력 전압 시퀀스 제어회로를 구비한 2채널 피더블유엠 아이씨를 이용한 디씨-디씨 컨버터 시스템 | |
| JP3633540B2 (ja) | 降圧コンバータおよび降圧コンバータのｆｅｔ駆動方法 | |
| JPS5941638Y2 (ja) | 単安定マルチバイブレ−タ | |
| JP4249130B2 (ja) | パルス幅変調信号発生器 | |
| SU1273836A2 (ru) | Преобразователь разности фаз в напр жение | |
| JPH0260089B2 (ja) | ||
| CN116266735A (zh) | 电源转换器的智能功率级电路及其电流监测电路 | |
| JPH0760994B2 (ja) | 電圧比較器 | |
| JPH0410812A (ja) | デジタル／アナログ変換回路 | |
| JP2002141789A (ja) | Ｐｗｍ信号発生回路 | |
| JPH08139574A (ja) | 鋸歯状波信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |