KR100235816B1 - 시간/전압 변환방법 및 장치 - Google Patents

시간/전압 변환방법 및 장치 Download PDF

Info

Publication number
KR100235816B1
KR100235816B1 KR1019930702334A KR930702334A KR100235816B1 KR 100235816 B1 KR100235816 B1 KR 100235816B1 KR 1019930702334 A KR1019930702334 A KR 1019930702334A KR 930702334 A KR930702334 A KR 930702334A KR 100235816 B1 KR100235816 B1 KR 100235816B1
Authority
KR
South Korea
Prior art keywords
voltage
time
pulse
value
waveform
Prior art date
Application number
KR1019930702334A
Other languages
English (en)
Inventor
미하엘 마이어
에릭 벤와
Original Assignee
루엘랑 브리지뜨
도이체 톰손-브란트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루엘랑 브리지뜨, 도이체 톰손-브란트 게엠베하 filed Critical 루엘랑 브리지뜨
Application granted granted Critical
Publication of KR100235816B1 publication Critical patent/KR100235816B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K9/00Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/08Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses

Landscapes

  • Amplifiers (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Power Conversion In General (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Control Of Electrical Variables (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Particle Accelerators (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Control Of Eletrric Generators (AREA)
  • Analogue/Digital Conversion (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

본 발명의 목적은 본 발명의 방법 및 이 방법을 수행하는데 적합한 장치로 이루어진 시간/전압 변환 시스템이 펄스의 지속시간에 상응하는 전압값을 결정하도록 하는 것이다. 이러한 종류의 공지 시스템은 시간/전압 변환시 부정확성을 가지며, 이로인해 비선형성이 생긴다. 변환시 비선형성을 피하기 위해 본 발명에 따라 시간/전압 변환에 사용되는 지속시간을 가진 펄스의 전압이 출력전압을 형성하는데 사용되는 보조 전압의 파형에 맞춰진다. 상기 보조전압은 램프 전압 발생기에 의해 발생되는 램프전압 또는 본 발명에 따른 장치의 소자에 인가되는 그밖의 전압일 수 있다. 본 발명에 따른 시스템은, 박막기술로 만들어지며 액정디스플레이의 제어에 사용되는 증폭기장치의 일부로 바람직하게 사용될 수 있다.

Description

시간/전압 변환방법 및 장치
본 발명은 미리 결정될 수 있는 전압 파형을 가진 펄스의 지속시간에 상응하는 시간값을 시간 함수에 상응하는 보조 전압에 의한 전압값으로 변환시키는 방법 및 상기 방법을 실시하기 위한 장치에 관한 것이다.
액정 디스플레이용 트리거 회로가 기재된 종래의 특허 출원 P 39 30 259.8호에는 전압/시간 변환기 및 시간/전압 변환기의 결합체인 전류 증폭기가 공지되어 있다. 여기서, 전압/시간 변환기는 비디오 입력신호를 비디오 입력 전압의 레벨에 따라 다른 지속시간의 펄스를 가진 펄스폭 변조 신호로 변화시킨다.
추후에 상기 펄스폭 변조된 신호는 시간/전압 변화기에 의해 각 펄스의 지속시간에 따라 전압값으로 변환된다.
상기 종래 출원에 기재된 시간/전압 변환기의 한 가능한 실시예는 게이트에 펄스폭 변조 신호가 공급되는 MOS 트랜지스터를 포함한다. MOS 트랜지스터의 소오스 전극에는, 최대값으로부터 일정한 기울기로 0볼트로 강하하는 전압이 인가된다. 따라서, 드레인 전극에 접속된 캐패시터는 램프(ramp) 전압에 의해 충전된다. 각각의 전압은 상기 캐패시터에서 인출될 수 있다.
상기 출원으로부터 공지된 전압/시간 변환기는, 상이한 길이의 지속시간을 가지지만 각 펄스의 지속 시간 동안 전압 파형(경로)이 일정한 펄스를 공급한다. 상기 펄스는 상기 시간/전압 변환기에 의해 충분한 정확도로 전압값으로 변환되지 못하는 것으로 나타났다.
그러므로 본 발명의 목적은 펄스의 지속시간에 상응하는 시간값을 정확하게 전압값으로 변환시키는 것이다.
상기 목적은 펄스의 전압 파형이 시간 함수에 의존해서 정해지는 시간/ 전압 변환 방법, 및 시간 함수에 의존해서 펄스의 전압파형을 결정하는 수단을 포함하는 시간/전압 변환 장치에 의해 달성된다.
본 발명에 따라 펄스 전압 파형과 램프 전압 파형 사이의 갭이 예정된 값내에 놓이는한 입력 펄스의 전압 파형이 램프형 파형을 가진 보조전압 파형(이하, 램프 전압이라 약칭함)에 맞춰진다.
본 발명의 또 다른 장점은 한편으로는, 사용되는 트랜지스터의 전압이 보다 작다는 것이다. 다른 한편으로는, 데이터 전압이 작아서 분리(스위치 오프) 시간이 보다 짧기 때문에, 램프 전압 끝이 트리거될 라인의 끝에 시간적으로 보다 가깝게 이동될 수 있다. 따라서 정확도가 보다 커진다.
본 발명의 실시예를 첨부한 도면을 참고로 보다 상세히 설명하면 다음과 같다.
제1도는 전압/시간 변환기 및 시간/전압 변환기를 가진 공지의 증폭기 장치.
제2a도 내지 제2c도 및 제3도는 제1도에 따른 증폭기 장치의 전압 파형도.
제4도는 본 발명에 따른 제1실시예.
제5a도 내지 제5c도 및 제6도는 제4도에 따른 실시예에서의 전압 파형도.
제7도는 본 발명에 따른 제2실시예이다.
실시예 설명에 있어, 도면에 도시된 각 블록은 단지 본 발명의 보다 나은 이해를 위해서만 제공된다. 통상적으로 하나 또는 몇몇의 이들 블록은 유니트로 결합한다. 이러한 블록들은 집적 또는 하이브리드 기술 또는 프로그램 제어되는 마이크로 컴퓨터는 또는 그것의 제어에 적합한 프로그램의 일부로 구현될 수 있다.
또한, 각 단에 포함된 소자들은 분리되어 제공될 수도 있다.
제1도는 전압/시간 변환기(11)(U/t 변환기) 및 시간/전압 변환기(12)(t/u 변환기)를 포함하는 공지된 증폭 장치(10)를 도시한다. 전압/시간 변환기(11)는 입력신호(Ue)로부터 펄스폭 변조된 신호(Ui)를 형성하여 상기 신호(Ui)를 시간/전압 변환기(12)의 제1입력에 전달한다. 상기 시간/전압 변환기(12)는 제2입력을 통해 램프 전압 발생기(13)와 연결되며, 상기 램프 전압 발생기(13)로부터 램프 전압(UR)을 수신한다. 시간/전압 변환기 변환기(12)는 신호(Ui) 및 램프(UR)을 기초로 그 출력에서 이용될 수 있는 출력 신호(Ua)를 형성한다.
시간/전압 변환기(12)는 예컨대 MOS 트랜지스터(12')로 이루어지며, 상기 MOS 트랜지스터의 소오스 단자에는 램프 전압(UR)이 공급되고 그것의 드레인 단자는 캐패시터(12")의 제1단자에 연결된다. 트랜지스터(12')의 게이트 단자에는 신호(Ui)가 공급되고 캐패시터(12")의 제2단자는 접지에 연결된다. 출력신호(Ua)는 트랜지스터(12')의 공통 단자에서 인출된다.
제1도에 따른 증폭기 장치(10)의 동작 방법은 상기 특허 출원에 기재되어 있으며, 본 발명의 이해를 위해 설명된다.
전압/시간 변환기(11)는 제2a, 2b, 2c 도로 이루어진 제2도에 점선에 의한 이상적 방식으로 도시된 펄프를 발생시킨다. 이 펄스는 변환기(11)에 공급되는 상이한 입력 전압(Ue)에 따라 상이한 시간적 길이(t1),(t2) 또는 (t3)를 가지며, 그것의 전압 값은 전체 펄스 지속 시간에 걸쳐 항상 일정하다.
전압/시간 변환기(11)가 시간/전압 변환기(12)에 공급하는 실제 펄스의 파형은 제2도에 실선으로 도시되어 있다. 이 파형은 예컨대 기생 용량에 의해 그 에지가 라운딩(rounding)된다는 것이 이상적 파형과 다르다. 제2도에 표시된 임계치(Us)의 의미는 하기에 설명된다.
제3도에 제2도의 실제파형의 우측 에지에 상응하는 곡선(Ui)이 도시되어 있다. 또한, 제3도에는 램프 전압(UR)의 시간적 파형에 상응하는 곡선(b)이 도시되어 있으며, 상기 램프 전압(UR)은 상기 공지된 장치에서 예컨대 시간(t1)의 경과 후에야 램프형 파형을 가지며, 특히 캐패시터(12b)가 먼저 완전히 충전된 다음 그것에 인가되는 전압(Ua)이 주로 램프 전압(UR)에 의해 결정되는데 사용된다.
시간/전압 변환기(12)는 곡선(Ui)과 교차되는 시점에서 결정되는 값을 가진 출력 전압(Ua)을 공급한다.
여기서, 반도체 구성요소로 시간/전압 변환기를 만들 때, 램프전압(UR)외에 곡선(b)에 포함되는 적당한 임계값이 고려되어야 한다.
제2a도에 도시된 제1의 이상적 펄스가 끝나는 시점(t1')에서, 곡선(b)은 값(u1)을 가진다. 그러나, 라운딩으로 인해 제1 실제 펄스의 곡선은 값(v1)을 가지는 시점 (T1)=(t1')+(d1)에서야 곡선(b)과 교차된다.
제2b도에 도시된 제2의 이상적 펄스가 끝나는 시점(t2')에서, 곡선(b)은 값(U2)을 갖는다. 그러나 제2펄스의 라운딩으로 인해 제2실제 펄스의 전압값은 전압값(v2)를 가지는 시점(T2)=(t2')+(d2)에서야 곡선(b)과 교차되며, 유사하게 제2c도에 도시된 제3펄스의 라운딩된 에지는 전압값(U3) 대신에, 전압값(v3)을 가지는 시점 (T3)=(t3')+(d3)에서야 곡선(b)과 교차된다.
차(v1)-(U1), (v2)-(U2) 및 (v3)-(U3)는 동일한 크기가 아닌데, 그 이유는 동일한 형태의 에지에서 시간차(d1),(d2) 및 (d3)가 서로 다르기 때문이다.
이것은 제1도 내지 제3도에 따른 시간/전압 변환으로 비선형성이 나타난다는 것을 의미한다.
제4도 내지 제7도를 참고로 본 발명의 2가지 실시예를 설명하면 다음과 같다. 상기 도면에서, 제1도 내지 제3도에서와 동일한 작용을 하거나 동일한 효과를 나타내는 소자 및 전압은 동일한 부호로 표시하였다. 하기에서 이것들은 본 발명의 이해를 돕기 위해 필요한 정도만 설명하하겠다.
제4도는 본 발명에 따른 장치의 제1실시예를 나타낸다. 시간/전압 변환을 위한 장치(12a)는 임계치 단(15)을 포함하는 펄스 변환기(14)를 가지며, 상기 임계치 단(15)의 입력에는 신호(Ui)가 인가되고 상기 임계치 단(15)의 출력은 스위칭 장치(16)의 제어 입력에 연결된다. 상기 스위칭 장치(1)의 제1스위치 단자(스위칭 접속기)는 제1저항(17)의 제1단자에 연결되고, 상기 저항(17)의 제2단자는 램프 전압 발생기(13)의 출력에 연결된다.
스위칭 장치(16)의 제2스위치 단자는 한편으로는 제2저항(18)의 제1단자에, 그리고 다른 한편으로는 시간/전압 변환기(12)의 제1입력에 연결된다. 제2저항(18)의 제2단자는 접지에 연결된다.
램프 전압(UR)은 감소 모듈(22)을 통해 시간/전압 변환기(12)에 공급되는데, 상기 감소 모듈(22)은 예컨대, 전압의 감산에 의한 덧셈 방식으로 또는 예컨대 적합한 감쇠기(1보다 작은 증폭률)에 의한 곱셈 방식으로 램프 전압(UR)을 감소시키고 이 감소된 전압을 시간/전압 변환기(12)의 제2입력에 전달한다.
제4도에 도시된 본 발명에 따른 장치의 작용을 제2a, 2b, 2c도로 이루어진 제2도 및 제5a, 5b, 5c도로 이루어진 제5도를 참고로 설명하면 다음과 같다.
제2도에 도시된 실제 펄스를 가지는 신호(Ui)는 임계치 단(15)에 공급되며, 상기 임계치 단(15)은 상기 실제 펄스가 소정 임계치(Us)를 초과시 스위칭 장치(16)를 작동시키므로 제1저항(17)과 제2저항(18) 사이의 연결이 이루어진다. 상기 임계치(Us)를 더 이상 초과하지 않으면, 스위칭 장치(16)는 다시 개방된다. 스위칭 장치(16)에 대한 적합한 트리거 신호의 시간 파형은 제2도의 이상적 펄스에 상응한다. 임계치(Us)의 위치는 바람직하게는 실제 펄스(Ui)(제2도)의 라운딩에 의존해서, 스위칭 장치(16)가 항상 폐쇄되어 있는 시간이 이상적 펄스(Ui)(제2도)의 지속 시간에 상응하도록 결정된다.
스위칭 장치(16)의 접점이 폐쇄되면, 2개의 저항(17), (18)이 분압기를 형성한다. 시간/전압 변환기(12)에 공급되는 신호(Ui')의 실제 펄스, 즉 라운딩된 에지를 가진 펄스는 제5도에 실선으로 표시되어 있다. 펄스의 전압파형이 각각의 펄스 지속 시간 동안 일정치 않고 램프 전압(UR)에 의해 영향을 받는다는 것이 중요하다.
램프 파형이 제3도의 곡선(b)을 따른다고 가정하면, 즉 램프 파형의 강하가 시점(t1')으로부터 시작되면, 지속 시간(t1)을 가진 제1펄스(Ui)(제2a도)는 그것의 전압 파형(Ui)(제5a도)이 그것의 전체 지속 시간 동안 일정하기만 하면 시간/전압 변환기(12)의 제1입력으로 전송할 때 그 파형을 유지한다.
이에 반해, 지속 시간(t2)을 가진 제2펄스(Ui)(제2b도)는 그것의 원래 일정한 전압 파형이 지속시간(t1)의 경과후에 선형으로 강하하도록 시간/전압 변환기(12)의 입력에 변형된 전압 파형(Ui')(제5b도)을 가진다. 제3펄스도 제2펄스와 유사한 파형을 가진다.
시간/전압 변환기(12)의 제1입력에 인가되는 상기 펄스는 곡선(b)과 함께 제6도에 도시되어 있다.
곡선(U1')과 곡선(b) 사이의 간격은 감소 모듈(22)에 의해 미리 정해진다. 펄스(Ui)가 인가될 때, 즉 이 실시예에서는 스위칭 장치(16)가 폐쇄되어 있을 때 전압(Ui')의 곡선이 곡선(b)위에 놓인다는 것이 중요하다.
펄스 파형의 변형으로 인해, 제1펄스는 전압값(v1')을 가지는 시점(T1')=(t1')+(d1')에서 곡선(b)과 교차하고, 제2펄스는 전압값(v2')을 가지는 시점(T2')=(t2')+(d2')에서 곡선(b)과 교차하며, 제3펄스는 전압값(v3')을 가진 시점 (T3')=(t3')+(d3')에서 곡선(b)과 교차한다.
펄스의 우측 에지들이 동일한 형태로 라운딩된다고 가정하면, 곡선(Ui) 및 곡선(b)의 포락선의 평행한 진행에 의해 시간차(d1'), (d2'), (d3')가 동일한 크기가 된다. 이것은 균일한 램프 파형으로 전압차(v1')-(U1), (v2')-(U2) 및 (v3')-(U3)가 일정해지게 하는 효과를 갖는다. 이로인해, 시간/전압 변환시 부정확성이 피해진다.
따라서, 본 발명에 따른 시간/전압 변환을 위한 장치(12a)를 증폭기 장치(10)의 일부로 사용할 때 선형 증폭이 가능해진다.
전압/시간 변환기(11)의 신호가 시간/전압 변환기(12)에 공급되기 전에 반전 되어야 하는 경우에는 제7도에 따른 제2실시예가 사용될 수 있다.
시간/전압 변환을 위한 반전 장치(12b)는 펄스 변환기(14) 대신에, 제7도에 도시된어 있는 바와 같은 인버터(19)를 포함한다.
상기 인버터(19)는 제1 MOS 트랜지스터(20) 및 제2 MOS 트랜지스터(21)를 가진다. 제1트랜지스터(20)의 소오스 단자는 그 게이트 전극 및 램프 전압 발생기(13)에 연결된다. 제1트랜지스터(20)의 드레인 단자는 제2트랜지스터(21)의 소오스 단자에 연결된다. 제2트랜지스터(21)의 게이트 전극에는 펄스폭 변조된 신호(Ui)가 인가되며 제2트랜지스터(21)의 드레인 전극은 접지에 연결된다. 두 트랜지스터(20, 21)의 공통 접합점에서 전압(Ui*)이 인출될 수 있는데, 상기 전압(Ui*)은 램프 전압(UR)의 전압 파형으로 웨이팅된 신호(Ui)의 반전을 나타낸다.
여기서, MOS 트랜지스터의 대칭 구조로 인해 소오스 전극 및 드레인 전극이 교체될 수 있다.
도시되지 않은 본 발명의 또다른 변형예에서는, 출력 전압이 램프 전압(UR)의 램프형 파형에 따르는 것이 아니라, 미리 정해진 값의 전류 또는 미리 정해진 값의 전압을 공급하는 소오스에 연결된 캐패시터에 인가되는 전압에 의존한다.
이 경우에는 신호(Ui') 또는 (Ui")의 펄스 전압이 적합하게 맞춰져야한다.
상기 실시예의 변형예는 적어도 하나의 하기 변형을 가진다.
감소모듈(22) 대신에 또는 이것에 부가해서 램프 전압 발생기(13)와 펄스 변환기(14) 사이 또는 점프 전압 발생기와 인버터(19) 사이에, 예컨대 전압의 가산에 의한 덧셈방식으로 또는 예컨대 증폭에 의한 곱셈 방식으로 램프 전압(UR)을 증가시키고 이 증가된 전압을 펄스 변환기(14) 또는 인버터(19)에 전달하는 수단이 제공된다.
펄스 변환기(14) 또는 인버터(19)로부터 출력되는 펄스의 파형은, 펄스 전압이 램프 전압(UR) 또는 소자에 인가되는 전압에 상응하는 보조 전압에 대해 평행하게 진행하지 않고 그들의 간격이 미리 정해진 한계내에서 변하도록 될 수 있다. 이것은 보조 전압의 시간 함수의 함수값과 펄스의 전압값의 덧셈 또는 곱셈 연산에 해당하며, 예컨대 단독으로 또는 조합으로 도시된 소자와 병렬로 또는 직렬로 연결될 수 있는 다이오드 또는 그밖의 반도체 소자와 같은 부가의 소자에 의해 얻어질 수 있다. 이로인해, 예컨대 시간/전압 변환기가 속한 시스템내에서의 비선형성이 줄어들거나 피해질 수 있다.
결국, 본 발명에 따른 방법 빛 본 발명에 따른 방법을 실시하는데 적합한 장치로 이루어진 시스템은 펄스의 지속 시간에 상응하는 전압값을 제공한다.
변환시 비선형성을 피하기위해, 시간/전압 변환에 사용되는 지속 시간을 가진 펄스의 전압이 출력 전압의 형성에 사용되는 보조 전압의 파형에 맞춰진다. 상기 보조 전압은 램프 전압 발생기로부터 출력되는 램프 전압이거나, 본 발명에 따른 장치의 소자에 인가되는 그밖의 전압일 수 있다.
본 발명에 의해 시간/전압 변환시 비선형성이 줄어들거나 피해질 수 있다.
따라서, 증폭기 장치와 같은 전체 시스템의 일부로 사용할 때 상응하는 비선형성이 적어도 줄어들거나 보상될 수 있다.
본 발명에 따른 시스템은 박막기술로 구현되어 액정 디스플레이의 트리거링에 사용되는 증폭기 장치의 일부로 바람직하게 사용될 수 있다.

Claims (8)

  1. 미리 결정될 수 있는 전압 파형을 가지는 펄스의 지속 시간에 상응하는 시간값을 전압 값으로 변환하는 방법에 있어서, 상기 펄스를 제공하는 단계, 램프 섹션상에 기울기를 가지는 시변 보조 전압을 제공하는 단계, 상기 변환단계 전에 상기 보조 전압값과 대응하게 펄스를 형성하는 단계 및 상기 보조 전압과 전압 비교에 의해 상기 펄스의 하강 에지의 시점을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 형성된 펄스의 전압 파형은 보조 전압의 시간 함수에 따르는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 시변 보조 전압은 시간에 따라 선형적으로 증가 또는 감소 함수에 따르는 것을 특징으로 하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 펄스의 전압 파형값은 시변 보조 전압 함수 값과의 합산 또는 곱셈의 논리적 연산값에 해당하는 것을 특징으로 하는 방법.
  5. 미리 결정될 수 있는 전압 파형을 가지는 펄스의 지속 시간에 해당하는 시간값을 전압 값으로 변환하기 위한 장치에 있어서, 펄스의 하강 에지의 시점을 결정하는 시변 보조 전압(UR)을 생성하는 보조 전압 발생기(13)를 포함하는데, 상기 보조 전압은 램프 섹션상에 기울기를 가지며, 시변 보조 전압과 미리 결정할 수 있는 전압 파형을 가지는 펄스(Ui)의 전압을 비교하는 시간/전압 변환기(12), 상기 변환전 보조 전압값과 대응하게 펄스를 형성하는 수단(14,19)을 포함하는 것을 특징으로 하는 장치.
  6. 제5항에 있어서, 상기 수단(14,19)은 상기 형성된 펄스의 전압 파형이 시변 보조 전압에 따르도록 구성되는 것을 특징으로 하는 장치.
  7. 제5항 또는 제6항에 있어서, 상기 시변 보조 전압은 시간에 따라 선형적으로 증가 또는 감소하는 함수에 따르는 것을 특징으로 하는 장치.
  8. 제5항 또는 제6항에 있어서, 합산 또는 곱셈 방식으로 시변 보조 전압(UR)의 함수 값과 펄스의 전압 파형 값을 논리적으로 결합하는 수단(22, 14, 19)이 제공되는 것을 특징으로 하는 장치.
KR1019930702334A 1991-02-08 1992-02-01 시간/전압 변환방법 및 장치 KR100235816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4103813A DE4103813A1 (de) 1991-02-08 1991-02-08 Verfahren und vorrichtung zur zeit/spannungs-wandlung
DEP4103813.4 1991-02-08
PCT/EP1992/000219 WO1992014303A1 (de) 1991-02-08 1992-02-01 Verfahren und vorrichtung zur zeit/spannungs-wandlung

Publications (1)

Publication Number Publication Date
KR100235816B1 true KR100235816B1 (ko) 1999-12-15

Family

ID=6424631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930702334A KR100235816B1 (ko) 1991-02-08 1992-02-01 시간/전압 변환방법 및 장치

Country Status (17)

Country Link
US (1) US5440307A (ko)
EP (2) EP0498514A1 (ko)
JP (1) JP3231318B2 (ko)
KR (1) KR100235816B1 (ko)
CN (1) CN1031442C (ko)
AT (1) ATE155296T1 (ko)
AU (1) AU1182792A (ko)
CA (1) CA2100746C (ko)
DE (2) DE4103813A1 (ko)
ES (1) ES2104891T3 (ko)
FI (1) FI933490A0 (ko)
HU (1) HUT64653A (ko)
MX (1) MX9200529A (ko)
SG (1) SG47874A1 (ko)
TR (1) TR25959A (ko)
WO (1) WO1992014303A1 (ko)
ZA (1) ZA92901B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244715B1 (ko) * 2011-11-22 2013-03-18 강원대학교산학협력단 디지털 제어 방식을 이용한 led 구동 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487806B2 (en) * 2010-11-26 2013-07-16 Electronics And Telecommunications Research Institute Voltage-time converters and time-domain voltage comparators including the same
JP2016171538A (ja) * 2015-03-16 2016-09-23 株式会社東芝 増幅回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1397411A (en) * 1971-05-19 1975-06-11 Plessey Co Ltd Evaluation of the duty ratio of a curved-flank pulse- width -moculated wave form
JPS5396431A (en) * 1977-02-04 1978-08-23 Pioneer Electronic Corp Cyclic voltage conversion device
JPS547263A (en) * 1977-06-20 1979-01-19 Hitachi Ltd D-a converter
JPS5748826A (en) * 1980-09-08 1982-03-20 Japan Electronic Control Syst Co Ltd Circuit for converting input pulse duty ratio into analog voltage
JPS5920860A (ja) * 1982-07-28 1984-02-02 Hitachi Ltd 光伝送体による情報検知方法
DE3323039A1 (de) * 1983-06-27 1985-01-10 Robert Bosch Gmbh, 7000 Stuttgart Pulsdauer-spannungs-wandler
US4590457A (en) * 1983-12-20 1986-05-20 American Microsystems, Inc. Digital to analog converter utilizing pulse width modulation
US4716398A (en) * 1987-02-26 1987-12-29 John Fluke Mfg. Co., Inc. Linearity control circuit for digital to analog converter
US4965867A (en) * 1987-08-20 1990-10-23 Pioneer Electronic Corporation Offset compensation circuit
JP2520168B2 (ja) * 1989-04-04 1996-07-31 シャープ株式会社 表示装置
DE3930259A1 (de) * 1989-09-11 1991-03-21 Thomson Brandt Gmbh Ansteuerschaltung fuer eine fluessigkristallanzeige
JP2619961B2 (ja) * 1990-01-08 1997-06-11 松下電器産業株式会社 Pwm方式ディジタルアナログ変換器用クロック発生装置
US5192922A (en) * 1992-05-29 1993-03-09 Analog Devices, Inc. Anti-false triggering system for a pulse width modulation system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244715B1 (ko) * 2011-11-22 2013-03-18 강원대학교산학협력단 디지털 제어 방식을 이용한 led 구동 장치

Also Published As

Publication number Publication date
CN1031442C (zh) 1996-03-27
DE59208689D1 (de) 1997-08-14
CA2100746C (en) 2001-07-10
WO1992014303A1 (de) 1992-08-20
EP0498514A1 (de) 1992-08-12
FI933490A (fi) 1993-08-06
TR25959A (tr) 1993-11-01
SG47874A1 (en) 1998-04-17
CA2100746A1 (en) 1992-08-09
ES2104891T3 (es) 1997-10-16
HU9301701D0 (en) 1993-09-28
JP3231318B2 (ja) 2001-11-19
MX9200529A (es) 1992-08-01
FI933490A0 (fi) 1993-08-06
DE4103813A1 (de) 1992-08-27
US5440307A (en) 1995-08-08
ZA92901B (en) 1992-11-25
EP0570402B1 (de) 1997-07-09
AU1182792A (en) 1992-09-07
ATE155296T1 (de) 1997-07-15
CN1064775A (zh) 1992-09-23
EP0570402A1 (de) 1993-11-24
JPH06505135A (ja) 1994-06-09
HUT64653A (en) 1994-01-28

Similar Documents

Publication Publication Date Title
US5317401A (en) Apparatus for providing contrast and/or brightness control of a video signal
KR0133061B1 (ko) 전압증배회로
JPH0774605A (ja) Da変換器用電流スイッチ回路
KR100235816B1 (ko) 시간/전압 변환방법 및 장치
US20190253039A1 (en) Multiplier circuit, corresponding device and method
EP0727869B1 (en) Booster
US3031583A (en) Stairstep waveform generator
US5874827A (en) Voltage supply circuit for a load absorbing high tentative peak current
KR100188380B1 (ko) 레벨시프터,구동회로 및 표시장치
US4635037A (en) Analog to digital converter
KR970055431A (ko) 소프트 스타트 펄스폭 변조 집적회로
KR910010856A (ko) 주파수 변환기용 전원스위칭 회로
JPH06196989A (ja) パワーオン・リセット回路
KR0179302B1 (ko) 전압 변화에 따라 펄스를 변화시키는 전압/펄스 변환기
JPH0444330A (ja) 電荷転送素子の入力バイアス回路
US6956787B2 (en) Method and device for timing random reading of a memory device
KR890007559A (ko) 화상 표시장치의 필드 편향 회로
JPH01317077A (ja) クランプ回路
KR930006135Y1 (ko) 펄스 발생회로
KR0155904B1 (ko) 반도체 칩의 전압 변환 장치
KR100670052B1 (ko) 클램핑 회로를 이용한 공통 전압 안정화 회로
KR100223861B1 (ko) 액정표시소자의 크로스토크 보상장치
SU1012223A1 (ru) Стабилизированный преобразователь посто нного напр жени
KR20000014523A (ko) 액정 표시 장치의 공통 전압 발생 회로
CA1216639A (en) Voltage controlled pulse width modulation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee