KR19980025572A - 제어형 연속 램프(Ramp) 변환기 - Google Patents

제어형 연속 램프(Ramp) 변환기 Download PDF

Info

Publication number
KR19980025572A
KR19980025572A KR1019960043741A KR19960043741A KR19980025572A KR 19980025572 A KR19980025572 A KR 19980025572A KR 1019960043741 A KR1019960043741 A KR 1019960043741A KR 19960043741 A KR19960043741 A KR 19960043741A KR 19980025572 A KR19980025572 A KR 19980025572A
Authority
KR
South Korea
Prior art keywords
voltage
switching
function
oxide semiconductor
field effect
Prior art date
Application number
KR1019960043741A
Other languages
English (en)
Other versions
KR100194761B1 (ko
Inventor
한일송
Original Assignee
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준, 한국전기통신공사 filed Critical 이준
Priority to KR1019960043741A priority Critical patent/KR100194761B1/ko
Priority to US08/941,105 priority patent/US5920212A/en
Priority to FR9712278A priority patent/FR2754119B1/fr
Priority to GB9720979A priority patent/GB2317981B/en
Priority to JP27006797A priority patent/JP3193328B2/ja
Publication of KR19980025572A publication Critical patent/KR19980025572A/ko
Application granted granted Critical
Publication of KR100194761B1 publication Critical patent/KR100194761B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
제어형 연속 램프(Ramp) 변환기
2. 발명이 해결하려고 하는 기술적 과제
신경망 출력함수나 램프함수의 연속함수화에 필요한 회로를 아날로그적으로 직접 구성하여 출력함수에 미분가능 기능을 실현한 제어형 연속 램프 변환기를 제공하고자 함.
3. 발명의 해결방법의 요지
축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 증가시키는 제1 전압 조절 수단; 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 감소시키는 제2 전압 조절 수단; 상기 제1 전압 조절 수단과 상기 제2 전압 조절 수단에 연결되어 전압을 입력받는 스위칭 수단; 및 상기 스위칭 수단에 연결되어 입력 전압을 축전한 후에 상기 스위칭 수단을 통하여 상기 제2 전압 조절 수단과 외부로 출력하는 축전 수단을 포함한다.
4. 발명의 중요한 용도
신경망의 뉴런을 구현하는데 이용됨.

Description

제어형 연속 램프(Ramp) 변환기
본 발명은 신경망의 뉴런을 구현하는데 이용하기 위하여 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 임계치 이하 특성과 스위칭을 이용하여 구현한 제어형 연속 램프 변환기에 관한 것이다.
종래에 신경망의 뉴런은 디지탈 컴퓨터를 이용하여 디지탈 연산을 수행하여 뉴런의 출력을 얻어내는 방법으로 구현되었다.
따라서, 종래의 신경망 뉴런은 매우 많은 연산의 수행을 필요로 하기 때문에 신경망 세포가 수백내지 수천개인 경우에 신경망의 처리 속도가 현저하게 저하되는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 신경망 출력함수나 램프함수의 연속함수화에 필요한 회로를 아날로그적으로 직접 구성하여 출력함수에 미분가능 기능을 실현한 제어형 연속 램프 변환기를 제공하는데 그 목적이 있다.
도 1a 내지 1c 는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)와 그에 따른 임계치 이하 전도(Sub-threshold Conduction) 특성에 대한 설명도,
도 2a 및 2b 는 본 발명에 따른 제어형 연속 램프 변환기의 구성도와 그에 따른 전달 특성에 대한 설명도,
도 3 은 본 발명에 따른 제어형 연속 램프 변환기의 일예시도.
* 도면의 주요 부분에 대한 부호의 설명
M1,M2 : 금속 산화막 반도체 전계 효과 트랜지스터
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 제1 전압을 입력받아 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 증가시키는 제1 전압 조절 수단; 외부로부터 제2 전압을 입력받아 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 감소시키는 제2 전압 조절 수단; 외부로부터 제3 전압을 입력받고 상기 제1 전압 조절 수단에 연결되어 증가 전압을 입력받으며 상기 제2 전압 조절 수단에 연결되어 감소 전압을 입력받는 스위칭 수단; 및 상기 스위칭 수단에 연결되어 입력 전압을 축전한 후에 상기 스위칭 수단을 통하여 상기 제2 전압 조절 수단과 외부로 출력하는 축전 수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
도 1a 내지 1c 는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)와 그에 따른 임계치 이하 전도(Sub-threshold Conduction) 특성에 대한 설명도이다.
도 1a 는 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 나타내고, 도 1b 는 임계치 이하(Sub-threshold) 동작 구간의 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 비선형 전류원으로 모델링한 경우를 나타낸다.
도 1c 는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 게이트-소오스 전압이 임계치(threshold : VT) 이하일 때 일어나는 전류 특성인 임계치 이하 전도(Sub-threshold Conduction) 특성을 나타내며, 본 발명은 임계치 이하 전도(Sub-threshold Conduction) 특성을 이용한다.
도 2a 및 2b 는 본 발명에 따른 제어형 연속 램프 변환기의 구성도와 그에 따른 전달 특성에 대한 설명도로서, 세개의 아날로그 스위치(S1,S2,S3)와 두개의 금속 산화막 반도체 전계 효과 트랜지스터(M1,M2)로 구성되어, 제1 아날로그 스위치(S1)와 제3 아날로그 스위치(S3)가 오프 상태이고 제2 아날로그 스위치(S2)가 온 상태에서 도 2b 와 같은 전달 특성을 얻는다.
그 구성 및 동작을 살펴보면, 먼저 외부로부터 입력신호를 받는 제1 아날로그 스위치(S1)가 온 상태가 되면, 이전 단계 처리 결과에 의한 전류 또는 전하로 축적된 커패시터 전압 Vo가 인가되어 커패시터(C)에 축적된다. 이때, 제2 아날로그 스위치(S2)와 제3 아날로그 스위치(S3)는 오프 상태가 되어 다른 부분에 의한 영향이나 다른 부분으로의 영향을 차단한다.
이후, 제1 아날로그 스위치(S1)가 오프 상태로 되고 제2 아날로그 스위치(S2)만 온 상태가 되면, 도 1c 의 임계치 이하 전도(Sub-threshold Conduction) 특성을 이용하여, 인가되어 커패시터(C)에 축전된 전압 Vo를 제1 금속 산화막 반도체 전계 효과 트랜지스터 전류 IL과 제2 금속 산화막 반도체 전계 효과 트랜지스터 전류 IH의 제어된 동작으로 최대치와 최소치로 제한하고 각각의 근방값을 지수함수의 미분가능 지속함수로 변환하여 커패시터(C)에 축전한다.
이후, 제1 아날로그 스위치(S1)과 제2 아날로그 스위치(S2)를 오프 상태로 하고 제3 아날로그 스위치(S3)를 온 상태로 하여 커패시터(C)에 축적된 전압 Vo를 출력한다. 이러한 제어형 연속 램프 변환기를 구성하는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 극성은 p-/n-종류에 영향을 받지 않는다.
상기와 같은 제어형 연속 램프 변환기의 구성을 상세히 살펴보면, 제어형 연속 램프 변환기는, 일측 단자와 게이트 단자로 제1 외부 전압을 입력받아 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 증가시키는 제1 금속 산화막 반도체 전계 효과 트랜지스터(M1), 제2 외부 전압을 일측 단자로 입력받아 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 감소시키는 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2), 외부로부터 제3 전압을 입력받고 상기 제1 금속 산화막 반도체 전계 효과 트랜지스터(M1)의 타측 단자에 연결되어 증가 전압을 입력받으며 상기 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)의 타측 단자와 게이트 단자에 연결되어 감소 전압을 입력받는 다수의 스위치(S1,S2,S3), 및 상기 스위치에 일측이 연결되고 타측이 접지에 연결되어 입력 전압을 축전한 후에 상기 스위치의 스위칭에 따라 상기 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)와 외부로 출력하는 커패시터(C)를 구비한다.
상기 다수의 스위치는, 외부로부터 입력되는 제3 전압을 스위칭하여 상기 커패시터에 저장하는 제1 아날로그 스위치(S1), 상기 제1 금속 산화막 반도체 전계 효과 트랜지스터(M1)의 타측 단자 및 상기 상기 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)의 타측 단자와 게이트 단자에 연결되어 입력되는 전압을 스위칭하여 상기 커패시터에 저장하고 상기 커패시터에 저장된 전압을 스위칭하여 상기 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)로 출력하는 제2 아날로그 스위치(S2), 및 상기 커패시터의 일측에 연결되어 축전 전압을 스위칭하여 외부로 출력하는 제3 아날로그 스위치(S3)를 구비한다.
본 발명에 따른 동작을 상세히 살펴보면 다음과 같다.
로우 전압 VL 에서 임계치 전압 VT를 뺀 값이 전압 Vo보다 큰 경우에, 제1 금속 산화막 반도체 전계 효과 트랜지스터(M1)는 게이트-소오스간 전압이 임계치(threshold) 전압을 만족시켜 온 상태가 되므로, 전류는 전원 VL에서 커패시터 C로 유입된다. 커패시터 C가 직류(DC) 상태로 충전이 종료될때까지 즉, VL근방의 전위까지 급격히 상승하게 된다. 따라서, Vo는 로우 전압 VL이 된다.
전압 Vo가 로우 전압 VL에서 임계치 전압 VT를 뺀 값보다 크고 임계치 전압 VT보다 작은 경우에, 제1 금속 산화막 반도체 전계 효과 트랜지스터(M1)는 임계치 이하 전도(Sub-threshold Conduction) 특성에 따른 미세한 전류원에 의하여 커패시터 C에 전하가 충전된다. 즉, Vo의 상태에서 비선형적으로 증가하여 변환된다. 도 2b 에서 A 부분이 이에 해당된다.
이때, Vo= Vob+IS/(C의 커패시터 용량)이다. 여기서, Vob는 S2가 온 되기 직전 상태의 Vo이고, Is는 f(VL-Vo)이다.
전압 Vo가 로우 전압 VL보다 크고 하이 전압 VH보다 작은 경우에, 제1 금속 산화막 반도체 전계 효과 트랜지스터(M1)와 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)는 각각 역방향 다이오우드 역할을 하므로, 커패시터 C의 전압 Vo에 영향을 주지 못한다.
전압 Vo가 하이 전압 VH보다 크고 하이 전압 VH와 임계치 전압 VT를 더한 값보다 작은 경우에, 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)는 게이트-소오스간 전압이 임계치 전압 VT에 못 미치지만, 약간의 전류가 흐르는 임계치 이하(sub-threshold) 영역에서 동작한다. 따라서, 커패시터 C의 충전된 전하가 전원 VH쪽으로 유출된다. 이때의 제2 금속 산화막 반도체 전계 효과 트랜지스터 작용은 (Vo-VH)에 비선형적으로 비례하는 전류원으로 동작하여, Vo의 상태를 비선형적으로 감소하여 변환시킨다. 도 2b 에서 B 부분이 이에 해당된다.
이때, Vo= Vob-IS/(C의 커패시터 용량)이다. 여기서, Vob는 S2가 온 되기 직전 상태의 Vo이고, Is는 f(Vo-VH)이다.
전압 Vo가 하이 전압 VH와 임계치 전압 VT를 더한 값보다 큰 경우에, 제2 금속 산화막 반도체 전계 효과 트랜지스터(M2)의 게이트-소오스간 전압이 임계치(threshold) 전압을 만족시키므로, 커패시터 C에 전원 VH가 직접 연결된 것과 같은 효과를 준다. 즉, Vo는 순간적으로 직류(DC) 상태에 이르게 되고, 커패시터 C의 전압은 VH의 근방까지 급격히 감소하게 된다. 따라서, Vo는 하이 전압 VH가 된다.
이후, 제3 아날로그 스위치(S3)를 온 상태로 하여 커패시터(C)에 축적된 전압 Vo를 출력한다.
도 3 은 본 발명에 따른 제어형 연속 램프 변환기의 일예시도로서, 도 2 의 구성에서 세개의 아날로그 스위치(S1,S2,S3)를 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 이용하여 구성한 일예를 보이고 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명은, 신경망 출력함수나 램프함수의 연속함수화에 필요한 회로를 아날로그적으로 직접 구성하여 출력함수에 미분가능 기능을 구현함으로써 신경망 뉴런의 실시간 처리가 가능하고, 신경망 뉴런의 정밀한 조정이 가능해져 응용 구현시 보다 유연하게 시스템을 구현할 수 있어 신경망 컴퓨터와 같은 다양한 응용 시스템을 손쉽게 구현할 수 있으며, 고밀도의 신경망 뉴런을 경제적으로 구현할 수 있는 효과가 있다.

Claims (6)

  1. 외부로부터 제1 전압을 입력받아 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 증가시키는 제1 전압 조절 수단;
    외부로부터 제2 전압을 입력받아 축전 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 감소시키는 제2 전압 조절 수단;
    외부로부터 제3 전압을 입력받고 상기 제1 전압 조절 수단에 연결되어 증가 전압을 입력받으며 상기 제2 전압 조절 수단에 연결되어 감소 전압을 입력받는 스위칭 수단; 및
    상기 스위칭 수단에 연결되어 입력 전압을 축전한 후에 상기 스위칭 수단을 통하여 상기 제2 전압 조절 수단과 외부로 출력하는 축전 수단을 포함하여 이루어진 제어형 연속 램프 변환기.
  2. 제 1 항에 있어서,
    상기 스위칭 수단은,
    외부로부터 입력되는 제3 전압을 스위칭하여 상기 축전 수단에 저장하는 제1 스위칭 수단;
    상기 제1 전압 조절 수단과 제2 전압 조절 수단에 연결되어 입력되는 전압을 스위칭하여 상기 축전 수단에 저장하고, 상기 축전 수단에 저장된 축전 전압을 스위칭하여 상기 제2 전압 조절 수단으로 출력하는 제2 스위칭 수단; 및
    상기 축전 수단의 일측에 연결되어 축전 전압을 스위칭하여 외부로 출력하는 제3 스위칭 수단을 포함하는 것을 특징으로 하는 제어형 연속 램프 변환기.
  3. 제 2 항에 있어서,
    상기 각 스위칭 수단은,
    금속 산화막 반도체 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 제어형 연속 램프 변환기.
  4. 제 2 항에 있어서,
    상기 제1 전압 조절 수단은,
    외부로부터 입력되는 제1 전압을 일측 단자와 게이트 단자로 입력받아 타측 단자에 연결된 상기 제2 스위칭 수단을 통하여 상기 축전 수단의 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 증가시키는 제1 금속 산화막 반도체 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 제어형 연속 램프 변환기.
  5. 제 4 항에 있어서,
    상기 제2 전압 조절 수단은,
    외부로부터 제2 전압을 일측 단자로 입력받고 타측 단자와 게이트 단자에 연결된 상기 제2 스위칭 수단을 통하여 상기 축전 수단의 전압을 입력받아 상기 축전 수단의 전압을 지수함수의 미분가능 지속함수에 따라 비선형적으로 감소시키는 제2 금속 산화막 반도체 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 제어형 연속 램프 변환기.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 축전 수단은,
    커패시터를 포함하는 것을 특징으로 하는 제어형 연속 램프 변환기.
KR1019960043741A 1996-10-02 1996-10-02 제어형 연속 램프(r므ㅔ) 변환기 KR100194761B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960043741A KR100194761B1 (ko) 1996-10-02 1996-10-02 제어형 연속 램프(r므ㅔ) 변환기
US08/941,105 US5920212A (en) 1996-10-02 1997-09-30 Control-type continuous ramp converting apparatus and method therefore
FR9712278A FR2754119B1 (fr) 1996-10-02 1997-10-02 Dispositif et procede de conversion de tension en rampe continue pour reseau neuronal
GB9720979A GB2317981B (en) 1996-10-02 1997-10-02 Control-type continuous ramp converting apparatus and conversion method
JP27006797A JP3193328B2 (ja) 1996-10-02 1997-10-02 制御型連続ランプ変換機及び変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043741A KR100194761B1 (ko) 1996-10-02 1996-10-02 제어형 연속 램프(r므ㅔ) 변환기

Publications (2)

Publication Number Publication Date
KR19980025572A true KR19980025572A (ko) 1998-07-15
KR100194761B1 KR100194761B1 (ko) 1999-06-15

Family

ID=19476105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043741A KR100194761B1 (ko) 1996-10-02 1996-10-02 제어형 연속 램프(r므ㅔ) 변환기

Country Status (5)

Country Link
US (1) US5920212A (ko)
JP (1) JP3193328B2 (ko)
KR (1) KR100194761B1 (ko)
FR (1) FR2754119B1 (ko)
GB (1) GB2317981B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140143191A1 (en) 2012-11-20 2014-05-22 Qualcomm Incorporated Piecewise linear neuron modeling
US11741352B2 (en) 2016-08-22 2023-08-29 International Business Machines Corporation Area and power efficient implementation of resistive processing units using complementary metal oxide semiconductor technology
JP7390151B2 (ja) * 2019-10-03 2023-12-01 株式会社小松製作所 油圧ポンプモータ
US11161003B2 (en) 2019-10-08 2021-11-02 Life Fitness, Llc Exercise machines having a resistance fan that directs air for cooling a user

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532998A (en) * 1967-09-25 1970-10-06 Bell Telephone Labor Inc Linear sweep wave generator employing grid emission current of electron discharge device
US5256911A (en) * 1992-06-10 1993-10-26 Intel Corporation Neural network with multiplexed snyaptic processing
DE19609121C1 (de) * 1996-03-08 1997-02-27 Siemens Ag Schaltungsanordnung zum Ansteuern eines Feldeffekttransistors mit sourceseitiger Last

Also Published As

Publication number Publication date
FR2754119B1 (fr) 1999-07-30
GB2317981A (en) 1998-04-08
FR2754119A1 (fr) 1998-04-03
GB2317981B (en) 2000-09-20
JP3193328B2 (ja) 2001-07-30
US5920212A (en) 1999-07-06
GB9720979D0 (en) 1997-12-03
JPH10269309A (ja) 1998-10-09
KR100194761B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH0542488Y2 (ko)
JPH03235517A (ja) スイッチ回路
US5914868A (en) Multiplier and neural network synapse using current mirror having low-power mosfets
US20140354258A1 (en) Supply voltage circuit
US4166225A (en) Read amplifier for integrated-circuit storage device
KR19980025572A (ko) 제어형 연속 램프(Ramp) 변환기
US4717845A (en) TTL compatible CMOS input circuit
JP3513218B2 (ja) インタフェース回路及びこれを具える電圧上昇回路
US4042843A (en) Voltage level adaption in MOSFET chips
US6469543B1 (en) High speed output buffers using voltage followers
JP2018019333A (ja) 半導体スイッチング回路
EP0342735A1 (en) Circuit for generating a pulse-shaped signal
EP0896268B1 (en) An integrated device for switching systems with filtered reference quantities
US11973367B1 (en) Control circuit for linearly charging power capacitors
KR0179302B1 (ko) 전압 변화에 따라 펄스를 변화시키는 전압/펄스 변환기
EP0244587A2 (en) Complementary input circuit
US20080129262A1 (en) Switching power supply source
US20060097776A1 (en) Voltage applying circuit
KR960015319B1 (ko) 반도체 메모리 장치의 전압 변환회로
EP3461003B1 (en) Dynamic amplifying circuit
KR910006482B1 (ko) 전자볼륨장치
EP0989673A2 (en) Low power digital input circuit
JPH0779145A (ja) アナログスイッチ
JPH04181813A (ja) Ｍｏｓ論理回路
JP2748477B2 (ja) 定電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee