JP2748477B2

JP2748477B2 - 定電圧発生回路

Info

Publication number: JP2748477B2
Application number: JP33163788A
Authority: JP
Inventors: 隆志中林
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1988-12-28
Filing date: 1988-12-28
Publication date: 1998-05-06
Anticipated expiration: 2013-05-06
Also published as: JPH02176914A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、定電圧発生回路に関し、特にショットキー
ゲート型電界効果トランジスタ（MESFET）を用いた定電
圧回路に関するものである。

〔従来の技術〕

従来、半導体回路の出力部をソース・カップルド・FE
T・ロジック（SCFL）やソースフォロア等で構成する場
合、これらの電流源となる電界効果トランジスタ（FE
T）のゲートには例えば第６図（ａ），（ｂ）に示され
る回路により所定の電圧が印加され、負電源Vssに接続
されたソースとの間に所定のゲート・ソース間電圧を得
るようになっている。

同図（ａ）は、負電源Vssと接地との間に直列接続さ
れた抵抗R1,R2により電源電圧を抵抗分割し、これら抵
抗R1,R2の接続点の端子OUTから所望の電圧を得て図示し
ない電流源FETのゲートに印加するものである。

また、同図（ｂ）は、負電源Vssと接地との間に抵抗R
3と複数個のダイオードD1〜D3とが直列に接続されて構
成されたものである。そして、これらダイオードD1〜D3
の各端子間に発生する順方向電圧の和を用い、所望の値
の定電圧をダイオードD1と抵抗R3との接続点にある端子
OUTから得、電流源FETのゲートに印加するものである。

〔発明が解決しようとする課題〕

しかしながら、上記構成の第６図（ａ）に示される抵
抗分割による従来の電圧供給回路は、負電源Vssの電圧
変動によって出力端子OUTに現れる電圧は変化し、負電
源Vssに対して常に一定に安定した電圧が得られないと
いう課題を有している。また、第６図（ｂ）に示される
複数個のダイオードＤを用いた電圧供給回路は、各ダイ
オードＤの順方向電圧が周囲温度の変化によって変動
し、同図（ａ）に示される回路と同様に負電源Vssに対
して常に一定に安定した電圧が得られないという課題を
有している。

本発明はこのような課題を解消するためになされたも
ので、周囲の温度変化に対して影響を受けず、かつ、電
源電圧変動に追従して常に電源電圧に対して一定の安定
した電圧を発生する定電圧回路を提供することを目的と
する。

〔課題を解決するための手段〕

本発明は、一端が基準電位に接続された抵抗と、アノ
ードがこの第１の抵抗の他端に、カソードが電源に接続
されたダイオードと、ドレインが基準電位に、ゲートが
ダイオードのアノードに接続された第１のFETと、ダイ
オードと並列に接続され、ダイオードのアノードとカソ
ード間の電圧を分割して分圧電圧を発生する直列接続さ
れた分圧抵抗と、ドレインがこの第１のFETのソースに
接続され、ソースが電源に接続され、ゲートが分圧電圧
を受ける第２のFETとを備え、分圧抵抗は第２のFETのド
レイン・ソース電流が周囲温度変化から受ける影響の少
ない電圧を第2FETのゲートに印加し、かつ、この電流が
第１のFETに流れる際第１のFETのドレイン・ソース電流
が周囲温度変化の影響を大きく受ける電圧が第１のFET
のゲート・ソース間に生じるように第１のFETと第２のF
ETとのゲート幅比を調整したものである。

〔作用〕

ダイオードの順方向電圧の周囲温度変化による変動
は、第２のFETのドレイン・ソース電流が周囲温度変化
にかかわらずほとんど変動しないため、このほぼ一定の
値のドレイン・ソース電流に応じて周囲温度変化の影響
を大きく受ける第１のFETのゲート・ソース間電圧が変
動することにより補償される。また、電源電圧変動はダ
イオードの端子間電圧およびソースフォロアの動作にほ
とんど影響を与えない。

〔実施例〕

次に本発明について図面を参照して以下に詳述する。

第１図は本発明の第１の実施例を表す回路図である。

同図において、抵抗R4の一端は接地されて基準電位に
なり、この抵抗R4の他端はダイオードＤのアノードに接
続され、このカソードは負電源Vssに接続されてダイオ
ードＤの端子間には順方向電圧が印加される。この順方
向電圧により生じたダイオードＤの端子間の電圧、つま
り、ダイオードＤのアノードは電位の第１のショットキ
ーゲート型電界効果トランジスタFET1のゲートに印加さ
れる。FET1のドレインは接地されおり、このFET1のゲー
ト電位はソースに接続された出力端子OUTに伝えられ
る。

また、FET1のソースは第２のショットキーゲート型電
界効果トランジスタFET2のドレインにも接続され、この
FET2のソースは負電源Vssにも接続されている。FET2の
ゲートにはダイオードＤの端子間電圧が抵抗R5,R6によ
って抵抗分割された電圧が印加されており、FET2のゲー
ト・ソース間に印加される電圧Vgsは0.3〜0.5［Ｖ］程
度になるように各抵抗R5,R6の抵抗値は設定され、か
つ、FET2はそのスレシホルド電圧Vthが−0.3［Ｖ］付近
となるように設定されているため、後述するように、FE
T2のドレイン・ソース電流Idsは周囲温度変化から受け
る影響が少ないものとなっている。なお、FET1およびFE
T2はソースフォロア回路を構成している。

第２図は第１図に示されたダイオードＤの電圧・電流
特性を表すグラフであり、横軸は順方向電圧V,縦軸は順
方向電流Ｉを表している。

同図において、実線で示される曲線１は周囲温度が室
温状態の時における特性、破線で示される曲線２は周囲
温度が室温からある程度上昇した時における特性を表
す。同図から理解されるように、室温状態で電流Iaをダ
イオードＤに順方向に通電するとこの端子間に現れる電
圧はVaになるが、ダイオードＤの置かれる周囲温度が上
昇すると、同じ電流Iaを順方向に通電しても、端子間に
現れる電圧はVbに低下する。

従って、第１図に示される回路におけるダイオードＤ
は、負電源Vssによってほぼ一定の順方向電流が流れる
ため、このアノード電位は周囲温度が上昇すると伴に低
くなり、周囲温度変化に対して負特性を有する。

第３図は一般的なMESFETのゲート・ソース間電圧Vgs
（横軸）とドレイン・ソース電流Ids（縦軸）との関係
を表すグラフである。

同図において、実線で示される曲線３は周囲温度が室
温状態の時の特性、破線で示される曲線４は周囲温度が
室温状態からある程度上昇した時の特性を表す。同図か
ら理解されるように、MESFETのドレイン・ソース電流Id
sは、ゲート・ソース間電圧Vgsがスレシホルド電圧Vth
以上のときに流れ、電圧Vgsの増加に伴に増す。また、
周囲温度の変化に対する電流Idsの変動は、電圧Vgsが
（電圧Vth＋0.2〜0.4）［Ｖ］付近で最も大きく、温度
上昇に伴い電流Idsは増加し、また、電圧Vgsが（電圧Vt
h＋0.8〜1.0）［Ｖ］付近ではほとんど変化しない。例
えば、電圧Vthが図示のように約−0.3［Ｖ］のMESFETの
場合、電圧Vgsが０［Ｖ］付近において電流Idsの変動が
最も大きく、また、電圧Vgsが0.5［Ｖ］付近において電
流Idsの変動が最も大きく、また、電圧Vgsが0.5［Ｖ］
付近ではほとんど影響しない特性となる。

このため、ゲート・ソース間電圧Vdsが0.3〜0.5
［Ｖ］程度に設定されたFET2は、そのドレイン・ソース
電流Idsが周囲温度変化の影響をほとんど受けない状態
になっている。

また、FET1の構造は、そのゲート幅がFET2のゲート幅
よりも２〜10倍になるように、例えば、FET2のゲート幅
が10μｍの時にはFET1のゲート幅は40μｍになるように
形成されている。さらに、FET1にはFET2と同じ値のドレ
イン・ソース電流Idsが流れ、かつ、FET2の電圧Vgsは0.
3〜0.5［Ｖ］程度に設定されているため、FET1の電圧Vg
sは第３図に示されるように温度変化の影響の大きい０
［Ｖ］付近になる。

このような構成において、抵抗R4およびダイオードＤ
の直列回路には負電源Vssが印加され、ダイオードＤの
端子間には順方向電圧Ｖが印加されて順方向電流Ｉが負
電源Vssに流れ込む。このダイオードＤのPN接合間には
安定した電圧が発生し、ダイオードＤのアノード電位は
FET1のゲートを介してこのソースに伝えられるため、負
電源Vssに対して一定に安定化された電圧が出力端子OUT
に出力される。

周囲温度が上昇すると、上述したようにダイオードＤ
のアノード電位は低下する（アノード・カソード間電圧
が低下する）が、FET1およびFET2から構成されるソース
フォロアの以下のような作用により、このアノード電位
の低下は補償され、負電源Vssに対して常に一定に安定
した電圧が出力される。

すなわち、周囲温度の上昇にかかわらず、FET2にはほ
ぼ一定のドレイン・ソース電流Idsが流れる。つまり、F
ET1のドレイン・ソース電流Idsもほとんど変動せずに通
電される。このため、FET1のゲート・ソース間電圧Vgs
は周囲温度変化の影響を受けて低下し、FET1のゲート電
位は温度上昇と共に上昇し、温度変化に対して正特性を
有する。従って、周囲温度に対して負特性を有するダイ
オードＤのアノード電位の低下は、正特性を有するFET1
のゲート電位の上昇によって補われ、出力端子OUTから
出力される電圧は周囲温度変化にかかわらず常に一定に
保たれる。

また、周囲温度の上昇に伴なうダイオードＤの端子間
電圧の低下は、抵抗R5およびR6による抵抗分割電圧の低
下となってFET2のゲートにも伝えられる。しかし、この
FET2のゲート電位の低下は僅かであり、また、FET1のゲ
ート電位の正特性を以下のように助長する作用であるた
め、上記のソースフォロアの作用と併わさってダイオー
ドＤのアノード電位の負特性を補償するものとなる。

つまり、FET2のゲート電位の僅かな低下により、FET2
のドレイン・ソース電流Idsも僅かに低下する。このFET
2の電流Idsの低下はそのままFET1の電流Idsの低下とな
り、FET1のゲート・ソース間電圧Vgsはこの電流Idsの僅
かな低下に伴ない低下する。従って、FET1のゲート電位
は僅かに上昇し、この正特性を助長している。

また、負電源Vssから供給される電圧が変動しても、
ダイオードＤの端子間に発生する電圧には影響を与えな
いため、また、ソースフォロアの動作は電源電圧変動に
はほとんどを影響を受けないため、出力端子OUTに出力
される電圧は負電源Vssの変動に追従し、この負電源Vss
に対して常に一定の電圧に保たれる。

従って、上記実施例による定電圧回路から出力される
電圧は、周囲温度変化の影響を受けないものとなり、か
つ、電源電圧変動に追従して電源電圧に対して常に一定
のものとなる。

なお、上記実施例においてはFET2のゲート・ソース間
電圧Vgsを0.3〜0.5［Ｖ］程度に設定したが、これはMES
FETのスレシホルド電圧が−0.3［Ｖ］であり、周囲温度
変化の影響の少ないのがこの0.3〜0.5［Ｖ］付近だから
である。従って、使用するFETのスレシホルド電圧に応
じてFET2のゲート・ソース間電圧Vgsを適宜変える必要
がある。また、FET1のFET2に対するゲート幅も使用する
FETの特性によって同様に適宜変える必要がある。

第４図は本発明の第２の実施例を表す回路図であり、
第１図と同一部分については同符号を用いてその説明は
省略する。

同図は、第１の実施例におけるダイオードＤの替わり
に、３個のダイオードD5〜D7を抵抗R4と負電源Vssとの
間に接続し、抵抗R4とダイオードD5との接続点にFET1の
ゲートを接続したものである。また、FET2のゲートには
ダイオードD7の端子間電圧を抵抗R5および抵抗R6により
抵抗分割した電圧が印加され、第１の実施例と同様にFE
T2のゲート・ソース間電圧Vgsが周囲温度変化の影響を
受けるのが少ない電圧に設定されている。また、この
時、FET1のゲート幅とFET2のゲート幅との比率はFET1の
ドレイン・ソース電流が周囲温度変化の影響を大きく受
けるようなゲート・ソース間電圧がFET1に得られるよう
に設定されている。

この第２の実施例の特徴は、出力端子OUTに出力され
る電圧がダイオードの接続個数によって調整することが
出来ることである。つまり、３個のダイオードD5〜D7を
接続した場合に出力端子OUTに得られる電圧は、負電源V
ssに対してダイオード３個分の順方向電圧だけ高い電圧
になり、１個のダイオードを使用する第１の実施例に比
較して３倍高い電圧が得られる。このダイオードの接続
個数は任意に選択できる。また、この実施例においても
出力端子OUTから得られる電圧は、FET1およびFETB2から
構成されるソースフォロアの作用により、周囲温度変化
に対して影響を受けない常に一定のものとなる。また、
電源電圧変動に対しても追従するものとなり、電源電圧
に対して常に一定のものとなる。

第５図は本発明の第３の実施例を表す回路図であり、
第４図と同一部分については同符号を用いてその説明は
省略する。

同図は、第２の実施例におけるFET1およびFET2から構
成されるソースフォロアを３段接続したものであり、そ
の他の回路接続は第４図に示される第２の実施例と同様
である。つまり、２段目のソースフォロア２および３段
目のソースフォロア３は１段目のソースフォロア１と同
様に構成され、接地〜負電源Vss間にFET1およびFET2が
直列に接続されて構成される。１段目のソースフォロア
１の出力であるFET1のソースは２段目のソースフォロア
２の入力であるFET1のゲートに接続され、２段目のソー
スフォロア２の出力であるFET1のソースは３段目のソー
スフォロア３の入力であるFET1のゲートに接続され、３
段目のソースフォロア３の出力であるFET1のソースが定
電圧回路の出力端子OUTに接続されている。また、各段
のFET2はそのゲートが相互に接続され、これらゲートに
は抵抗R5およびR6によって抵抗分割された電圧が等しく
印加され、各FET2のドレイン・ソース電流Idsは周囲温
度変化の影響が少なくなるように設定されている。

このような構成において、３個の各ダイオードD5〜D7
には負電源Vssによって順方向電圧が印加され、各PN接
合間に発生する安定した電圧の和電圧はダイオードD5の
アノードに現れる。この和電圧は各段ソースフォロア１
〜３の構成するFET1のゲート・ソース間を伝わり、出力
端子OUTには負電源Vssに対してこの和電圧だけ高い電圧
が安定化されて出力される。

また、周囲温度が上昇すると、各ダイオードD5〜D7の
有するそれぞれの温度特性によって各ダイオードD5〜D7
の順方向電圧は低下し、ダイオードD5のアノードに現れ
る電位は大きく低下する。この電位の低下は第１図に示
された第１の実施例における１個のダイオードＤを使用
した場合の３倍に相当する。しかし、この周囲温度の変
化に基づく電位の低下は３段のソースフォロア１〜３に
よって次のように補償される。

つまり、１段目のソースフォロア１のFET2には周囲温
度の変化にかかわらず一定のドレイン・ソース電流Ids
が流れ、この電流IdsはFET1にも同時に変化なく通電さ
れる。このため、FET1のゲート・ソース間電圧Vgsは周
囲温度変化の影響を受けて低下する。従って、ダイオー
ドD5のアノード電位は１段目のソースフォロア１のFET1
により、ダイオード１個分の電位低下分だけ補償され
る。

ダイオード１個分だけ補償された電位はさらに、ソー
スフォロア２に入力され、このソースフォロア２を構成
するFET1およびFET2の同様な作用により、この２段目の
FET1のゲート・ソース間電圧Vgsは低下し、ダイオードD
5のアノード電位はさらにダイオード１個分の電圧低下
が補償されて３段目のソースフォロア３に出力される。
ダイオード２個分の電圧低下が補償された電位はさらに
３段目のソースフォロア３に入力され、１段目および２
段目のソースフォロア１および２と同様にしてさらにも
う１個分のダイオードの電圧低下が補償される。

この結果、ダイオードD5のアノードに現れた各ダイオ
ードD5〜D7の周囲温度変化による電位の低下は、３段の
ソースフォロア１〜３によって補償され、出力端子OUT
に現れる電圧は周囲温度変化の影響を受けない常に一定
のものとなる。

また、周囲温度の上昇に伴なうダイオードD7の端子間
電圧の低下は、抵抗R5およびR6による抵抗分割電圧の低
下となって各段のFET2のゲートにも伝えられる。しか
し、これら各段のFET2のゲート電位の低下は僅かであ
り、また、各段のFET1のゲート電位の正特性を前述した
ように助長する作用であるため、上記のソースフォロア
１〜３の作用と併わさってダイオードD5のアノード電位
の負特性を補償するものとなり、出力端子OUTに得られ
る電圧はより周囲温度変化に対して安定化したものとな
る。

また、この第３の実施例による定電圧回路から出力さ
れる電圧も負電源Vssの変動に追従し、出力端子OUTに得
られる電圧は常に負電源Vssに対して一定のものとな
る。これは、各ダイオードD5〜D7の端子間に生じる順方
向電圧は負電源Vssの電圧変動の影響を受けないからで
ある。

なお、上記実施例において、３個のダイオードD5〜D7
の温度変化を３段のソースフォロア１〜３を用いて補償
するようにしたが、ソースフォロア１〜３を構成する各
FET1,2のゲート構造を変えることにより、ソースフォロ
アの構成段数を変えることが出来、このソースフォロア
の構成段数は任意に選択することが出来る。また、各リ
ースフォロア１〜３のFETのゲート幅の各比率は異なっ
ても良く、上記実施例と同様な効果を奏する。

〔発明の効果〕

以上説明したように本発明は、基準電位と電源との間
に抵抗とダイオードとを直列に接続し、温度変化の影響
の大きい第１のFETの温度変化の影響の小さい第２のFET
とを直列に接続してソースフォロアを構成し、ダイオー
ドのアノード電位を第１のFETのゲートを介してこのソ
ースに出力するように構成したことにより、ダイオード
の順方向電圧の周囲温度変化による変動は、第２の電界
効果トランジスタのドレイン・ソース電流が周囲温度変
化によりほとんど変動せず、このほぼ一定の値のドレイ
ン・ソース電流に応じて第１の電界効果トランジスタの
ゲート・ソース間電圧が変動することにより補償され
る。また、電源電圧の変動はダイオードＤの端子間電圧
およびソースフォロアの動作にほとんど影響を与えな
い。

このため、周囲の温度変化に対して影響を受けず、か
つ、電源電圧変動に追従して常に電源電圧に対して一定
の安定した電圧を発生する定電圧回路を提供することが
出来るという効果を有する。

【図面の簡単な説明】

第１図は、本発明の第１の実施例を表す回路図、第２図
は、この実施例に用いられるダイオードＤの電圧Ｖ−電
流Ｉ特性を表すグラフ、第３図は、この実施例に用いら
れるMESFETのゲート・ソース間電圧Vgsとドレイン・ソ
ース電流Idsとの関係を表すグラフ、第４図は、本発明
の第２の実施例を表す回路図、第５図は、本発明の第３
の実施例を表す回路図、第６図（ａ），（ｂ）は、従来
の構成を表す回路図である。Ｄ……ダイオード、R4……抵抗、FET1,FET2……第1,第
２のショットキーゲート型電界効果トランジスタ、Vss
……負電源、OUT……出力端子。

Claims

(57)【特許請求の範囲】

【請求項１】一端が基準電位に接続された抵抗と、アノードがこの第１の抵抗の他端に接続されカソードが
前記基準電位よりも低い電圧を出力する電源に接続され
たダイオードと、ドレインが前記基準電位に接続されゲートが前記ダイオ
ードのアノードに接続された第１の電界効果トランジス
タと、前記ダイオードと並列に接続され、前記ダイオードのア
ノードとカソード間の電圧を分割して分圧電圧を発生す
る直列接続された分圧抵抗と、ドレインがこの第１の電界効果トランジスタのソースに
接続され、ソースが前記電源に接続され、ゲートが前記
分圧電圧を受ける第２の電界効果トランジスタと、を備
え、前記分圧抵抗はこの第２の電界効果トランジスタのゲー
ト・ソース間にこの第２の電界効果トランジスタのドレ
イン・ソース電流が周囲温度の変化から受ける影響の少
ない電圧を与え、前記第１の電界効果トランジスタのゲート幅とこの第２
の電界効果トランジスタのゲート幅との比率はこの第２
の電界効果トランジスタのドレイン・ソース電流が周囲
温度変化から受ける影響が少ない時に前記第１の電界効
果トランジスタのドレイン・ソース電流が周囲温度変化
の影響を大きく受けるゲート・ソース間電圧が前記第１
の電界効果トランジスタに得られるように設定され、前記ダイオードの端子間に発生する順方向電圧により電
源電圧に対して常に一定に安定化された電圧を前記第１
の電界効果トランジスタのソースに出力することを特徴
とする定電圧発生回路。
【請求項２】前記ダイオードは複数個の直列接続から構
成され、前記第１の電界効果トランジスタのソースから
出力される電圧を前記ダイオードの個数によって調整す
ることを特徴とする請求項１に記載の定電圧発生回路。
【請求項３】前記第１の電界効果トランジスタおよび前
記第２の電界効果トランジスタから構成されるソースフ
ォロアを複数段備え、１つまたは複数個の前記ダイオー
ドの順方向電圧の周囲温度変化を補償することを特徴と
する請求項１に記載の定電圧発生回路。