JP4249130B2 - パルス幅変調信号発生器 - Google Patents

パルス幅変調信号発生器 Download PDF

Info

Publication number
JP4249130B2
JP4249130B2 JP2004517135A JP2004517135A JP4249130B2 JP 4249130 B2 JP4249130 B2 JP 4249130B2 JP 2004517135 A JP2004517135 A JP 2004517135A JP 2004517135 A JP2004517135 A JP 2004517135A JP 4249130 B2 JP4249130 B2 JP 4249130B2
Authority
JP
Japan
Prior art keywords
output
circuit
ramp circuit
capacitance
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004517135A
Other languages
English (en)
Other versions
JP2005531251A (ja
Inventor
アンドリュー、スティール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2005531251A publication Critical patent/JP2005531251A/ja
Application granted granted Critical
Publication of JP4249130B2 publication Critical patent/JP4249130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Description

本発明は、信号発生器に関し、特に、パルス幅変調(PWM)信号を生成する信号発生器に関する。本発明はまた、信号発生器を組み込んだスイッチDC−DCコンバータ(switched dc-dc converter)およびDC−DC変換の方法に関する。
パルス幅変調回路は、パワーデバイスを含む様々な応用に使用される。このような回路、特にパルス幅変調出力を供給する信号発生回路では、温度変化が深刻な問題になり得る。温度変化は、出力に著しく影響し、PWM出力においてオンオフ比の正確な制御を実現するのを難しくする。オンオフ比は、信号がオンである時間と信号がオフである時間の比率である。
パルス幅変調信号を生成する信号発生器は、特に、スイッチングDC−DC電圧発生器を駆動するために必要である。このような回路は、温度変化が問題になり得る多数の分野において使用可能である。この特定の例は、自動車分野である。
信号発生器の出力によって制御されるプルアップおよびプルダウンパワートランジスタを、1度に2つのトランジスタのうち1つのみが、オンになるように使用して、スイッチングDC−DC回路は、同調して実現可能である。プルアップおよびプルダウントランジスタの間の共通ノードは、駆動ノードとして既知であり、フィルタ回路により出力に接続される。オンオフ比は、出力電圧を制御する。
入力電圧と異なるDC電圧を生成する自動車の応用においてこのような回路を使用するためには、回路は、堅牢であって、特に供給電圧、工程変化および温度に依存しないことが求められる。
既存の設計は、これを満足できるレベルまで達成しない。1つの例は、ドイツ特許公開第10,048,593号(DE-A-10048593)であり、多数の部品の制御のためのスイッチング回路を開示している。温度安定化のための特別な配置は、提供されていない。
従って、特に温度変化に対する改善された精度を提供する、改善された信号発生器および改善されたスイッチング電圧コンバータへの要求が、依然としてある。
本発明によれば、整合された基準ランプ回路および変調ランプ回路を備えるパルス幅変調制御信号を発生させる信号発生器が提供され、前記基準ランプ回路および前記変調ランプ回路は、それぞれ、電流源と、電流源からの電流出力によって充電されるように配置されたキャパシタンスと、キャパシタンスを放電するスイッチと、キャパシタンスにおける所定の電荷を検出する電圧検出器と、を有しており、基準ランプ回路の電圧検出器の出力は、基準ランプ回路および変調ランプ回路の双方のスイッチを制御するために接続され、変調ランプ回路の電圧検出器の出力は、出力に接続される。
本発明は、整合された基準および変調ランプ回路の特性を用いて、供給電圧、工程変化、および温度からの高度な独立を達成する。電流源、キャパシタ、またはランプ回路のうちの一方における電圧検出器において検出される電圧レベルのいかなる変化も、一般に他方で整合および相殺され、それにより、出力パーセンテージのオンオフ比において、変化がなくなる。従って、信号発生器は、高い温度およびむらのある供給電圧で動作可能なパワー集積回路に使用するために非常に好適である。
この回路のさらなる利点は、オープンループであることと、回路にオペアンプを必要としないことである。このことは、多くの利点を提示する。これは、回路の性能がオペアンプの性能によって限定されないため、回路の設計および動作を非常に単純化する。このことは、既存の回路の性能を低下させ得るオペアンプのオフセットおよびスルーレートを考慮する必要がないことを意味する。スイッチング電圧の印加のために、高い周波数が有益であり、そして良好な精度のためにも、出力におけるスルーレートは、非常に高いことが要求される。従って、好適なオペアンプを設けることは困難であるが、困難は、オペアンプを必要としない本発明において、解決される。
オープンループシステムの他の利点は、電流源によりキャパシタンスを効率的に充電する方法が、パルス幅変調信号の期間にわたって、入力および基準電流を統合することである。このことは、システムが、入力および基準電流の双方におけるノイズへの感度が低いことを意味する。このことは、既存の設計よりも改善された精度をもたらす。
電流源は、好ましくは、固定電流の定電流源であり、変調ランプ回路の電流源は、好ましくは、出力電流を制御する故に、出力がオンである時のパーセンテージを制御する制御入力を持つ変調された電流源である。
制御入力における信号入力が、連続的に変化すると、最後のパルス幅変調出力は、所定の瞬間に単にサンプリングされた入力電圧でなく、効果的に全期間の入力を統合する。従って、本発明による信号発生器は、出力経路幅変調パルスストリームの制御における変化する入力信号を、既存の設計より、より良く表現する。このことは、デュアルチャージレート回路に、動的入力を持つシステムにおける従来の設計より、多大な利益をもたらす。
本発明の実施形態において、測定および変調ランプ回路のそれぞれにおいて、電流源は、測定ノードでキャパシタンスに接続される。電圧検出器は、測定ノードに接続されるセンス入力および制御出力を有し、測定ノードにおける電圧を検出し、所定の条件の下で、制御出力に制御信号を出力する。スイッチがキャパシタンスをまたがって配置され、スイッチは、制御入力を有し、信号に応じてキャパシタンスを放電する制御入力における信号により閉じられるように設けられる。キャパシタンスと電圧検出器と基準および変調ランプ回路のスイッチとは、整合され、測定ノードにおける電圧検出器の制御出力は、基準および変調ランプ回路双方のスイッチの制御入力に接続される。
各ランプ回路におけるスイッチは、好ましくは、キャパシタンスをまたがって接続される制御される端子(ソースおよびドレイン)および基準ランプ回路の電圧検出器の出力に接続される制御端子(ゲート)を有するトランジスタである。そして、トランジスタは、トランジスタを介してキャパシタンスを放電するために、単にスイッチオンされることができる。
変調および基準ランプ回路は、好ましくは、単一の半導体基板に集積され、良好な温度整合および回路の自己相殺特性に対する、対応する利益を獲得する。
信号発生器は、DC入力と、DC出力と、DC入力とDC出力の間に接続され、信号発生器の出力によって制御される少なくとも1つのスイッチを含むスイッチングモジュールと、を有するDC−DC変換回路に含まれて良い。
本発明はまた、高DC入力および低DC入力と、駆動ノードと低電圧DC入力の間に接続され、フィルタ出力を有するフィルタ回路と、高DC入力と駆動ノードの間に接続される第1のパワートランジスタと駆動ノードと低電圧ノードの間に接続される第2のパワートランジスタのうちの少なくとも1つと、フィルタ出力と低電圧ノードの間に所定のDC出力電圧を生成する第1および第2のパワートランジスタのうちの少なくとも1つを駆動するために上記のように接続される信号発生器と、を有するパワースイッチングデバイスに関する。
好ましくは、信号発生器および少なくとも1つのパワートランジスタは、同一のデバイスパッケージに含まれる。
第1および第2のパワートランジスタは、好ましくはパワーMOSFETであっても良い。
本発明はまた、パルス幅変調器のための制御信号を生成する方法に関し、整合された基準ランプ回路おより変調ランプ回路を設け、前記基準ランプ回路おより変調ランプ回路が、それぞれ、電流源と、電流源からの電流出力により充電されるように配置されたキャパシタンスと、キャパシタンスを放電するスイッチと、キャパシタンスにおける所定の電荷を検出する電圧検出器と、を含み、基準ランプ回路のキャパシタンスに充電するために定電流を駆動し、変調ランプ回路の測定ノードに、変調された定電流を供給し、それぞれのキャパシタンスをまたがる電圧が所定の値を超える場合を各ランプ回路において電圧検出器で検出し、基準ランプ回路におけるキャパシタンスをまたがる電圧が、所定の値を超える場合に、キャパシタンスに放電するために、基準ランプ回路における電圧検出器から、変調および基準ランプ回路双方におけるスイッチの入力に、制御信号を出力し、変調ランプ回路における電圧検出器から、パルス幅変調器に対する制御信号として、信号を出力する、ことを含む。
図1を参照して、単一の半導体基板70上に形成された信号発生器2は、整合する基準ランプ回路4および変調ランプ回路6を有する。各回路は、高電圧レール12および低電圧レール14の間に直列に接続される電流源8,32およびキャパシタ10を有する。電流源8とキャパシタ10の間のノードは、測定ノードと呼ばれ、その測定ノードに接続される入力20を持つ電圧検出器18に接続される。電圧検出器はさらに、出力22を持つ。トランジスタ24が、キャパシタ10をまたがって接続される。トランジスタ24は、この実施形態においてはMOSFETであり、キャパシタの対向する端に接続されて制御される端子26(ソースおよびドレイン)、および基準および変調ランプ回路4,6の双方において、基準ランプ回路の電圧検出器18の出力22に接続される制御端子28(ゲート)を持つ。変調ランプ回路における電圧検出器の出力は、出力ノード30に接続され、信号発生器の出力を形成する。
各電圧検出回路18は、それぞれの測定ノード16における同一の所定の電圧を検出するために配置され、キャパシタを放電するスイッチとして作動するトランジスタ24をスイッチオンする好適な信号を出力22に出力する。
変調ランプ回路における電流源32は、調整可能であり、出力パルス幅変調(PWM)信号の出力オンオフ比を調整することができる。
回路の最初のサイクルは、サイクルの始動において次のようになる。キャパシタ10は、キャパシタ10の両側が同一の電位であるように、トランジスタ24を介してリセットされる。そして、キャパシタ10は、トランジスタのオープンスイッチとしての作動で、電流源8から充電される。キャパシタ10は、電圧検出器18が測定ノード16における所定の電圧を検出するまで、充電し続ける。このとき、電圧検出器は、トランジスタ24をスイッチオンするのに好適な信号を、出力22に出力し、キャパシタ10を放電するためにキャパシタの両側を共に短絡する。基準ランプ回路4および変調ランプ回路6の双方におけるキャパシタ10の放電は、基準ランプ回路における電圧検出器18により制御される。
変調ランプ回路6におけるキャパシタ10の充電率は、電流源32により制御される。変調ランプ回路における電流源32による電流出力が、基準ランプ回路における電流源8による電流出力よりも大きい場合、回路が整合されると、変調ランプ回路における変調検出器18が、基準ランプ回路における電圧検出器18の前に出力を生成するためにトリガー(trigger)する。基準電圧検出器がトリガーすると、変調ランプ回路におけるキャパシタ10を放電し、それにより変調ランプ回路における電圧検出器18をリセットし、出力の符号を元の符号へ戻す。
変調ランプ回路6の出力は、信号発生器の出力として機能する。パルスレート変調のパーセンテージは、変調電流源32による電流出力が、基準電流源8の電流出力を増加させる量によって与えられる。従って双方の電圧が等しければ、パルス幅変調信号における100%が、出力される。変調電流源32が基準電流源8の2倍の電流を生成する場合、パルス幅において50%が達成される。これは、出力において40%を生成する2.5倍の率について、図2に図解されている。
従来のPWM回路は、通常は鋸波形の規則的な基準波形を発生させ、DC電圧に対してオペアンプと比較することにより、PWM信号を発生させる。DC電圧のレベルを変更することにより、PWMパーセンテージは変更可能である。このアプローチに伴う問題は、2つの信号を制御する2つの回路が完全に独立しているため、DC電圧を規則的な波形に慎重に整合しなければならないことである。このことは、どちらかの回路での部品の値における変化がPWM出力におけるエラーを引き起こし得ることを意味する。これを是正するために、通常これらのタイプの回路において、ある程度のトリミングがある。本発明によるデュアルチャージ技術は、システムを構成する2つの回路が同一であり、自己相殺するため、これらの問題点に影響されない。このことは、まったく同一の部品が、双方に使用されているため、部品における変化が2つの回路に共通である限り、高度な整合を得ることができる。従って、回路の双方の半分は、同様に影響され、変化は相殺される。このことは回路を、部品が良好な整合を示すIC適用に、理想的に適合させる。
回路の自己相殺設計はまた、高度な温度独立性を持っていることを意味する。部品の性質の変化による、電流源、キャパシタまたは電圧検出器において検出される電圧レベルの変化は、温度が急激に変化する場合でも、他方の回路において、整合および相殺される。従って、PWMのオン比は、既存の回路と比較してより一定に保たれる。これは、広い作動温度範囲を有するパワーICにおいて非常に重要である。
この回路のさらなる利点は、回路はオープンループであり、それ自体は設計にオペアンプを必要としないことである。これは多くの利点を提示する。第1に、これは、オペアンプの性能によりPWM回路の性能が限定されないため、設計および動作を大幅に単純化する。このことは、既存のPWM設計の性能を低下させるオフセットおよびスルーレートを、考慮にいれる必要がないことを意味する。これは、PWMシステムが非常に高い周波数を持ち、良好なレベルの精度を得るために出力でのスルーレートが非常に高くならなくてはならないが、これが好適なオペアンプの設計を難しくする可能性がある場合に、特に重要である。
このシステムの別の利点は、入力電流の比率で、回路におけるキャパシタを充電することにより、この方法が、PWM信号の期間にわたって、入力および基準電流を効果的に統合することである。このことは、システムが、入力および基準電流の双方において、ノイズ感度が低いことを意味する。これは、既存の設計より改善された精度をもたらす。さらに重要なことには、入力が連続して変化する場合、最後のPWM出力は、入力が基準波形と等しい瞬間に単にサンプリングされた電圧ではなく、全期間に対する入力レベルにより決定されることを意味する。従って、デュアルチャージ回路は、出力PWMパルスストリームの制御における変化する入力信号を、既存の回路よりも、より良く表現する。これは、動的入力を有するシステムにおいて、デュアルチャージ比率回路に、従来の設計より、多大な利益を与える。
図3を参照して、信号発生器2は、スイッチングDC−DCコンバータのトランジスタを駆動させるために使用可能である。入力DC信号は、高入力DC端子40および低入力DC端子42に供給される。制御端子44もまた、必要な出力電圧を制御するために、信号発生器2に入力する。
信号発生器は、スイッチング回路72に接続され、高電圧入力40と駆動ノード50の間に接続されるMOSFETスイッチ46を制御する。フィルタ52が、駆動ノード50と低電圧端子42の間に接続され、この場合のフィルタ52は、直列に接続されたインダクタ54とキャパシタ56と、その2つの間のフィルタノード58と共に形成される。ダイオード68は、スイッチ46がオフの場合に、インダクタ54に電流経路を経路を提供する。
低電圧出力端子62は、低電圧入力端子42に接続され、高電圧出力端子60は、フィルタノード58に接続される。部品は、すべて単一のデバイスパッケージ66に一体に形成されることができる。
たとえば、出力は、自動車分野におけるランプを駆動させるために使用可能である。
図4を参照して、代わりの実施形態は、2つのトランジスタを有する同期型DC−DCコンバータを含む。
信号発生器2からの出力30は、この場合のMOSFETでは、第1のパワートランジスタ46および第2のパワートランジスタ48に使用される。トランジスタのうちの一方は、出力ノード30から直接駆動されるが、他方は、インバータ51を介して駆動される。トランジスタ46,48は、入力高DC電圧端子40と入力低DC電圧端子42の間に直列に接続される。2つのトランジスタを結合するノードは、出力駆動がこの点から取られるため、駆動ノードとして既知である。
フィルタ52は、駆動ノード50および低電圧端子42の間に接続され、フィルタ52は、この場合、フィルタノード58に直列に接続されるインダクタ54とキャパシタ56によって形成され、フィルターノード58はインダクタ54とキャパシタ56の間にある。
高出力電圧端子60および低出力端子62は、フィルタノード58および低電圧入力ノード42にそれぞれ接続される。フィードバックリンク64は、変調電流源による電流出力を制御するためのフィードバックに用いられる。変調電流信号が、フィードバックリンク64および入力制御ノード44における信号から、どのように制御されるかの詳細は、当業者には既知であり、故にこれ以上の説明はされない。
点線によって示されるパッケージ66は、回路全体を含み、パワートランジスタ46,48および信号発生器2を有する。代わりの実施形態では、パッケージ66は、トランジスタ46,48の一方を含み、他方をディスクリート部品として供給されるものとするか、信号発生器2を別々にパッケージすることが可能である。信号発生器2の2つの半分を同一のチップおよび同一のパッケージに設けることは、温度整合に助力する。
トランジスタ46,48は、スイッチングモジュールを形成する。なお、本発明はまた1つのトランジスタのみを使用するモジュールなど、他のタイプのスイッチングモジュールにも適用できる。さらに、当業者は、説明された実施形態のフィルタ52を置き換えるために使用可能な、多くの代わりのフィルタ設計に気付くであろう。
本発明による信号発生器およびスイッチングコンバータは、特に自動車への適用のような温度が変わるような適用に適している。
特に、信号発生器2は、フィリップス社(Philips)から発売されているTOPFET(商標)(Trade Mark)のような、集積パワーデバイスのためのドライブとして含まれることができる。
本開示を読んで、他の変更や修正が、当業者にとって明らかになるであろう。このような変更や修正は、設計、製造およびここで述べられる特徴に加えて、または代わりに使用される信号発生器および/又はパルス幅変調回路の使用における既知である特徴と同等の、および他の特徴を含む。請求項は、この適用において、特定の特徴の組み合わせに対して明確に述べているが、開示の範囲はまた、本発明と同じ技術的な問題のいくつかまたはすべてを軽減するしないにかかわらず、新規性のある特徴または、ここに開示された特徴の新規性のある組み合わせを明瞭にまたは絶対的にまたは一般化されて、含む。これによって、出願者は、本適用の実行またはそこから得られるさらなる適用の実行中、新しい請求項を、このような特徴および/またはこのような特徴の組み合わせに対して明確に述べることができることを通知するものである。
本発明の実施形態は、添付の図面を参照して、純粋に例としてここで説明される。
図1は、本発明による信号発生器を示す。 図2は、電圧変調および電圧基準回路の出力を示す。 図3は、図1の信号発生器を組み込んだ、スイッチング変調器の第1の実施形態を示す。 図4は、図1の信号発生器を組み込んだ、スイッチング変調器の第2の実施形態を示す。

Claims (8)

  1. パルス幅変調信号を発生させる信号発生器であって、
    整合された基準ランプ回路および変調ランプ回路を備え、
    前記基準ランプ回路および前記変調ランプ回路は、それぞれ、
    電流源と、
    前記電流源からの電流出力によって充電されるように配置されたキャパシタンスと、
    前記キャパシタンスを放電させるスイッチと、
    前記キャパシタンスにおける所定の電荷を検出する電圧検出器と、を含んでおり、
    前記基準ランプ回路の前記電圧検出器の出力は、前記基準回路および前記変調ランプ回路双方の前記スイッチを制御し、
    前記変調ランプ回路の前記電圧検出器の出力は、パルス幅変調信号を供給する出力に接続されるとともに、
    前記基準ランプ回路の前記電流源は、固定電流の定電流源であり、
    前記変調ランプ回路の前記電流源は、出力定電流を制御して、出力がオンである時間のパーセンテージを制御するための制御入力を有する、変調電流源である、
    ことを特徴とする信号発生器。
  2. 前記基準ランプ回路および変調ランプ回路のそれぞれにおいて、
    前記電流源は、測定ノードで前記キャパシタンスに接続され、
    前記電圧検出器はセンス入力と出力とを有し、前記センス入力は前記測定ノードに接続され、前記測定ノードにおける電圧を検出し、所定の条件の下で、前記出力に制御信号を出力し、
    前記スイッチが、前記キャパシタンスをまたがって配置され、
    前記スイッチは、制御入力を有し、前記制御信号に応じてキャパシタンスを放電する前記制御入力における信号によって、閉じられるように配置され、
    前記基準ランプ回路および変調ランプ回路の、前記キャパシタンス、前記電圧検出器および前記スイッチは、整合され、
    前記基準ランプ回路における前記電圧検出器の前記制御出力は、前記基準ランプ回路および変調ランプ回路双方の前記スイッチの前記制御入力に接続される、ことを特徴とする請求項1に記載の信号発生器。
  3. 前記各ランプ回路における前記スイッチは、前記キャパシタンスをまたがって接続される制御される端子と、前記基準ランプ回路の前記電圧検出器の前記出力に接続される制御端子とを有するトランジスタである、ことを特徴とする請求項1又は請求項に記載の信号発生器。
  4. 前記変調ランプ回路および基準ランプ回路は、単一の半導体基板に集積されることを特徴とする請求項1乃至請求項のいずれかに記載の信号発生器。
  5. スイッチングDC−DCコンバータ回路であって、
    DC入力と、
    DC出力と、
    請求項1乃至請求項のいずれかに記載の信号発生器と、
    入力DC電圧を出力DC電圧に変換するために、前記DC入力と前記DC出力の間に接続され、前記信号発生器の前記変調ランプ回路の前記電圧検出器の出力によって制御される少なくとも1つのスイッチを含むスイッチングモジュールと、を備えることを特徴とする回路。
  6. 前記信号発生器と、少なくとも1つのパワートランジスタスイッチとを含むデバイスパッケージを、さらに備えることを特徴とする請求項に記載のパワースイッチングデバイス。
  7. 第1および第2のパワートランジスタを備え、
    前記信号発生器は、前記第2のトランジスタがスイッチオフされる場合のみ、前記第1のパワートランジスタをスイッチオンし、前記第1のトランジスタがスイッチオフされる場合のみ、前記第2のトランジスタをスイッチオンするように配置される、ことを特徴とする請求項又は請求項に記載のパワースイッチングデバイス。
  8. パルス幅変調器のための制御信号を発生させる方法であって、
    整合された基準ランプ回路および変調ランプ回路を設け、前記基準ランプ回路および前記変調ランプ回路のそれぞれが、電流源と、前記電流源からの電流出力によって充電されるように配置されたキャパシタンスと、前記キャパシタンスを放電するスイッチと、前記キャパシタンスにおける所定の電荷を検出する電圧検出器と、を含み、
    前記基準ランプ回路の前記キャパシタンスを充電するために、定電流を駆動し、
    前記変調ランプ回路の前記キャパシタンスを充電するために、変調電流を供給し、
    それぞれの前記キャパシタンスをまたがる電圧が所定の値を超える場合を、前記各ランプ回路における前記電圧検出器において検出し、
    前記基準ランプ回路における前記キャパシタンスをまたがる電圧が、所定の値を超える場合に、前記キャパシタンスを放電するために、前記基準ランプ回路における前記電圧検出器から、前記変調ランプ回路および基準ランプ回路双方における前記スイッチの前記入力に、制御信号を出力し、
    前記変調ランプ回路における前記電圧検出器からの信号を、パルス幅変調器のための制御信号として出力するとともに、
    前記出力がオンである時間のパーセンテージを変えるために、変調された定電流を調整する、
    ことを特徴とする方法。
JP2004517135A 2002-06-26 2003-06-13 パルス幅変調信号発生器 Expired - Fee Related JP4249130B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0214728.8A GB0214728D0 (en) 2002-06-26 2002-06-26 Pulse width modulation signal generator
PCT/IB2003/002862 WO2004004123A1 (en) 2002-06-26 2003-06-13 Pulse width modulation signal generator

Publications (2)

Publication Number Publication Date
JP2005531251A JP2005531251A (ja) 2005-10-13
JP4249130B2 true JP4249130B2 (ja) 2009-04-02

Family

ID=9939304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004517135A Expired - Fee Related JP4249130B2 (ja) 2002-06-26 2003-06-13 パルス幅変調信号発生器

Country Status (9)

Country Link
US (1) US7141896B2 (ja)
EP (1) EP1520345B1 (ja)
JP (1) JP4249130B2 (ja)
KR (1) KR20050013154A (ja)
AT (1) ATE406694T1 (ja)
AU (1) AU2003244934A1 (ja)
DE (1) DE60323229D1 (ja)
GB (1) GB0214728D0 (ja)
WO (1) WO2004004123A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404481A (en) 1980-10-20 1983-09-13 Matsushita Electric Industrial Co., Ltd. Capacitance to voltage conversion apparatus
JPS59142418A (ja) * 1983-02-02 1984-08-15 Matsushita Electric Ind Co Ltd 物理量検出装置
US4633168A (en) 1984-11-30 1986-12-30 Borg-Warner Corporation Measuring system for determining the reactance ratio of a pair of reactive devices
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
US5508664A (en) * 1995-04-20 1996-04-16 International Business Machines Corporation Oscillators having charge/discharge circuits with adjustment to maintain desired duty cycles
SE511382C2 (sv) * 1997-02-05 1999-09-20 Ericsson Telefon Ab L M Krets och förfarande för alstring av en spänning samt användning av sådan krets
US5982160A (en) * 1998-12-24 1999-11-09 Harris Corporation DC-to-DC converter with inductor current sensing and related methods
DE10048593B4 (de) 2000-09-30 2009-07-16 Infineon Technologies Ag Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last
DE60322789D1 (de) * 2002-06-17 2008-09-25 Hitachi Ltd Stromversorgungseinrichtung

Also Published As

Publication number Publication date
US7141896B2 (en) 2006-11-28
EP1520345A1 (en) 2005-04-06
ATE406694T1 (de) 2008-09-15
EP1520345B1 (en) 2008-08-27
KR20050013154A (ko) 2005-02-02
AU2003244934A1 (en) 2004-01-19
DE60323229D1 (de) 2008-10-09
US20050236903A1 (en) 2005-10-27
JP2005531251A (ja) 2005-10-13
WO2004004123A1 (en) 2004-01-08
GB0214728D0 (en) 2002-08-07

Similar Documents

Publication Publication Date Title
US6665197B2 (en) Circuit configuration for producing a switching signal for a current-controlled switch-mode power supply
US7777467B2 (en) Voltage rising/falling type switching regulator and operation control method thereof
US7345460B2 (en) Thermal compensation method for CMOS digital-integrated circuits using temperature-adaptive digital DC/DC converter
US7323919B2 (en) Pulse-width modulation circuits of self-oscillation type and pulse-width modulation methods
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
KR20060028642A (ko) 스위칭 회로 및 스위칭 회로 동작 방법
US10122254B2 (en) Devices, systems and processes for average current control
KR100963310B1 (ko) Dc/dc 컨버터의 제어 회로 및 dc/dc 컨버터
US20210044284A1 (en) Duty timing detector detecting duty timing of toggle signal, device including duty timing detector, and operating method of device receiving toggle signal
JP2014135816A (ja) 電源装置
US7663409B2 (en) Voltage/current converter circuit and method for providing a ramp current
US10468981B2 (en) Switching power supply device
JP3981612B2 (ja) 三角波発生装置、パルス幅変調信号生成装置、及び外部同期/内部同期/非同期切替装置
EP1351061B1 (en) Power switch with current sense circuit
EP0662747B1 (en) A DC/DC converter for outputting multiple signals
JP2005261011A (ja) スイッチングレギュレータ及びスイッチングレギュレータの制御方法
JP4249130B2 (ja) パルス幅変調信号発生器
JP6853684B2 (ja) Dc/dcコンバータおよびその制御回路、制御方法および車載電装機器
JP2010081747A (ja) Dc/dcコンバータ制御回路、およびdc/dcコンバータ制御方法
JP2022187422A (ja) ブリッジ回路の駆動回路、それを用いたモータ駆動装置、電子機器
US6559624B1 (en) Voltage converter capable of outputting a stable output voltage
CN117439381B (zh) 一种功能复用电路及直流-直流转换器
US11929671B2 (en) Current-mode control for multistage interleaved resonant converters
US9906132B1 (en) DC-to-DC converting circuit and integrated circuit of power circuit
JP4830238B2 (ja) Dc/dcコンバータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees