JPH0260089B2 - - Google Patents

Info

Publication number
JPH0260089B2
JPH0260089B2 JP8723584A JP8723584A JPH0260089B2 JP H0260089 B2 JPH0260089 B2 JP H0260089B2 JP 8723584 A JP8723584 A JP 8723584A JP 8723584 A JP8723584 A JP 8723584A JP H0260089 B2 JPH0260089 B2 JP H0260089B2
Authority
JP
Japan
Prior art keywords
circuit
signal
level
pulse width
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8723584A
Other languages
English (en)
Other versions
JPS60230715A (ja
Inventor
Yukihiro Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
Original Assignee
NEC Home Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd filed Critical NEC Home Electronics Ltd
Priority to JP8723584A priority Critical patent/JPS60230715A/ja
Publication of JPS60230715A publication Critical patent/JPS60230715A/ja
Publication of JPH0260089B2 publication Critical patent/JPH0260089B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力信号レベルの時間平均値に対し
てデユーテイ比が正確に50%となるような出力信
号を出力するパルス幅変調回路に関するものであ
る。
従来の技術 従来、簡易なスピーカ駆動回路等にパルス幅変
調回路が使用されている。
第1図はそのようなスピーカ駆動回路の構成の
一例を示すブロツク図である。同図において、
PWMは音声信号aをパルス幅変調して出力信号
bを発生するパルス幅変調回路、DC・SWはパ
ルス幅変調回路の出力信号bによつてオン/オフ
されるスイツチを備え、交番駆動電圧cをスピー
カSPに供給する直流スイツチである。
第2図は上記スピーカ駆動回路の動作を説明す
るための波形図である。同図において、aは音声
信号、bはパルス幅変調回路の出力信号、cは直
流スイツチの出力電圧である。スピーカの振動板
や駆動コイル等の動摩擦抵抗を無視すれば、振動
板の変位は電磁力即ち駆動コイルに流れる電流の
大きさに比例する。一方、駆動コイルに流れる電
流は、そのインダクタンスのため駆動電圧cを積
分した値にほぼ等しいものとなる。従つて、スピ
ーカの振動板の変位は、dの波形で例示するよう
に駆動電圧cを積分したものにほぼ等しくなり、
これはまた音声信号aとほぼ等しくなる。
上記のスピーカ駆動回路において、スピーカの
振動板の変位の時間平均値は、第2図の波形d中
の一点鎖線で例示するように一般的にはゼロにな
らない。これがゼロでないということはその駆動
コイルに直流電流が流れることを意味するが、こ
の直流電流はスピーカの出力になんら寄与しない
無駄な電流である。駆動コイルに無駄な直流電流
が流れると、その分スピーカ駆動回路の電力効率
が低下する。また、振動板の変位に直流成分が重
畳されていると、非直線歪がその分小さな振幅か
ら生じ始めるという幣害もある。そこで上記のス
ピーカ駆動回路では、音声信号aの時間平均値に
対するパルス幅変調出力のデユーテイ比(以下
「センター・デユーテイ比」と称する)を50%に
保つことにより、駆動コイルに流れる直流電流を
ゼロにするような配慮がなされている。
しかしながら、パルス幅変調回路は一般に鋸波
発生回路とレベル比較回路とを使用して構成され
るが、これらの回路内の各素子の温度変化や経年
変化等を考慮すると、センター・デユーテイ比を
正確に50%に保持することは相当困難である。
発明が解決しようとする問題点 本発明は、上述した従来技術の問題点に鑑みて
なされたものであり、その目的は、センター・デ
ユーテイ比を正確に50%に保つことができるパル
ス幅変調回路を提供することにある。
発明の構成 上記目的を達成する本発明は、出力信号の時間
平均値とピーク間レベルの2分の1との差分に比
例する直流電圧レベルを前記50%のセンター・デ
ユーテイ比からのずれの誤差信号として比較回路
や鋸波発生回路に帰還する帰還ループを備えるよ
うに構成されている。
パルス幅変調出力のデユーテイ比は、このパル
ス幅変調出力のパルス幅が入力信号の直流電圧レ
ベルに応じて変化することに伴つて時々刻々変化
するが、センター・デユーテイ比がが50%の値か
らずれない限り、パルス幅変調出力のデユーテイ
比の時間平均値もまた50%でなければならない。
即ち、もしパルス幅変調出力のデユーテイ比の時
間平均値が50%からずれているとすれば、このず
れはセンター・デユーテイ比が50%からずれてい
るということに他ならない。しかも、センター・
デユーテイ比が50%よりも大きい方向にずれれ
ば、パルス幅変調出力のデユーテイ比の時間平均
値も50%よりも大きくなる方向にずれることは明
らかであり、その逆もまた真である。従つて、パ
ルス幅変調出力のデユーテイ比の時間平均値の50
%からのずれを修正することは、センター・デユ
ーテイ比の50%からのずれを修正することに他な
らない。そして本発明においては、パルス幅変調
出力のデユーテイ比50%からのずれの大きさとず
れの方向を出力信号の時間平均値とピーク間レベ
ルの2分の1との差分によつて検出するように構
成されている。
以下、本発明の更に詳細を実施例によつて説明
する。
発明の実施例 第3図は、本発明の一実施例のパルス幅変調回
路の構成を示すブロツク図である。同図におい
て、1は音声信号入力端子、2は増幅回路AMP、
3は低域通過ろ波回路LPF、4は加算回路、5
は比較回路COMP、6はRSフリツプフロツプ
F/F、7はセツトパルス発生回PG、8は鋸波
発生回路、9は加算回路、10はピークレベル検
出回路、11はセンターレベル検出回路、12は
分圧回路、13は比較回路、14は低域通過ろ波
回路、15は直流増幅回路、16は出力端子であ
る。
音声信号入力端子1に入力した音声信号は、増
幅回路2において増幅され、必要に応じて振幅制
限されたのち、低域通過ろ波回路3において低周
波成分のみが通過せしめられる。この低域通過ろ
波回路3を通過した音声信号の低周波成分は、加
算回路4において所定の直流電圧Voが加算され
たのち、比較回路5の非反転入力端子に供給され
る。この非反転入力端子に供給される音声信号
は、第4図の波形Aで例示するように、加算回路
4において重畳された直流電圧Voのまわりに振
動している。音声信号入力端子1に入力した音声
信号が直流成分を有しない場合には、信号Aの時
間平均値(センターレベル)は加算回路4に於い
て音声信号に重畳された直流電圧Voに等しくな
る。この直流電圧Voは、後述する鋸波の立上が
り時点と、傾斜との関係において、センター・デ
ユーテイ比50%のパルス幅変調出力を発生するよ
うな値に粗調整されている。
上記信号Aは、加算回路9から比較回路5の反
転入力端子に供給される鋸歯状波の信号B(第4
図の波形B参照)と比較される。比較回路5は、
信号AとBのレベルが一致すると、フリツプフロ
ツプ6のリセツト入力端子Rにリセツト信号C
(第4図の波形C参照)を供給する。このリセツ
ト信号Cを受けたフリツプフロツプ6はその出力
Dをローレベル(0volt)に立下げる。一方、フ
リツプフロツプ6は、そのセツト端子Sにセツト
パルス発生回路7から供給されたセツトパルスE
を受けるたびに、その出力Dをハイレベル
(5volt)に立上げる。
鋸波発生回路8は、定電流源Ioと、この定電流
源から供給される定電流によつて充電されるコン
デンサCoと、このコンデンサCoを選択的に放電
するスイツチSoとから構成されている。スイツ
チSoは、フリツプフロツプ6がそのセツト端子
SにセツトパルスEを受けて出力Dをハイレベル
に立上げるたびに開かれる。これによつてコンデ
ンサCoの充電が開始され、その端子電圧は時間
とともに直線的に増加する。また、スイツチSo
は、フリツプフロツプ6がそのリセツト端子Rに
リセツトパルスCは受けて出力Dをローレベルに
立下げるたびに閉じられる。これによつてコンデ
ンサCoの放電が開始され、その端子電圧は急激
に接地電位まで降下する。この結果、第4図の波
形Bと波形Dで例示するような鋸波とパルス幅変
調出力が発生される。パルス幅変調出力Dは出力
端子16から出力され、例えば第1図に例示した
ような直流スイツチを駆動する。
ピークレベル検出回路10は、パルス幅変調出
力Dを一方の入力端子に直接受けると共に遅延回
路DLを経たパルス幅変調出力Dを他方の入力端
子に受ける2入力アンドゲートAGと、このアン
ドゲートAGの出力によつて開閉されるスイツチ
S1と、抵抗器R1及びコンデンサC1から成る
積分回路とを備えている。即ち、パルス幅変調出
力Dがハイレベルに立上がると、遅延回路DLの
遅延量で定まる所定時間遅れてアンドゲートAG
の出力がハイレベルに立上がる。これによつてス
イツチS1が閉じられ、パルス幅変調出力Dのピ
ークレベルがコンデンサC1に蓄積される。
一方、センターレベル検出回路11は、抵抗器
R2とコンデンサC2とから成る積分回路を備え
ており、パルス幅変調出力Dのレベルの時間平均
値(センターレベル)をコンデンサC2に蓄積す
る。
ピークレベル検出回路10のコンデンサC1に
蓄積されたパルス幅変調出力のピークレベルは分
圧回路12で2等分された後、比較回路13の反
転入力端子に供給される。一方、センターレベル
検出回路11のコンデンサC2に蓄積されたパル
ス幅変調出力Dのセンターレベルは比較回路13
の非反転入力端子に供給される。音声信号入力端
子1に供給された音声信号のセンターレベルに対
して50%のデユーテイ比を有するように理想的な
パルス幅変調が行われている場合には、パルス幅
変調出力Dのデユーテイ比の時間平均値は50%で
あり従つて、比較回路13の2入力は等しくな
る。
しかしながら、一般には、加算回路4において
音声信号に重畳される直流電圧Voの値や、鋸波
発生回路8内の定電流源Ioの定電流値やコンデン
サCoの容量値の温度変動や経年変化等に基づき、
センター・デユーテイ比が50%の値からずれる。
この結果、パルス幅変調出力Dのデユーテイ比の
時間平均値は50%からずれ、これに伴つて比較回
路13の2入力に不平衡が生ずる。比較回路13
は、この2入力の差分に比例する出力を誤差信号
として出力する。この誤差信号は、抵抗器R3と
コンデンサC3とから成る低域通過ろ波回路14
と直流増幅回路15を経て加算回路9に供給され
る。加算回路13は、上述のようにして供給され
た誤差信号を鋸波発生回路8からの鋸波に重畳
し、これを比較回路5の非反転入力端子に供給す
る。
即ち、パルス幅変調出力Dのデユーテイ比の時
間平均値が50%を越えると、比較回路13の非反
転入力端子に供給されるセンターレベルがが反転
入力端子に供給されるピークレベルの2分の1を
上回り、比較回路13は正極性の誤差信号を出力
する。この正極性の誤差信号は、鋸波発生回路8
から出力される鋸波の直流レベルを上昇させ、パ
ルス幅変調出力Dのデユーテイ比は減少方向に修
正される。逆に、パルス幅変調出力Dのデユーテ
イ比の時間平均値が50%を割ると、比較回路13
の非反転入力端子に供給されるセンターレベルが
反転入力端子に供給されるピークレベルの2分の
1を下回り、比較回路13は負極性の誤差信号を
出力する。この負極性の誤差信号は、鋸波発生回
路8から出力される鋸波の直流電圧レベルを下降
させ、パルス幅変調出力Dのデユーテイ比が増加
方向に修正される。このようにして、パルス幅変
調出力Dのデユーテイ比の時間平均値が正確に50
%になるまで帰還ループによるデユーテイ比の修
正が遂行される。
なお、上記の構成において、ピークレベル検出
回路10、センターレベル検出回路11及び低域
通過ろ波回路14内の積分回路の時定数は、いず
れも音声信号帯域の最低周波数の逆数よりも充分
大きな値に設定されることはいうまでもない。
以上、パルス幅変調出力Dが0voltのローレベ
ルから5voltのハイレベルの間にわたつて変化す
る場合について本発明を例示した。一般的には、
パルス幅変調出力Dのローレベルが0voltでない
場合、あるいはローレベルとハイレベルが正、負
両極性の電性にわたるような場合も含めて、ピー
クレベル検出回路をピーク間レベル検出回路とす
ればよい。
以上本発明の一実施例を説明したが、本発明は
上記実施例に限定されるものではなく、例えば以
下のような変形例においても上述した本発明の効
果が奏される。
(1) ピーク間レベル検出回路を使用することに代
えて、ピーク間レベルの半分の固定電圧(例え
ば0voltの電圧)を比較回路13の一方の入力
端子に供給する構成。
(2) 誤差信号を鋸波側に重畳することに代えて、
この誤差信号の極性を反転したものを直流電圧
Vo側に重畳することにより音声信号側のレベ
ルシフトを行う構成。
(3) 時間に比例してレベルが増加する鋸波を時間
信号として使用することに代えて、時間に比例
してレベルが減少する逆鋸波を用いる構成。
(4) 時間信号と入力信号のレベルを比較すること
に代えて、時間信号と入力信号のレベルを重畳
しこれを所定レベルと比較するパルス幅変調方
式を用いる構成。
なお、この構成においては、時間信号と入力
信号のいずれか一方又はこれらの和と比較され
るべき所定電圧レベル値に誤差信号を重畳すれ
ば良い。
(5) 誤差信号を時間信号や入力信号等に直接重畳
すること即ち比較回路の一方の入力端子に帰還
することに代えて、鋸波発生回路内のコンデン
サの容量値や定電流源の電流値を調整可能に構
成し、誤差信号によりこれらの容量値や電流値
を変化させる構成。
発明の効果 以上詳細に説明したように、本発明は、出力信
号の時間平均値とピークレベルの2分の1との差
分に比例する直流電圧レベルを50%のセンター・
デユーテイ比からのずれの誤差信号として比較回
路の一方の入力端子や時間信号発生回路の可変部
分に帰還する帰還ループを備えるように構成され
ているので、鋸波発生回路等の構成素子に多少の
温度変動や経年変化が生じても、時間平均的なデ
ユーテイ比を正確な50%の値に保つことができる
という利点がある。
【図面の簡単な説明】
第1図は、パルス幅変調方式が使用されるスピ
ーカ駆動回路の構成を示すブロツク図、第2図は
第1図のスピーカ駆動回路の動作を説明するため
の波形図、第3図は、本発明の一実施例のパルス
幅変調回路の構成を示すブロツク図、第4図は第
3図の実施例の動作を説明するための波形図であ
る。 PWM……パルス幅変調回路、DC・SW……直
流スイツチ、SP……スイツチ、1……信号入力
端子、2……増幅回路、3……低域通過ろ波回
路、4……加算回路、5……比較回路、6……
RSフリツプフロツプ、7……セツトパルス発生
回路、8……鋸波発生回路、9……加算回路、1
0……ピークレベル検出回路、11……センター
レベル検出回路、12……分圧回路、13……比
較回路、14……低域通過ろ波回路、15……直
流増幅回路、16……出力端子。

Claims (1)

  1. 【特許請求の範囲】 1 レベルが時間に比例して変化する時間信号を
    発生する時間信号発生手段と、該時間信号及び入
    力信号のレベルを比較するレベル比較手段と、こ
    のレベル比較手段の比較結果の反転時に2値状態
    を第1の状態に変更しかつ所定周期でこれを第2
    の状態に戻すことにより入力信号のレベルの時間
    平均値に対してデユーテイ比がほぼ50%の出力信
    号を出力する出力手段とを備えたパルス幅変調回
    路において、 前記出力信号の時間平均値とピーク間レベルの
    2分の1との差分を前記50%のデユーテイ比から
    のずれの誤差信号として前記比較対象の両信号の
    一方に帰還する帰還ループを備えたことを特徴と
    するパルス幅変調回路。
JP8723584A 1984-04-30 1984-04-30 パルス幅変調回路 Granted JPS60230715A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8723584A JPS60230715A (ja) 1984-04-30 1984-04-30 パルス幅変調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8723584A JPS60230715A (ja) 1984-04-30 1984-04-30 パルス幅変調回路

Publications (2)

Publication Number Publication Date
JPS60230715A JPS60230715A (ja) 1985-11-16
JPH0260089B2 true JPH0260089B2 (ja) 1990-12-14

Family

ID=13909170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8723584A Granted JPS60230715A (ja) 1984-04-30 1984-04-30 パルス幅変調回路

Country Status (1)

Country Link
JP (1) JPS60230715A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620176U (ja) * 1992-05-23 1994-03-15 久 尾上 特殊自動車
JP2008085880A (ja) * 2006-09-28 2008-04-10 Kenwood Corp D級増幅装置及び方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106330151B (zh) * 2015-07-01 2019-07-26 佛山市顺德区美的电热电器制造有限公司 Igbt管的驱动电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620176U (ja) * 1992-05-23 1994-03-15 久 尾上 特殊自動車
JP2008085880A (ja) * 2006-09-28 2008-04-10 Kenwood Corp D級増幅装置及び方法

Also Published As

Publication number Publication date
JPS60230715A (ja) 1985-11-16

Similar Documents

Publication Publication Date Title
EP1962419B1 (en) Class D amplifier
KR101120492B1 (ko) D급 증폭기
JP3982342B2 (ja) D級増幅器における三角波生成回路および該三角波生成回路を用いたd級増幅器
EP0616422B1 (en) Pulse width modulation circuit
JPH02177607A (ja) パルス幅変調増幅回路
JP2003115730A (ja) Pwm変調回路及び電力増幅回路
US7183818B2 (en) Triangular wave generating circuit adapted to class-D amplifier
JP4853176B2 (ja) D級増幅器
JP2004320097A (ja) パルス幅変調回路
JP3130919B2 (ja) パルス幅変調増幅器
JPH0260089B2 (ja)
JP2959810B2 (ja) パルス幅変調増幅器
US7710175B2 (en) Pulse width modulation circuit and switching amplifier using the same
JP3124179B2 (ja) パルス幅変調回路
JP5157960B2 (ja) D級増幅器
JP2004180294A (ja) 電力増幅装置
JP7170606B2 (ja) Dc-dcコンバータ
JPH03163913A (ja) 電源変動検出回路